CN109976898B - 分层任务系统的SPI与Eeprom异步通讯方法 - Google Patents
分层任务系统的SPI与Eeprom异步通讯方法 Download PDFInfo
- Publication number
- CN109976898B CN109976898B CN201711450274.0A CN201711450274A CN109976898B CN 109976898 B CN109976898 B CN 109976898B CN 201711450274 A CN201711450274 A CN 201711450274A CN 109976898 B CN109976898 B CN 109976898B
- Authority
- CN
- China
- Prior art keywords
- task
- spi
- subtask
- dma
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/543—User-generated data transfer, e.g. clipboards, dynamic data exchange [DDE], object linking and embedding [OLE]
Abstract
本发明公开了一种分层任务系统的SPI与Eeprom异步通讯方法，本方法通过应用层下发任务，驱动层以任务接收函数实现周期性接受任务，将应用层发送的任务分解为驱动子任务，每个驱动子任务拥有一个或者多个时序子任务，SPI发送和接收完成均触发DMA中断，由DMA直接进行驱动子任务数据搬运，发送中断时，DMA将指定的RAM数据搬运到SPI发送BUFF，接收中断时DMA将SPI发送的BUFF搬运到指定的RAM数据，该过程无需CPU干预，DMA接收完成时触发DMA发送中断，通知CPU完成任务，进行状态机切换。本方法利用中断触发DMA进行数据直接搬移以及状态机的切换，在保证SPI与Eeprom通讯实时性的前提下，提高CPU的利用率，达到降低CPU负载的目的。
Description
技术领域
本发明涉及一种分层任务系统的SPI与Eeprom异步通讯方法。
背景技术
目前电动汽车交流电机控制系统中，主控单片机控制着整个通讯网络、系统状态机、电机运行状态机、数据快照的存储等，一个安全、可靠、稳定、高效的软件架构是电机运行控制有效的保障，可缩短软件迭代周期，加快行业的发展。
电动汽车交流电机控制系统中所使用的主控单片机具有强大的外设，例如：SPI（Synchronous Peripheral Interface，同步外设接口）、ADC（Analog-to-DigitalConverter，模数转换器）、DMA（Direct Memory Access，内存之间访问）、IR（InterruptRouter，中断路由）以及形形色色的PWM（Pulse-Width Modulation，脉宽调制）等模块，强大的硬件资源为电动汽车软件控制实现方式提供了更多的可能。
电机控制系统中主控单片机外部的Eeprom（Electrically ErasableProgrammable read only memory，电可擦可编程只读存储器）常用于存储软件版本信息、故障快照数据、参数标定等信息，Eeprom与主控单片机通过SPI实现数据交互，传统SPI与Eeprom同步通讯软件架构中，由于物理传输介质等条件的限制，导致SPI数据传输时间相对较长（5M的波特率，8bit传输时间1.6个us），当存在大量数据需要读写时，传统同步通讯方式通过不间断检查SPI硬件寄存器相关标志位来判断目前SPI是否通讯完成，从而判断是否可以往SPI数据缓存区写入数据，继续与Eeprom实现数据交换。该方式的优点是保证了通讯的同步性与实时性，却牺牲了主控单片机cpu的效率，对周期任务以及事件任务的实时性可能会造成干扰，特别是对于日益复杂的软件架构以及日益庞大的Eeprom存储量，SPI与Eeprom的同步实时数据交互对系统软件架构的可靠性、稳定性提出了更高的要求。
发明内容
本发明所要解决的技术问题是提供一种分层任务系统的SPI与Eeprom异步通讯方法，本方法利用中断触发DMA进行数据直接搬移以及状态机的切换，在保证SPI与Eeprom通讯实时性的前提下，提高CPU的利用率，达到降低CPU负载的目的。
为解决上述技术问题，本发明分层任务系统的SPI与Eeprom异步通讯方法包括如下步骤：
步骤一、SPI与Eeprom进行全双工模式通讯，在进行Eeprom读写任务时，将Eeprom划分成块，并指定每块区域的起始地址、数据长度及对应的RAM地址；
步骤二、将应用层任务系统划分为临时任务和系统任务，临时任务为在系统运行过程中临时要写入Eeprom的任务，系统任务为上电读任务和下电写任务，临时任务拥有任务队列深度，仅当任务队列有空位时才能继续接收新的临时任务，系统任务无任务队列深度，当上电读任务或下电写任务下发时，按照Eeprom块的索引号依次下发任务，仅当该索引号系统任务完成时才能进行下一个索引号对应的系统任务；
步骤三、驱动层以任务接收函数周期性接收应用层发送的任务，接收到任务后更改该函数任务状态标识，用于标识驱动层接收到来自应用层的任务请求，并且驱动层接收到任务后不再接收新的任务请求，仅当本次任务结束后，该函数任务状态标识被再次修改，标识允许驱动层继续接收新的任务；
步骤四、驱动层将接收到的任务分解，根据Eeprom单次最大允许读写字节个数将任务分解为单个或多个驱动子任务，根据SPI与Eeprom通讯时序要求，每个驱动子任务包含一个或多个时序子任务，SPI接收和发送任务均触发中断并交由DMA处理任务；
步骤五、驱动层接收到应用层的任务请求后，将驱动子任务标识以及时序子任务标识置为busy，当驱动子任务分解的时序子任务数≥1，且读写字节数＞1时，使能SPI发送中断、SPI接收中断以及DMA接收中断，设置DMA发送和接收搬运时序子任务个数并强制触发SPI发送中断，当DMA搬运了当前时序子任务需要搬运个数时触发DMA接收中断，在DMA接收中断里判断当前时序子任务是否是最后一个驱动子任务，如果不是，则继续搬运下一个时序子任务，如果是，则将时序子任务状态标识置为idle，如果当前是最后一个驱动子任务且为最后一个时序子任务，则将驱动子任务和时序子任务状态标识置为idle，允许驱动层接收新的任务，此时临时任务可以继续加入任务队列，系统上电读或者下电写任务可以指向下一个Eeprom块的索引号；
步骤六、当驱动子任务分解的时序子任务数为1，且读写字节数等于1时，仅使能DAM接收中断、SPI接收中断，降低中断频率，减小CPU负载，并直接将该字节写入SPI发送数据缓存区，当DMA搬运时序子任务完成后触发DMA接收中断。
进一步，所述应用层发送的任务包括控制命令、Eeprom块起始地址、RAM地址以及数据长度。
由于本发明分层任务系统的SPI与Eeprom异步通讯方法采用了上述技术方案，即本方法通过应用层下发任务命令，驱动层以任务接收函数实现周期性接受任务，由于Eeprom每次读写字节数有限，导致应用层发送的任务不能一次完成，故而将应用层发送的任务分解为驱动子任务，每个驱动子任务拥有一个或者多个时序子任务，SPI发送和接收完成均触发DMA中断，由DMA直接进行驱动子任务数据搬运，发送中断时，DMA将指定的RAM数据搬运到SPI发送BUFF，接收中断时DMA将SPI发送的BUFF搬运到指定的RAM数据，该过程无需CPU 干预，DMA接收完成时触发DMA发送中断，通知CPU完成任务，进行状态机切换。本方法利用中断触发DMA进行数据直接搬移以及状态机的切换，在保证SPI与Eeprom通讯实时性的前提下，提高CPU的利用率，达到降低CPU负载的目的。
附图说明
下面结合附图和实施方式对本发明作进一步的详细说明：
图1为本方法中应用层任务管理流程框图；
图2为本方法中驱动层任务管理流程框图；
图3为本方法中DMA接收中断任务管理流程框图。
具体实施方式
本发明分层任务系统的SPI与Eeprom异步通讯方法包括如下步骤：
步骤一、SPI与Eeprom进行全双工模式通讯，在进行Eeprom读写任务时，将Eeprom划分成块，并指定每块区域的起始地址、数据长度及对应的RAM地址；
步骤二、将应用层任务系统划分为临时任务和系统任务，临时任务为在系统运行过程中临时要写入Eeprom的任务，系统任务为上电读任务和下电写任务，临时任务拥有任务队列深度，仅当任务队列有空位时才能继续接收新的临时任务，系统任务无任务队列深度，当上电读任务或下电写任务下发时，按照Eeprom块的索引号依次下发任务，仅当该索引号系统任务完成时才能进行下一个索引号对应的系统任务；
步骤三、驱动层以任务接收函数周期性接收应用层发送的任务，接收到任务后更改该函数任务状态标识，用于标识驱动层接收到来自应用层的任务请求，并且驱动层接收到任务后不再接收新的任务请求，仅当本次任务结束后，该函数任务状态标识被再次修改，标识允许驱动层继续接收新的任务；
步骤四、驱动层将接收到的任务分解，根据Eeprom单次最大允许读写字节个数将任务分解为单个或多个驱动子任务，根据SPI与Eeprom通讯时序要求，每个驱动子任务包含一个或多个时序子任务，SPI接收和发送任务均触发中断并交由DMA处理任务；通常SPI发送和接收的字节数不止1个，SPI发送完成后触发SPI中断，由DMA负责继续往SPI的发送数据缓存区写入数据，SPI数据缓存区接收完成后触发SPI中断，由DMA负责读取SPI发送数据缓存区数据后搬运至Eeprom，这样实现连续的读取和发送均不需要CPU的干预，降低CPU负载；
步骤五、驱动层接收到应用层的任务请求后，将驱动子任务标识以及时序子任务标识置为busy，当驱动子任务分解的时序子任务数≥1，且读写字节数＞1时，使能SPI发送中断、SPI接收中断以及DMA接收中断，设置DMA发送和接收搬运时序子任务个数并强制触发SPI发送中断，当DMA搬运了当前时序子任务需要搬运个数时触发DMA接收中断，在DMA接收中断里判断当前时序子任务是否是最后一个驱动子任务，如果不是，则继续搬运下一个时序子任务，如果是，则将时序子任务状态标识置为idle，如果当前是最后一个驱动子任务且为最后一个时序子任务，则将驱动子任务和时序子任务状态标识置为idle，允许驱动层接收新的任务，此时临时任务可以继续加入任务队列，系统上电读或者下电写任务可以指向下一个Eeprom块的索引号；
步骤六、当驱动子任务分解的时序子任务数为1，且读写字节数等于1时，仅使能DAM接收中断、SPI接收中断，降低中断频率，减小CPU负载，并直接将该字节写入SPI发送数据缓存区，当DMA搬运时序子任务完成后触发DMA接收中断。
优选的，所述应用层发送的任务包括控制命令、Eeprom块起始地址、RAM地址以及数据长度。
为了实现任务分层的SPI与Eeprom异步通讯软件架构，系统默认任务优先级为下电写任务大于上电读任务大于临时任务。由于发送和接收的字节数不止1个，SPI发送完成后触发SPI中断，由DMA负责继续往SPI数据发送缓存区写入数据，SPI数据缓存区接收完成后触发SPI中断，由DMA负责读取SPI数据发送缓数据。这样实现连续的读取和发送均不需要CPU的干预，降低CPU负载。
如图1所示，针对应用层任务管理，首先判断应用层任务状态是否为idle状态，如果是则表示可以接收新的应用层任务，如果不为idle，则表示应用层已接收任务，在idle状态下如果当前没有新的可接收的任务，则判断上电读任务或者是下电写任务索引号是否为0，以此来判断上电读或下电写任务是否执行完毕，如果不为0，则将Eeprom块索引号减1，将下一个索引号对应的任务发送给驱动层任务接收函数，idle状态转换为busy状态，如果为0，则继续判断临时任务的队列里是否还有任务，如果有任务，则继续执行下一个临时队列任务，idle状态转换为busy状态，如果没有临时任务，则退出驱动层任务接收函数。
如果在应用层任务状态idle状态下当前接收到应用层任务，如果是上电读或者是下电写任务，则重载索引，索引号减1，将下一个索引号对应的任务发给驱动层任务接收函数，应用层任务状态转换为busy；如果不是则当前接收到的任务为临时任务，则判断临时任务队列是否已满，如果已满，则忽略当前接收到的任务，临时队列深度减1，发送下一个临时任务给驱动层任务管理函数，如果不满，则将接收到的任务加入队列，临时队列深度减1，发送下一个临时任务给驱动层任务管理函数。
如果应用层任务状态不为idle，首先判断是否接收到新的任务，如果接收到了上电读或者是下电写任务，则重载索引号任务，如果是临时任务，则判断队列是否已满，如果已满，则忽略当前接收到的任务，如果队列没有满，则将该接收到的任务加入队列；如果没收到新的任务则退出应用层任务接收函数。
如图2所示，针对驱动层任务管理，首先判断驱动子任务状态是否为idle，如果为idle，表示目前并没有收到应用层发过来的任务，在idle状态下如果检测到应用层任务状态为busy，则表示接收到了新的任务，则将驱动子任务状态和时序子任务状态切换为busy，然后判断当前驱动子任务包含的时序子任务数量，如果大于1或者等于1的情况下，且读写字节数大于1，则使能SPI发送中断、SPI接收中断以及DMA接收中断，强制触发SPI发送中断，DMA接收了当前时序子任务的字节数后触发DMA发送中断；如果当前驱动子任务包含的时序子任务数量等于1，且仅有1个字节数需要发送，则使能DAM接收中断、SPI接收中断并直接将该字节写入SPI发送buff，DMA接收到该字节后触发DMA接收中断；如果没有收到新的任务，则退出驱动层任务接收函数。
如果驱动子任务状态不为idle状态时，当时序子任务状态为idle状态时，则将时序子任务状态切换为busy状态，如果时序子任务状态不为idle时，则退出驱动层任务接收函数。
如图3所示，针对DMA接收中断任务管理，进入DMA发送中断后，首先判断当前时序子任务是否是当前驱动子任务的最后一个任务，如果不是，根据下一个时序子任务发送字节个数设置DMA发送和接收个数，强制触发SPI中断，继续下一个时序子任务；如果是，则禁止SPI发送中断、SPI接收中断以及DMA接收中断，将时序子任务、驱动子任务以及应用层任务状态标识为idle；如果此时是最后一个驱动子任务的最后一个时序子任务，则将时序子任务、驱动子任务以及应用层状态标识为idle。
本方法解决了在利用SPI进行Eeprom大量读和写过程中存在同步读写时间过长、CPU使用率低的问题，确保单片机软件架构其他任务的稳定可靠的运行，达到降低CPU负载的目的。
Claims (2)
1.一种分层任务系统的SPI与Eeprom异步通讯方法，其特征在于本方法包括如下步骤：
步骤一、SPI与Eeprom进行全双工模式通讯，在进行Eeprom读写任务时，将Eeprom划分成块，并指定每块区域的起始地址、数据长度及对应的RAM地址；
步骤二、将应用层任务系统划分为临时任务和系统任务，临时任务为在系统运行过程中临时要写入Eeprom的任务，系统任务为上电读任务和下电写任务，临时任务拥有任务队列深度，仅当任务队列有空位时才能继续接收新的临时任务，系统任务无任务队列深度，当上电读任务或下电写任务下发时，按照Eeprom块的索引号依次下发任务，仅当该索引号系统任务完成时才能进行下一个索引号对应的系统任务；
步骤三、驱动层以任务接收函数周期性接收应用层发送的任务，接收到任务后更改该函数任务状态标识，用于标识驱动层接收到来自应用层的任务请求，并且驱动层接收到任务后不再接收新的任务请求，仅当本次任务结束后，该函数任务状态标识被再次修改，标识允许驱动层继续接收新的任务；
步骤四、驱动层将接收到的任务分解，根据Eeprom单次最大允许读写字节个数将任务分解为单个或多个驱动子任务，根据SPI与Eeprom通讯时序要求，每个驱动子任务包含一个或多个时序子任务，SPI接收和发送任务均触发中断并交由DMA处理任务；
步骤五、驱动层接收到应用层的任务请求后，将驱动子任务标识以及时序子任务标识置为busy，当驱动子任务分解的时序子任务数≥1，且读写字节数＞1时，使能SPI发送中断、SPI接收中断以及DMA接收中断，设置DMA发送和接收搬运时序子任务个数并强制触发SPI发送中断，当DMA搬运了当前时序子任务需要搬运个数时触发DMA接收中断，在DMA接收中断里判断当前时序子任务是否是最后一个驱动子任务，如果不是，则继续搬运下一个时序子任务，如果是，则将时序子任务状态标识置为idle，如果当前是最后一个驱动子任务且为最后一个时序子任务，则将驱动子任务和时序子任务状态标识置为idle，允许驱动层接收新的任务，此时临时任务可以继续加入任务队列，系统上电读或者下电写任务可以指向下一个Eeprom块的索引号；
步骤六、当驱动子任务分解的时序子任务数为1，且读写字节数等于1时，仅使能DAM接收中断、SPI接收中断，降低中断频率，减小CPU负载，并直接将该字节写入SPI发送数据缓存区，当DMA搬运时序子任务完成后触发DMA接收中断。
2.根据权利要求1所述的分层任务系统的SPI与Eeprom异步通讯方法，其特征在于：所述应用层发送的任务包括控制命令、Eeprom块起始地址、RAM地址以及数据长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711450274.0A CN109976898B (zh) | 2017-12-27 | 2017-12-27 | 分层任务系统的SPI与Eeprom异步通讯方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711450274.0A CN109976898B (zh) | 2017-12-27 | 2017-12-27 | 分层任务系统的SPI与Eeprom异步通讯方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109976898A CN109976898A (zh) | 2019-07-05 |
| CN109976898B true CN109976898B (zh) | 2022-11-08 |
Family
ID=67071800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711450274.0A Active CN109976898B (zh) | 2017-12-27 | 2017-12-27 | 分层任务系统的SPI与Eeprom异步通讯方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109976898B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110704171B (zh) * | 2019-09-19 | 2023-01-10 | 苏州浪潮智能科技有限公司 | 存储系统中i/o栈模式切换方法、系统、装置及存储介质 |
| CN112052213B (zh) * | 2020-10-10 | 2022-12-02 | 乐鑫信息科技（上海）股份有限公司 | 增强型spi控制器以及操作spi控制器的方法 |
| CN113312284A (zh) * | 2021-06-03 | 2021-08-27 | 杭州华橙软件技术有限公司 | 数据传输方法、装置、系统、存储介质及电子装置 |
| CN113886297B (zh) * | 2021-09-27 | 2023-12-01 | 北京中电华大电子设计有限责任公司 | 一种基于dma的spi并发通讯se装置及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105119A (en) * | 1997-04-04 | 2000-08-15 | Texas Instruments Incorporated | Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems |
| CN102722143A (zh) * | 2011-03-29 | 2012-10-10 | 上海大郡动力控制技术有限公司 | 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法 |
| CN104809094A (zh) * | 2015-05-25 | 2015-07-29 | 中国电子科技集团公司第四十七研究所 | Spi控制器及其通信方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338538A (ja) * | 2005-06-03 | 2006-12-14 | Nec Electronics Corp | ストリームプロセッサ |
| US8595747B2 (en) * | 2005-12-29 | 2013-11-26 | Sony Computer Entertainment Inc. | Efficient task scheduling by assigning fixed registers to scheduler |
| US20080040519A1 (en) * | 2006-05-02 | 2008-02-14 | Alacritech, Inc. | Network interface device with 10 Gb/s full-duplex transfer rate |
| US9081501B2 (en) * | 2010-01-08 | 2015-07-14 | International Business Machines Corporation | Multi-petascale highly efficient parallel supercomputer |
-
2017
- 2017-12-27 CN CN201711450274.0A patent/CN109976898B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105119A (en) * | 1997-04-04 | 2000-08-15 | Texas Instruments Incorporated | Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems |
| CN102722143A (zh) * | 2011-03-29 | 2012-10-10 | 上海大郡动力控制技术有限公司 | 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法 |
| CN104809094A (zh) * | 2015-05-25 | 2015-07-29 | 中国电子科技集团公司第四十七研究所 | Spi控制器及其通信方法 |
Non-Patent Citations (5)
| Title |
|---|
| Design implementation of UART and SPI in single FGPA;M. Poorani等;《2016 10th International Conference on Intelligent Systems and Control (ISCO)》;IEEE;20161103;第1-5页 * |
| XA270与DSP的SPI DMA通讯设计;李军华等;《电子测试》;20100706(第07期);第85-89页 * |
| 一种新型双核飞行控制系统的设计;杜红彬等;《自动化仪表》;20150220;第36卷(第2期);第30-34、38页 * |
| 基于ONVIF协议的云台控制网络监控系统;樊佩;《中国优秀博硕士学位论文全文数据库(硕士)信息科辑》;20160815(第8期);I139-52 * |
| 基于PXA270 DMA的双处理器间通讯实现;余新良;《微计算机信息》;20090315(第08期);第164-166页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109976898A (zh) | 2019-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109976898B (zh) | 分层任务系统的SPI与Eeprom异步通讯方法 | |
| EP3462326B1 (en) | Nvme device, and methods for reading and writing nvme data | |
| CN107885666B (zh) | 一种内存管理方法和装置 | |
| EP3493067B1 (en) | Extended utilization area for a memory device | |
| US8392635B2 (en) | Selectively enabling a host transfer interrupt | |
| US7930507B2 (en) | Method of providing to a processor an estimated completion time of a storage operation | |
| CN106354687B (zh) | 一种数据传输方法及系统 | |
| CN102598141A (zh) | 用于减少存储器阵列中的读取等待时间的存储器操作暂停 | |
| US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
| CN108989432B (zh) | 用户态的文件发送方法、文件接收方法和文件收发装置 | |
| CN111108488B (zh) | 内存块回收方法和装置 | |
| KR101835604B1 (ko) | 메모리를 위한 스케줄러 | |
| CN104468521A (zh) | 在线迁移方法、装置和系统 | |
| CN111221759A (zh) | 一种基于dma的数据处理系统及方法 | |
| US20190227918A1 (en) | Method for allocating memory resources, chip and non-transitory readable medium | |
| CN110162396A (zh) | 内存回收方法、装置、系统和存储介质 | |
| CN113986137A (zh) | 存储装置和存储系统 | |
| CN110445580B (zh) | 数据发送方法及装置、存储介质、电子装置 | |
| WO2008035352A2 (en) | A method and a storage device estimating a completion time for a storage operation | |
| CN112148203B (zh) | 存储器管理方法、装置、电子设备及存储介质 | |
| CN111290856A (zh) | 数据处理装置和方法 | |
| JP2016026345A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
| CN111103960A (zh) | 一种Nvme SSD及其复位方法和系统 | |
| CN116069451B (zh) | 一种虚拟化方法、装置、设备、介质、加速器及系统 | |
| CN115543343B (zh) | 变量跨线程操作方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |