CN109976237A - 一种无人机机载计算机余度控制电路 - Google Patents

Abstract

本发明提供了一种无人机机载计算机余度控制电路，电源基准电路为处理器电路、信号译码电路、余度控制电路、余度裁决电路提供电源；处理器电路定时向信号译码电路输出一个固定地址信号，信号译码电路在收到该固定地址信号是，向余度控制电路输出高电平，否则均向余度控制电路输出低电平；信号译码电路的输出信号为高电平时，余度控制电路向余度裁决电路输出使能控制信号，使余度裁决电路将输入的信号输出。本发明实现简单，可靠性高，机载计算机付出的代价小；该机载计算机余度控制电路采用软、硬件结合的方法余度控制周期可灵活调整，适用面广，可以在不同用途的无人机机载计算机中推广应用。

Description

一种无人机机载计算机余度控制电路

技术领域

本发明涉及无人机领域，尤其是一种无人机的控制电路。

背景技术

机载计算机是无人机飞行控制系统的核心，是无人机控制与管理的中心，它的可靠性高低直接决定了整个无人机系统的安全和生存能力。

现有的无人机为了提高机载计算机的可靠性在设计中采用余度技术，但该方法通常需要设计复杂的余度比较电路、交叉传输电路，并配合专门的余度控制软件，显著增加了机载计算机的硬件和软件规模，提高了机载计算机的成本。而目前中小型无人机对机载计算机的体积、重量和成本都有严格限制，使用传统的余度控制方法对于中小型无人机来说难以接受，系统付出的代价过大。

发明内容

为了克服现有技术的不足，本发明提供一种无人机机载计算机余度控制电路。该电路实现简单，只在少量增加机载计算机硬件和软件规模的基础上实现机载计算机余度控制，以达到显著提高机载计算机可靠性，并尽量降低机载计算机所付出的软硬件代价的目的。

本发明解决其技术问题所采用的技术方案是：

一种无人机机载计算机余度控制电路包括处理器电路、信号译码电路、余度控制电路、余度裁决电路和电源基准电路；电源基准电路为处理器电路、信号译码电路、余度控制电路、余度裁决电路提供电源；处理器电路定时向信号译码电路输出一个固定地址信号，信号译码电路在收到该固定地址信号是，向余度控制电路输出高电平，否则均向余度控制电路输出低电平；信号译码电路的输出信号为高电平时，余度控制电路向余度裁决电路输出使能控制信号，使余度裁决电路将输入的信号输出。

所述电源基准电路为纹波小于50mV的DC-DC模块，为处理器电路、信号译码电路、余度控制电路和余度裁决电路供电，同时电源基准电路中包含LC滤波电路。

所述处理器电路通过飞行控制程序，定时向信号译码电路输出固定的地址信号；

所述信号译码电路对处理器电路输入的地址信号进行译码，当处理器电路向信号译码电路输入的地址信号与信号译码电路设计的译码地址一致时，信号译码电路向余度控制电路输出高电平信号，否则输出低电平给余度控制电路；

所述余度控制电路，采用单稳态延时触发器，通过配置电阻和电容，将单稳态延时触发器的翻转时间与处理器电路PC104模块的软件定时输出的地址信号周期匹配，在单稳态延时触发器的翻转时间内，余度控制电路收到译码电路输出的高电平信号时，则余度控制电路输出低电平，若在单稳态延时触发器的翻转时间内余度控制电路未收到译码电路输出的高电平信号，则余度控制电路输出高电平，余度控制电路的输出信号为余度裁决电路的控制输入端CS脚的输入；

所述余度裁决控制电路的输入端接机载计算机的输出的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线，当余度裁决电路的CS脚的控制输入为低电平时，余度裁决电路将输入的SIO(串行接口数据)、DO(数字量输入输出数据)、处理器输出的地址总线和数据总线正常输出以控制无人机；当余度裁决电路的CS脚的控制输入为高电平时，余度裁决电路将输入的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线信号置为高阻态输出，此时该机载计算机降为备份机载计算机，不参与无人机控制。

本发明的有益效果在于该机载计算机余度控制电路实现简单，可靠性高，机载计算机付出的代价小；该机载计算机余度控制电路采用软、硬件结合的方法余度控制周期可灵活调整，适用面广，可以在不同用途的无人机机载计算机中推广应用。

附图说明

图1是本发明的无人机机载计算机余度控制电路框图。

图2是本发明的电源基准电路示意图。

图3是本发明的信号译码电路示意图。

图4是本发明的余度控制电路示意图。

图5是本发明的余度裁决电路示意图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

本发明的无人机机载计算机余度控制电路包括处理器电路、信号译码电路、余度控制电路、余度裁决电路和电源基准电路；如图1所示，电源基准电路为处理器电路、信号译码电路、余度控制电路、余度裁决电路提供电源；处理器电路定时向信号译码电路输出一个固定地址信号，信号译码电路在收到该固定地址信号是，向余度控制电路输出高电平，否则均向余度控制电路输出低电平；信号译码电路的输出信号为高电平时，余度控制电路向余度裁决电路输出使能控制信号，使余度裁决电路将输入的信号输出。

所述电源基准电路为纹波小于50mV的DC-DC模块，为处理器电路、信号译码电路、余度控制电路和余度裁决电路供电，同时电源基准电路中包含LC滤波电路，以保证电源的电磁兼容性要求并提高电源输出品质。电源基准电路如图2所示，图2中由28V转5V的DC-DC模块和L1、C1组成低通滤波器组成，L1为不大于100uH的滤波电感，C1为不大于0.01uF的滤波电容，Vin为输入电压28V，Vout为输出电压5V。

所述处理器电路为盛博公司的PC104模块，通过PC104模块中内嵌的飞行控制程序，定时(这个时间与余度控制电路中单稳态触发器的翻转时间一致)向信号译码电路输出固定的地址信号；

所述信号译码电路对处理器电路输入的地址信号进行译码，当处理器电路向信号译码电路输入的地址信号与信号译码电路设计的译码地址一致时，信号译码电路向余度控制电路输出高电平信号，否则输出低电平给余度控制电路；信号译码电路如图3所示，图3中，U4、U5、U6、U7、U8、U9、U10、U11A、U12、U13、U14为2输入与门，U1、U2、U3为单输入非门。

所述余度控制电路，采用单稳态延时触发器，通过配置R1和C1(翻转时间＝R*C)，将单稳态延时触发器的翻转时间与处理器电路PC104模块的软件定时输出的地址信号周期匹配，在单稳态延时触发器的翻转时间内，余度控制电路收到译码电路输出的高电平信号时，则余度控制电路输出低电平，若在单稳态延时触发器的翻转时间内余度控制电路未收到译码电路输出的高电平信号，则余度控制电路输出高电平，余度控制电路的输出信号做为余度裁决电路的控制输入端CS脚的输入；余度控制电路如图4所示，图4中，74HC123A为单稳态延时触发器，C1为延时电容，R1为延时电阻。

所述余度裁决控制电路的输入端接机载计算机的输出的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线，当余度裁决电路的CS脚(控制输入端)的控制输入为低电平时，余度裁决电路将输入的SIO(串行接口数据)、DO(数字量输入输出数据)、处理器输出的地址总线和数据总线正常输出以控制无人机；当余度裁决电路的CS脚的控制输入为高电平时，余度裁决电路将输入的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线信号置为高阻态(高阻态为不输出状态)输出，此时该机载计算机降为备份机载计算机，不参与无人机控制。余度裁决控制电路如图5所示，余度裁决控制电路使用Altera公司的FPGA(EP3C5E144C8N)实现如下功能：当余度控制电路输入给CS脚的控制信号为低电平时其输入信号均正常输出以控制无人机；当余度控制电路输入给CS脚的控制信号为高电平时其输出均为高阻态。

实施例如下：

本发明包括电源基准电路、处理器电路、信号译码电路、余度控制电路、余度裁决电路。

所述电源基准电路采用噪声小于50mV的DC-DC模块WK3128515T-50M，将外部提供的+28V转换为+5V为处理器电路、信号译码电路、余度控制电路、余度裁决电路供电，同时在+5V输出端连接100uH的滤波电感和0.01uF的陶瓷电容专用的电源滤波电路提高电源输出品质。

所述处理器电路为盛博公司的PC104模块(SysCentreModule/SuperDX)，通过程序实现每40ms定时向信号译码电路输出固定地址信号0XA7FH，如处理器电路发生异常则不输出固定地址信号0XA7F。

所述信号译码电路采用lattice公司的CPLD器件LC4512V-75TN176I实现对处理器电路输出的专用的地址信号0XA7FH进行译码，当处理器电路输出0XA7FH地址信号时信号译码电路输出为高电平信号，当处理器电路输出的地址信号不是0XA7FH时输出低电平。

所述余度控制电路采用单稳态延时触发器74HC123实现，通过配置R1为5k，C1为8uF，触发器74HC123输入端若在40ms内接收到信号译码电路输出的上升沿脉冲则输出端Q保持输出低电平，若40ms内未接收到信号译码电路输出的上升沿脉冲则输出端Q保持输出高电平。

所述余度裁决电路采用Altera公司的FPGA(EP3C5E144C8N)，其CS脚(控制信号)与余度控制电路的输出端Q相连，其输入端与机载计算机输出的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线信号相连，当余度控制电路的输出端Q输出低电平时，余度裁决电路将机载计算机输出的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线信号正常输出以控制无人机，当余度控制电路的输出端Q输出低高平时，余度裁决电路将机载计算机输出的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线信号全部输出为高阻态，此时该机载计算机降为备份机载计算机不参与无人机控制，从而实现无人机机载计算机余度控制的目的。

Claims (6)

1.一种无人机机载计算机余度控制电路，包括处理器电路、信号译码电路、余度控制电路、余度裁决电路和电源基准电路，其特征在于：

所述电源基准电路为处理器电路、信号译码电路、余度控制电路、余度裁决电路提供电源；处理器电路定时向信号译码电路输出一个固定地址信号，信号译码电路在收到该固定地址信号是，向余度控制电路输出高电平，否则均向余度控制电路输出低电平；信号译码电路的输出信号为高电平时，余度控制电路向余度裁决电路输出使能控制信号，使余度裁决电路将输入的信号输出。

2.根据权利要求1所述的一种无人机机载计算机余度控制电路，其特征在于：

所述电源基准电路为纹波小于50mV的DC-DC模块，为处理器电路、信号译码电路、余度控制电路和余度裁决电路供电，同时电源基准电路中包含LC滤波电路。

3.根据权利要求1所述的一种无人机机载计算机余度控制电路，其特征在于：

所述处理器电路通过飞行控制程序，定时向信号译码电路输出固定的地址信号。

4.根据权利要求1所述的一种无人机机载计算机余度控制电路，其特征在于：

所述信号译码电路对处理器电路输入的地址信号进行译码，当处理器电路向信号译码电路输入的地址信号与信号译码电路设计的译码地址一致时，信号译码电路向余度控制电路输出高电平信号，否则输出低电平给余度控制电路。

5.根据权利要求1所述的一种无人机机载计算机余度控制电路，其特征在于：

所述余度控制电路，采用单稳态延时触发器，通过配置电阻和电容，将单稳态延时触发器的翻转时间与处理器电路PC104模块的软件定时输出的地址信号周期匹配，在单稳态延时触发器的翻转时间内，余度控制电路收到译码电路输出的高电平信号时，则余度控制电路输出低电平，若在单稳态延时触发器的翻转时间内余度控制电路未收到译码电路输出的高电平信号，则余度控制电路输出高电平，余度控制电路的输出信号为余度裁决电路的控制输入端CS脚的输入。

6.根据权利要求1所述的一种无人机机载计算机余度控制电路，其特征在于：

所述余度裁决控制电路的输入端接机载计算机的输出的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线，当余度裁决电路的CS脚的控制输入为低电平时，余度裁决电路将输入的SIO(串行接口数据)、DO(数字量输入输出数据)、处理器输出的地址总线和数据总线正常输出以控制无人机；当余度裁决电路的CS脚的控制输入为高电平时，余度裁决电路将输入的SIO(串行接口数据)、DO(数字量输出数据)、处理器输出的地址总线和数据总线信号置为高阻态输出，此时该机载计算机降为备份机载计算机，不参与无人机控制。