CN109950285A - 一种阵列基板及其制作方法、掩膜版、显示装置 - Google Patents

Abstract

本发明实施例提供一种阵列基板及其制作方法、掩膜版、显示装置，涉及显示技术领域，能够解决因像素支撑柱对大角度光线的反射而导致的显示Mura的问题；该阵列基板包括设置于基板上的像素支撑层，像素支撑层包括像素支撑柱；像素支撑柱的上表面设置有多个凸起。

Description

一种阵列基板及其制作方法、掩膜版、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、掩膜版、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)显示器因其具有自发光、轻薄、功耗低、高对比度、高色域、可实现柔性显示等优点，备受市场的关注。

OLED显示器的面板中，一般在相邻的亚像素之间设置有由像素支撑柱(PixelSupport，PS)组成的像素支撑层，然而由于亚像素中的有机发光二极管发出的大角度光线入射至像素支撑柱后会发生反射而不能正常出射，从而导致在像素支撑柱的位置出现暗区域，从显示面板的可视大范围来看，就会出现特殊的显示云纹(Mura)，造成显示画面的品质降低。

发明内容

本发明的实施例提供一种阵列基板及其制作方法、掩膜版、显示装置，能够解决因像素支撑柱对大角度光线的反射而导致的显示Mura的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供一种阵列基板，包括设置于基板上的像素支撑层，所述像素支撑层包括像素支撑柱；所述像素支撑柱的上表面设置有多个凸起。

在一些实施例中，所述凸起为圆形凸起和/或椭圆凸起。

在一些实施例中，所述凸起均匀分散排列。

在一些实施例中，所述像素支撑柱的上表面设置的多个所述凸起中：位于相邻两行的凸起错位排列。

在一些实施例中，位于相邻两行的凸起中，其中一行的凸起与另一行的凸起之间的间隔正对设置。

在一些实施例中，所述凸起的高度为1.0μm～2.0μm。

在一些实施例中，所述像素支撑柱的上表面设置有5～10个所述凸起。

本发明实施例还提供一种显示装置，包括前述的阵列基板。

本发明实施例还提供一种掩膜版，包括像素支撑图案区以及位于相邻的像素支撑图案区之间的间隔区；所述掩膜版在所述间隔区为全透过区；所述掩膜版在所述像素支撑图案区包括多个不透过区以及位于所述不透过区之间的半透过区。

本发明实施例还提供一种阵列基板的制作方法，包括：在基板上形成有机薄膜；采用曝光工艺透过如前述的掩膜版对所述有机薄膜进行曝光处理；对所述曝光处理后的基板进行显影处理，以形成包括像素支撑柱的像素支撑层；其中，所述像素支撑柱的上表面具有多个凸起。

本发明实施例提供一种阵列基板及其制作方法、掩膜版、显示装置，该阵列基板包括设置于基板上的像素支撑层，像素支撑层包括像素支撑柱；像素支撑柱的上表面设置有多个凸起；

综上所述，相比于相关技术中在像素支撑柱的位置形成暗域而言，本发明中在像素支撑柱的上表面设置有多个凸起，像素支撑柱的上表面形成凹凸面，也即像素支撑柱作为厚度非均匀的单层介质薄膜，使得发光单元中大角度的全波段光线入射至像素支撑柱内时，以低反射率反射，高透射率出射，也即该阵列基板在应用至显示装置进行显示时，在像素支撑柱的位置处有光线出射，从而降低了显示画面在像素支撑柱位置处的亮度差异，进而提升了画质均一性，并且有利于面板的大尺寸化。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种阵列基板的平面结构示意图；

图2为图1沿O-O’位置的剖面示意图；

图3为本发明实施例提供的单个亚像素中的放大结构示意图；

图4为本发明实施例提供一种阵列基板的局部结构示意图；

图5为相关技术中提供的一种阵列基板的局部结构示意图；

图6为本发明实施例提供的一种像素支撑柱的平面示意图；

图7为本发明实施例提供的一种像素支撑柱的平面示意图；

图8为本发明实施例提供的一种像素支撑柱的平面示意图；

图9为本发明实施例提供的一种像素支撑柱的结构示意图；

图10为本发明实施例提供的一种掩膜版的结构示意图；

图11为本发明实施例提供的一种阵列基板的制作流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本发明一些实施例提供一种显示装置，该显示装置可以为电视、手机、电脑、笔记本电脑、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。该显示装置包括框架、设置于框架内的显示面板、电路板以及其他电子配件等。

上述显示面板可以为：有机发光二极管(Organic Light Emitting Diode，OLED)显示面板；量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示面板等，本发明对此不做具体限定。以下实施例均是以OLED显示面板为例进行说的。

上述OLED显示面板包括阵列基板；在一些实施例中，该显示面板还包括与阵列基板对合的封装盖板；在一些实施例中，显示面板采用薄膜封装，此时阵列基板也可以视为显示面板。

如图1所示，上述阵列基板01包括：显示区(active area，AA；简称AA区；也可称为有效显示区)和围绕AA区一圈设置的周边区；并且，该阵列基板01在AA区中包括多种颜色的子像素(sub pixel)P以及位于相邻子像素P之间的像素支撑柱PS。

上述多种颜色的子像素至少包括第一颜色子像素、第二颜色子像素和第三颜色子像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。

如图2(图1沿O-O’位置的剖面图)所示，上述阵列基板01包括设置于基板100上、位于每一亚像素P中的发光单元200(即，OLED)。其中，发光单元200位于像素定义层(PixelDefine Layer，PDL)的开口区(也即发光区)内；前述的像素支撑柱PS设置于像素定义层PDL上(即像素定义层PDL背离基板100的一侧)，对应相邻的开口区之间的位置(也即非发光区)。该阵列基板01在每一亚像素P内还设置有像素电路C；该像素电路C可以位于基板100和发光单元200(OLED)之间。

如图3(图2中亚像素的内部结构放大图)所示，上述OLED包括阴极和阳极，以及位于阴极和阳极之间的发光功能层。其中，发光功能层可以包括有机发光层EML、位于有机发光层EML和阳极之间的空穴传输层HTL、位于有机发光层EML和阴极之间的电子传输层ETL。当然，根据需要,在一些实施例中，还可以在空穴传输层HTL和阳极之间设置空穴注入层，可以在电子传输层ETL和阴极之间设置电子注入层，可以在有机发光层EML和空穴传输层HTL之间设置电子阻挡层，可以在有机发光层EML和电子传输层ETL之间设置空穴阻挡层等等。

上述OLED中的有机发光层EML采用蒸镀掩膜工艺形成，在制作时，将蒸镀源中的有机材料透过蒸镀掩膜版(例如，可以为精细金属掩膜版FMM)上的镂空图案，蒸镀至基板上对应像素定义层PDL的开口区内，从而形成有机发光层；在蒸镀过程中，通过阵列基板01上的像素支撑柱PS对蒸镀掩膜版进行支撑，以保证有机发光层EML的正常制作。

在显示时，通过控制施加在阳极和阴极上的电压，利用阳极注入空穴，阴极注入电子，所形成的电子和空穴在有机发光层相遇而产生激子，从而激发有机发光层发光。

上述像素电路C(或称像素驱动电路)一般由薄膜晶体管(Thin Film Transistor，简称TFT)、电容(Capacitance，简称C)等电子器件组成。例如像素电路C可以是由两个薄膜晶体管(一个开关TFT和一个驱动TFT)和一个电容构成的2T1C结构的像素驱动电路，当然像素电路C还可以是由两个以上的薄膜晶体管(多个开关TFT和一个驱动TFT)和至少一个电容构成的像素电路C。其中，不管像素电路C是何种结构，都必须包括驱动TFT，驱动TFT可以与OLED的阳极连接(例如，驱动TFT可以通过位于其上方的平坦层上的过孔与OLED的阳极连接)。

如图4所示，本发明实施例的阵列基板01在像素支撑层中的像素支撑柱PS的上表面(也即像素支撑柱PS远离基板100的一侧表面)设置有多个凸起10。

对比相关技术中，如图5所示，像素支撑柱PS’设置为单个弧度较大凸起，像素支撑柱PS接近为厚度均匀的单层介质薄膜，发光单元200中大角度特定波长的光线在入射至像素支撑柱PS内时，在像素支撑柱PS’的上表面容易发生全反射，从而在显示时使得显示面板在像素支撑柱PS的区域亮度较低(即暗域)，导致显示画面亮度不均，出现画质异常等现象。

参考图4，本发明中，在像素支撑柱PS的上表面设置有多个凸起10，像素支撑柱PS的上表面形成凹凸面，使得像素支撑柱PS为厚度非均匀的单层介质薄膜，能够使得发光单元200中大角度的全波段光线入射至像素支撑柱PS内时，以低反射率反射，高透射率出射。也即该阵列基板在应用至显示装置进行显示时，在像素支撑柱的位置处有光线出射，从而降低了显示画面在像素支撑柱位置处的亮度差异，进而提升了画质均一性，并且有利于面板的大尺寸化。

另外，本发明中，对于像素支撑柱PS的表面设置有多个凸起10而言，在采用蒸镀掩膜工艺形成有机发光层EML时，像素支撑柱PS的表面与蒸镀掩膜版(FMM)的接触面积增加，从而对有机发光层EML的制作留有足够的工艺余量(Margin)，同时像素支撑柱PS的可调性增加。

以下对上述像素支撑柱PS的表面的凸起10的具体设置情况做进一步的说明。

本发明中对于像素支撑层中像素支撑柱PS的密度不做限定；在一些实施例中，可以如图1所示，在任意相邻两个亚像素P之间均设置像素支撑柱PS。在一些实施例中，也可以间隔多个亚像素P设置一个像素支撑柱PS。

本发明中对于凸起10的形状不做具体限定；在一些实施例中，如图6(单个像素支撑柱PS的俯视图)所示，上述凸起10可以为圆形凸起。在一些实施例中，如图7(单个像素支撑柱PS的俯视图)所示，上述凸起10可以为椭圆凸起。在一些实施例中，像素支撑柱PS的上表面可以同时设置圆形凸起、椭圆凸起等多种形状的凸起。

本发明中对于凸起10的个数不做具体限定；例如，单个像素支撑柱PS的上表面可以设置有5～10个凸起10。

示例的，在一些实施例中，如图6所示，单个像素支撑柱PS的上表面可以设置10个凸起10。在一些实施例中，如图7所示，单个像素支撑柱PS的上表面可以设置6个凸起10。在一些实施例中，如图8所示，单个像素支撑柱PS的上表面可以设置7个凸起10。在一些实施例中，单个像素支撑柱PS的上表面可以设置5个凸起10。

另外，为了保证发光单元200进入像素支撑柱PS的光线能够均匀出射，在一些实施例中，可以设置像素支撑柱PS的上表面的多个凸起10均匀分散排布。

示例的，在一些实施例中，如图8所示，可以设置像素支撑柱PS的上表面的多个凸起10沿行方向X和列方向Y均匀分散排列。在一些实施例中，如图8所示，可以设置位于相邻两行的多个凸起10位于不同列，也即相邻两行的多个凸起10错位排列；例如，可以设置位于相邻两行的凸起10中，其中一行的凸起10与另一行的凸起10之间的间隔(间隙)正对。

在一些实施例中，参考图9，可以设置像素支撑柱PS的厚度D1为2.0μm～4.0μm；凸起10的高度D2为1.0μm～2.0μm。示例的，可以设置像素支撑柱PS的厚度D1为3μm，凸起10的高度D2为1.5μm。

另外，像素支撑柱PS可以采用曝光掩膜的工艺形成；例如，可以采用聚酰亚胺材料，先形成聚酰亚胺薄膜，然后通过掩膜版上的掩膜图案，对聚酰亚胺薄膜进行选择性照射，从而形成由多个像素支撑柱PS组成的像素支撑层。也就是说，对于本发明中，在上表面设置有多个凸起10的像素支撑柱PS而言，可以通过对掩膜版(MASK)的掩膜图案(尺寸、透过率)进行调整即可实现，无需增加额外的制作工艺。

基于此，本发明一些实施例还提供一种掩膜版，如图10所示，该掩膜版02包括像素支撑图案区S1以及位于相邻的像素支撑图案区之间的间隔区S2。其中，图10仅是以该掩膜版02包括12个像素支撑图案区S1为例进行说明的，本发明，对于掩膜版02中像素支撑图案区S1的个数不做限定，例如可以为1～100个。

在掩膜版02中，上述间隔区S2为全透过区；上述像素支撑图案区S1包括多个不透过区A1以及位于不透过区A1之间的半透过区A2。

示例的，在一些实施例中，上述掩膜版02为透过率可调的掩膜版，其光透过率可以在0～100％之间进行调节。例如，可以调整掩膜版01在间隔区S2的透光率为100％，不透过区A1的透光率为0，半透过区A2的光透过率为50％。

在采用该掩膜版02对有机薄膜(例如聚酰亚胺薄膜)进行曝光、显影制作像素支撑层中的像素支撑柱PS时，一个像素支撑图案区S1与阵列基板01中像素支撑层中的一个像素支撑柱PS对应；像素支撑图案区S1中的不透过区A1与像素支撑柱PS表面的凸起10对应，半透过区A2与凸起10和凸起10之间的半保留区域对应；上述间隔区S2与像素支撑柱PS与像素支撑柱PS之间全部去除区域(至少包括亚像素所在的区域)对应。

需要说明的是，本发明对于掩膜版02的像素支撑图案区S1中不透过区A1的个数以及形状不做具体限定，具体可以参考前述阵列基板01中关于凸起10的设置，此处不再赘述。

本发明实施例还提供一种阵列基板的制作方法，如图11所示，该制作方法包括：(可以参考图2的阵列基板结构示意图)

步骤S101、在基板100上形成有机薄膜。

示例的，可以采用涂布或旋涂等工艺在基板100上形成聚酰亚胺薄膜。

可以理解的是，上述基板100在形成前述有机薄膜之前，还制作有由阵列排布的像素电路C形成TFT阵列(TFT Array)、平坦层、像素定义层PDL、OLED的阳极等(参考图2)。

步骤S102、采用曝光工艺透过前述的掩膜版02对有机薄膜进行曝光处理。

其中，上述曝光工艺可以采用曝光能量(Photo dose)为10mJ/cm²～200mJ/cm²；例如，可以为100mJ/cm²。

示例的，可以采用图10中示出的掩膜版02对前述形成的聚酰亚胺薄膜进行曝光。

步骤S103、对曝光处理后的基板进行显影处理，以形成包括像素支撑柱的像素支撑层PS；此时，像素支撑柱PS的上表面具有多个凸起10。

示例的，可以通过显影液对前述曝光后的聚酰亚胺薄膜进行显影处理，从而形成表面具有多个凸起10的像素支撑柱PS。

当然，对于阵列基板01而言，在完成上述像素支撑层之后一般还包括其他的制作工艺流程，例如，包括后续封装层的制作流程等，本发明对此不做具体限定，实际中可以根据需要参考相关技术进行即可。

另外，对于上述制作方法中其他的相关内容，可以对应的参考前述阵列基板实施例中的对应部分；对于前述阵列基板实施例中的其他设置结构，可以参考上述制作方法以及相关制作方法，进行调和智能，此处均不再一一赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括设置于基板上的像素支撑层，其特征在于，所述像素支撑层包括像素支撑柱；

所述像素支撑柱的上表面设置有多个凸起。

2.根据权利要求1所述的阵列基板，其特征在于，所述凸起为圆形凸起和/或椭圆凸起。

3.根据权利要求1所述的阵列基板，其特征在于，所述凸起均匀分散排列。

4.根据权利要求1所述的阵列基板，其特征在于，

所述像素支撑柱的上表面设置的多个所述凸起中：位于相邻两行的凸起错位排列。

5.根据权利要求4所述的阵列基板，其特征在于，位于相邻两行的凸起中，其中一行的凸起与另一行的凸起之间的间隔正对设置。

6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述凸起的高度为1.0μm～2.0μm。

7.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述像素支撑柱的上表面设置有5～10个所述凸起。

8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。

9.一种掩膜版，其特征在于，包括像素支撑图案区以及位于相邻的像素支撑图案区之间的间隔区；

所述掩膜版在所述间隔区为全透过区；

所述掩膜版在所述像素支撑图案区包括多个不透过区以及位于所述不透过区之间的半透过区。

10.一种阵列基板的制作方法，其特征在于，包括：

在基板上形成有机薄膜；

采用曝光工艺透过如权利要求9所述的掩膜版对所述有机薄膜进行曝光处理；

对所述曝光处理后的基板进行显影处理，以形成包括像素支撑柱的像素支撑层；其中，所述像素支撑柱的上表面具有多个凸起。