CN109949741A - 一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置 - Google Patents

Abstract

本发明公开了一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置，逻辑门运算电路包括第一晶体管、第二晶体管、电容和发光器件；第一晶体管的第一极和栅极分别作为逻辑门运算电路的第一输入端和第二输入端，第一晶体管的第二极与第二晶体管的栅极电连接；发光器件的第一极与第一电源线电连接；第二晶体管的第一极与发光器件的第二极电连接，第二晶体管的第一极作为逻辑门运算电路的输出端，第二晶体管的第二极与第二电源线电连接；电容的第一极与第一晶体管的第二极电连接，电容的第二极电连接参考电压线；其中，第一晶体管和第二晶体管均为N型晶体管。实现基于像素驱动的逻辑门运算电路既可驱动发光器件发光，也可实现逻辑与非运算功能。

Description

一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置

技术领域

本发明实施例涉及像素驱动技术，尤其涉及一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置。

背景技术

像素驱动电路在显示面板领域具有重要的应用，由像素驱动电路组成的显示面板具有柔性显示、透明显示、高亮度、结构简单和成本低廉等优势。

然而传统的像素驱动电路仅仅由于驱动发光二极管发光，每个发光二极管都对应着一个独立的像素驱动电路，因此会造成像素驱动电路资源的大量浪费。

发明内容

鉴于现有技术的不足，本发明提供一种基于像素驱动的逻辑门运算电路，以实现基于像素驱动的逻辑门运算电路既可驱动发光二极管发光，也可实现逻辑或运算功能。

第一方面，本发明实施例一种基于像素驱动的逻辑门运算电路，包括第一晶体管、第二晶体管、电容和发光器件；

所述第一晶体管的第一极和栅极分别作为所述逻辑门运算电路的第一输入端和第二输入端，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；

所述发光器件的第一极与第一电源线电连接；

所述第二晶体管的第一极与所述发光器件的第二极电连接，所述第二晶体管的第一极作为所述逻辑门运算电路的输出端，所述第二晶体管的第二极与第二电源线电连接；

所述电容的第一极与所述第一晶体管的第二极电连接，所述电容的第二极电连接参考电压线；

其中，所述第一晶体管和所述第二晶体管均为N型晶体管。

可选的，所述参考电压线为所述第一电源线。

可选的，所述第一电源线上的电压高于所述第二电源线上的电压。

可选的，所述第二电源线为接地线。

可选的，还包括第三晶体管和控制线；

所述第三晶体管的第一极与所述第二晶体管的第二极电连接，所述第三晶体管的第二极与所述第二电源线电连接，所述第三晶体管的栅极与所述控制线电连接。

可选的，所述第一晶体管和所述第二晶体管均为双极结型晶体管或场效应晶体管。

可选的，所述发光器件为有机发光二极管OLED、量子点发光二极管QLED或微型发光二极管Micro-LED。

第二方面，本发明实施例还提供了一种集成芯片，包括上述任一项所述基于像素驱动的逻辑门运算电路。

第三方面，本发明实施例还提供了一种显示装置，所述显示装置具有逻辑运算功能，包括多个上述任一项所述基于像素驱动的逻辑门运算电路，多个所述逻辑门电路呈阵列排布。

可选的，一个或若干个所述逻辑门运算电路的第一输入端、第二输入端和输出端中的至少一个通过开关，与另外一个或若干所述逻辑门运算电路的第一输入端、第二输入端和输出端中的至少一个电连接。

本发明通过采用包括第一晶体管、第二晶体管、电容和发光器件组成的逻辑门运算电路，可将逻辑门运算电路既可运用于驱动发光二极管发光，也可运用于逻辑与非运算，提高了逻辑门运算电路的使用效率，同时可降低处理器的运算负荷。

附图说明

图1为本发明实施例提供的一种基于像素驱动的逻辑门运算电路的电路结构示意图；

图2为图1中所示电路对应的仿真时序图；

图3为本发明实施例提供的又一种基于像素驱动的逻辑门运算电路的电路结构示意图；

图4为本发明实施例提供的显示装置的结构示意图；

图5为图4对应的电路结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例

图1为本发明实施例提供的一种基于像素驱动的逻辑门运算电路的电路结构示意图；参考图1，包括第一晶体管101、第二晶体管102、电容103和发光器件104；

第一晶体管101的第一极和栅极分别作为逻辑门运算电路的第一输入端A和第二输入端B，第一晶体管101的第二极与第二晶体管102的栅极电连接；

发光器件104的第一极与第一电源线105电连接；

第二晶体管102的第一极与发光器件104的第二极电连接，第二晶体管102的第一极作为逻辑门运算电路的输出端Y，第二晶体管102的第二极与第二电源线106电连接；

电容103的第一极与第一晶体管101的第二极电连接，电容103的第二极电连接参考电压线；

其中，第一晶体管101和第二晶体管102均为N型晶体管。

其中，参考电压线为第一电源线105。

具体的，电容103的第二极可接参考电压，只要可满足逻辑门运算电路作为像素驱动电路时对第二晶体管102栅极电位的保持即可，示例性的，在本实施例中将电容103的第二极连接第一电源线105，第一晶体管101和第二晶体管102均采用增强型NMOS晶体管，发光器件104采用GaN微型LED；N型晶体管为栅极高电平时导通，栅极低电平时关闭；图2为图1中所示电路对应的仿真时序图；参考图2，当第二输入端B，也即第一晶体管101的栅极输入电平为低电平时0时，第一晶体管101关断，第一输入端A的输入信号无法到达第二晶体管的栅极，也即第二晶体管102也关断，此时由于发光器件104的钳位特性，输出端Y仍为高电平，也即当第二输入端为低电平0时，第一输入端A为高电平1或低电平0，输出端Y均为高电平1；当第二输入端B为高电平1时，第一晶体管101导通，第一输入端A的输入信号到达第二晶体管102的栅极，若第一输入端A的输入信号为低电平0，则第二晶体管102关断，此时输出端Y输出高电平1，若第一输入端A的输入信号为高电平1，则第二晶体管102导通，此时输出端被拉低至第二电源线106的电位，即低电平0；也即输出端Y与第一输入端A和第二输入端B的逻辑关系式为可作为与非逻辑门使用。可以理解的是，当第一输入端A或第二输入端B为高电平时，输出端Y可与另外一个输入端构成非门逻辑运算电路。

本实施例的技术方案，通过采用包括第一晶体管、第二晶体管、电容和发光器件组成的逻辑门运算电路既可运用于驱动发光二极管发光，也可将逻辑门运算电路运用于逻辑与非运算，提高了逻辑门运算电路的使用效率，同时可降低处理器的运算负荷。

可选的，第一电源线105上的电压高于第二电源线106上的电压；

具体的，第一电源线105上的电压和第二电源线106上的电压用于保证发光器件104上电流流动方向为发光器件104的第一极流向第二极，从而驱动发光器件104发光，由于发光器件104具有单向导通特性，当第一电源线105上的电压高于第二电源线106上的电压时，可使第二晶体管102导通时发光器件104正常发光。

可选的，第二电源线106为接地线；

可选的，第一晶体管101和第二晶体管102均为双极结型晶体管或场效应晶体管；

可选的，发光器件为有机发光二极管(Organic Light-Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)或微型发光二极管(Micro-Light Emitting Diode，Micro-LED)。

本实施例的技术方案，通过设置逻辑门运算电路的具体元器件类型，可使逻辑门运算电路在满足驱动发光器件发光和与非逻辑运算的情况下，有效地控制逻辑门运算电路的成本。

可选的，图3为本发明实施例提供的又一种基于像素驱动的逻辑门运算电路的电路结构示意图；参考图3，本发明提供的基于像素驱动的逻辑门运算电路还包括第三晶体管201和控制线202；第三晶体管201的第一极与第二晶体管102的第二极电连接，第三晶体管201的第二极与第二电源线106电连接，第三晶体管201的栅极与控制线202电连接。

具体的，控制线202可为控制总线，用于控制第三晶体管201的导通或闭合，当逻辑门运算电路不作为像素驱动电路来驱动发光器件104发光使用，而作为逻辑门运算电路使用时，可通过控制线202控制第三晶体管201关闭，以避免发光二极管104误发光；而当逻辑门运算电路作为像素驱动电路来驱动发光器件104发光时，控制线202控制第三晶体管201导通，以使逻辑门运算电路满足驱动发光器件104发光的功能。

本实施例的技术方案，通过采用包括第三晶体管和控制线的逻辑门运算电路，使逻辑门运算电路作为逻辑运算使用时不会造成发光器件的误发光，在不影响发光器件显示效果的情况下，实现了逻辑运算的功能。

可选的，本发明实施例还提供了一种集成芯片，包括上述任一项基于像素驱动的逻辑门运算电路。

具体的，本实施例提供的集成芯片既可运用于显示装置中，也可运用于运算电路中。

可选的，图4为本发明实施例提供的一种显示装置结构示意图；图5为图4对应的电路结构示意图。参考图4和图5，包括多个上述任一项基于像素驱动的逻辑门运算电路401，多个逻辑门运算电路401呈阵列排布。

可以理解的是，可根据具体需要设计若干个逻辑门运算电路的第一输入端、第二输入端和输出端之间的开关连接方式，开关可选用晶体管，可通过控制端C控制开关301的导通以实现各个逻辑门运算电路之间组成不同类型的组合逻辑电路或时序逻辑电路；示例性的，继续参考图4和图5，所示的电路结构为采用本发明实施例提供的逻辑门运算电路组成的半加器电路，图4和图5只示出了一个开关301，其中第一输入端A和第二输入端B分别作为半加器的第一输入端和第二输入端，输出端Y可作为半加器的输出端，以实现第一输入端和第二输入端的半加运算功能。

需要说明的是，本实施例提供的显示装置既可同时满足显示功能和与非运算功能，也可根据第三晶体管的导通或关断实现显示功能和与非运算功能的区分。若显示装置同时满足显示功能和与非运算功能时，由于逻辑门运算电路需要首先满足显示功能，因而可将运算分布式的分布在不同的逻辑门运算电路中，以最大限度的利用各个逻辑门运算电路的现有电路状态，且由于当第一晶体管的第二极由高电平转换为低电平，而第一晶体管的第一极当第一晶体管的第二极为高电平时为高电平，也即第二晶体管由导通变化为关断状态时，由于电容对第二晶体管栅极电位的保持作用，第二晶体管本应由导通变化为关断时仍持续一段时间的导通，若此时仍将逻辑门运算电路运用于逻辑运算则会出现逻辑错误，因此可采用将运算分布式的分布在各个逻辑门运算电路中以避免逻辑错误的情况。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种基于像素驱动的逻辑门运算电路，其特征在于，包括第一晶体管、第二晶体管、电容和发光器件；

所述第一晶体管的第一极和栅极分别作为所述逻辑门运算电路的第一输入端和第二输入端，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；

所述发光器件的第一极与第一电源线电连接；

所述第二晶体管的第一极与所述发光器件的第二极电连接，所述第二晶体管的第一极作为所述逻辑门运算电路的输出端，所述第二晶体管的第二极与第二电源线电连接；

所述电容的第一极与所述第一晶体管的第二极电连接，所述电容的第二极电连接参考电压线；

其中，所述第一晶体管和所述第二晶体管均为N型晶体管。

2.根据权利要求1所述的逻辑门运算电路，其特征在于，所述参考电压线为所述第一电源线。

3.根据权利要求2所述的逻辑门运算电路，其特征在于，所述第一电源线上的电压高于所述第二电源线上的电压。

4.根据权利要求3所述的逻辑门运算电路，其特征在于，所述第二电源线为接地线。

5.根据权利要求4所述的逻辑门运算电路，其特征在于，还包括第三晶体管和控制线；

所述第三晶体管的第一极与所述第二晶体管的第二极电连接，所述第三晶体管的第二极与所述第二电源线电连接，所述第三晶体管的栅极与所述控制线电连接。

6.根据权利要求1所述的逻辑门运算电路，其特征在于，所述第一晶体管和所述第二晶体管均为双极结型晶体管或场效应晶体管。

7.根据权利要求1所述的逻辑门运算电路，其特征在于，所述发光器件为有机发光二极管OLED、量子点发光二极管QLED或微型发光二极管Micro-LED。

8.一种集成芯片，其特征在于，包括权利要求1-7任一项所述基于像素驱动的逻辑门运算电路。

9.一种显示装置，所述显示装置具有逻辑运算功能，其特征在于，包括多个权利要求1-7任一项所述基于像素驱动的逻辑门运算电路，多个所述逻辑门电路呈阵列排布。

10.根据权利要求9所述的显示装置，其特征在于，一个或若干个所述逻辑门运算电路的第一输入端、第二输入端和输出端中的至少一个通过开关，与另外一个或若干所述逻辑门运算电路的第一输入端、第二输入端和输出端中的至少一个电连接。