CN109949203B - 一种异构cpu多路4k超高清视频处理装置与控制方法 - Google Patents
一种异构cpu多路4k超高清视频处理装置与控制方法 Download PDFInfo
- Publication number
- CN109949203B CN109949203B CN201910208003.7A CN201910208003A CN109949203B CN 109949203 B CN109949203 B CN 109949203B CN 201910208003 A CN201910208003 A CN 201910208003A CN 109949203 B CN109949203 B CN 109949203B
- Authority
- CN
- China
- Prior art keywords
- primitive
- node
- control
- directed graph
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Multi Processors (AREA)
Abstract
本发明提供了一种异构CPU多路4K超高清视频处理装置，包括多路4K视频采集的FPGA 4K/8K超高清采集阵列电路、完成媒体调度的主控处理器、做图像压缩存储及图像跟踪算法控制的ARM+DSP异构处理器、做AI算法的ARM+GPU异构处理器。本发明还提供了一种异构CPU多路4K超高清视频处理装置的控制方法。本发明的有益效果是：采用多CPU并行处理方式，提高视频处理性能；将控制流和视频流采用有向图的方式连接起来，每个CPU作为该有向图的一个节点，负责数据的处理，异构系统只要对该双流有向图进行控制即可用完成对多CPU任务的调度和管理，从而简化CPU之间通讯控制方法，提高效率，简化系统设计难度。
Description
技术领域
本发明涉及视频处理装置，尤其涉及一种异构CPU多路4K超高清视频处理装置与控制方法。
背景技术
目前,现有基于4K视频处理技术主要应用为4K网络摄像机，主要技术局限于单路4K视频的采集、编码、传输，在一些应用场合需要多路4K视频的采集，合成，智能分析，编码传输，单CPU无法满足处理性能。
发明内容
为了解决现有技术中的问题，本发明提供了一种异构CPU多路4K超高清视频处理装置与控制方法。
本发明提供了一种异构CPU多路4K超高清视频处理装置，包括多路4K视频采集的FPGA 4K/8K超高清采集阵列电路、完成媒体调度的主控处理器、做图像压缩存储及图像跟踪算法控制的ARM+DSP异构处理器、做AI算法的ARM+GPU异构处理器，其中，所述FPGA 4K/8K超高清采集阵列电路与所述主控处理器输入输出双向连接，所述主控处理器分别与所述ARM+DSP异构处理器、ARM+GPU异构处理器输入输出双向连接。
作为本发明的进一步改进，所述FPGA 4K/8K超高清采集阵列电路与所述主控处理器分别通过高清1080p媒体流子通道、控制数据流的I2C总线、超高清4K/8K媒体流主通道输入输出双向连接，所述主控处理器分别通过PCIe总线、控制数据流的I2C总线与所述ARM+DSP异构处理器输入输出双向连接，所述主控处理器分别通过PCIe总线、控制数据流的I2C总线与ARM+GPU异构处理器输入输出双向连接。
本发明还提供了一种异构CPU多路4K超高清视频处理装置的控制方法，采用多CPU并行处理方式，将控制流和视频流采用双流有向图的方式连接起来，每个CPU作为该双流有向图的一个节点，负责数据的处理，异构系统只要对该双流有向图进行控制即可用完成对多CPU任务的调度和管理。
作为本发明的进一步改进，包括以下步骤：
S1、异构CPU双流有向图构成，进行双流有向图的定义和回路约定；
S2、双流有向图控制原语与控制方法；
S3、媒体流控制；
S4、链路通道、节点任务与L原语通道的对应。
作为本发明的进一步改进，步骤S1包括以下子步骤：
S11、双流有向图定义；
双流有向图主要由抽象节点、抽象控制通道和抽象媒体通道构成，其中，抽象控制通道与抽象媒体通道都是单向的，双流有向图G公式如下：
G＝(N,V1,V2,S)
其中，N是节点集合，V1是控制流集合，V2是媒体流集合，S是图的事务状态；
S12、双流有向图控制原语与控制方法；
双流有向图控制原语主要用于对整个异构系统控制过程高级抽象，包括L、F、A原语。
作为本发明的进一步改进，在步骤S12中，L原语的说明如下：
L原语主要作用是双流有向图的构建，声明每个节点的能力，以及确立节点任务；
L原语包括参数有双流有向图G，连接节点N1,以及目标节点N2，前向控制通道C1，前向媒体通道C2，以及节点任务TASK，和上下文CTX，L原语返回双流有向图G，L原语的第一个节点定义为双流有向图G的主控节点；
L原语公式G1＝L(G,N1，N2，C1,C2,TASK，CTX)；
TASK为集合T的元素，
集合T＝{COL,TRANS,CODEC，DECODEC,MERGE,DENORSE,DISP,STORE,PUSH}COL为采集，TRANS为转换格式，CODEC为编码，DECODC为解码，DENORSEE为去噪，DISP为显示，STORE为存储，PUSH为推送；
L原语执行过程如下：
L1、检查N1相邻节点状；
L2、枚举N1所有物理链接；
L3、在物理通道是交换节能力信息；
L4、建立控制逻辑通道C1；
L5、建立媒体逻辑通道C2；
步骤L1中，如果图G1的主控节点不是N0时候，N0需要将命令路由到N1上执行，并且N0与N1建立好关联，否则原语执行失败。如果步骤L1，N1与相邻节点的物理链路交换完毕，步骤L2,L3不再执行；
步骤L4和步骤L5中，如果N2不具备L原语所描述的能力执行任务时候，建立通道失败；
步骤L5中，需要执行环路检查，如果连接变成环路，建立通道失败，环路检查的方法是，L原语每成功一次，将新建的节点名字加入CTX的媒体队列，如果N2发现自己已经在媒体队列中，则环路检测失败。
作为本发明的进一步改进，在步骤S12中，F原语的说明如下：
F原语的主要作用是在双流有向图中所有有能力的节点执行同一个命令，F原语具有事务控制能力，F原语只能由双流有向图G的主控节点执行，双流有向图G的主控节点由L原语定义，非主控节点的要求其他节点执行需要通过A原语请求；
F原语公式如下：
G2:＝F(G，cmd,CTX)其中G为双流有向图，cmd为命令，必须支持集合CCMD，CTX存放F命令路径栈；
集合CCMD＝{ST,CLS,REST,RECLS}
命令ST为启动，CLS为关闭，REST为延时启动，RECLS为延时关闭；
如果F失败，返回双流有向图G以前的事务状态，如果成功返回新的事务状态；
设双流有向图G的主控节点为N1，执行过程如下所示：
F1、检查自身能力执行能力；
F2、如果有能力执行命令，如果没有不执行；
F3、如果执行成功则，将事务状态的执行计数加1，同时向下执行原语，将本节点ID放入CTX的F路径栈中，重复F1,F2，F3步骤；
F4、如果执行失败，通过A原语向主控反馈失败；
F5主控收到失败反馈，采用F原语发送CLS命令终止所有节点任务。
作为本发明的进一步改进，在步骤S12中，A原语的说明如下：
A原语主要功能是完成F命令的反馈确认，公式为：
G3＝A(G,F,N,CMD,CTX)执行如下：
A1、检查目标节点，如果自己接收则终止否则，从A原语取出当前的路径栈，如果A原语还没有路径栈则从F中取出当前的栈CTX；
A2、检测目标节点是否位于CTX中；
A3、如果CTX中如果没有目标节点，则向所有的邻近节点转发A原语；
A4、如果CTX中没有目标节点，则向所有的邻近节点转发A原语，重复A3,A4；
A5、如果CTX中有目标节点，则向CTX出栈节点转发A，同时将CTX放入A原语栈，重复A1，A2，A3，A4，A5。
作为本发明的进一步改进，在步骤S3中，当F原语启动节点任务时候，产生媒体流，媒体流按照双流有向图G规定的路径流动，媒体流控制包括缓冲和容错控制，控制方法，具体包括如下步骤：
S31、接收到F原语的启动命令时候，打开媒体接收器；
S32、启动缓冲区，开始接收媒体流同时启动定时器T1，T1超时为2秒；S33、启动媒体处理任务，启动成功后关闭定时器T1，启动定时器T2，T2超时为5秒；
S34、如果定时器T1超时，通过A原语向主控告警；
S35、如果定时器T2超时间，检查缓冲区，如果缓冲增长超过10％，通过A原语向主控告警。
作为本发明的进一步改进，在步骤S4中，控制流物理链路由I2C总线实现，媒体流主要由PCIE、MIPI总线实现，节点的任务由单个CPU实现，必须实现向L原语中声明的任务。
本发明的有益效果是：通过上述方案，采用多CPU并行处理方式，提高视频处理性能；将控制流和视频流采用有向图的方式连接起来，每个CPU作为该有向图的一个节点，负责数据的处理，异构系统只要对该双流有向图进行控制即可用完成对多CPU任务的调度和管理，从而简化CPU之间通讯控制方法，提高效率，简化系统设计难度。
附图说明
图1是本发明一种异构CPU多路4K超高清视频处理装置的示意图。
图2是本发明一种异构CPU多路4K超高清视频处理装置的控制方法的L原语执行过程图。
图3是本发明一种异构CPU多路4K超高清视频处理装置的控制方法的F原语执行过程图。
图4是本发明一种异构CPU多路4K超高清视频处理装置的控制方法的A原语执行过程图。
图5是本发明一种异构CPU多路4K超高清视频处理装置的控制方法的媒体流控制过程图。
具体实施方式
下面结合附图说明及具体实施方式对本发明作进一步说明。
如图1所示，一种异构CPU多路4K超高清视频处理装置，包括多路4K视频采集的FPGA 4K/8K超高清采集阵列电路101、完成媒体调度的主控处理器102、做图像压缩存储及图像跟踪算法控制的ARM+DSP异构处理器103、做AI算法的ARM+GPU异构处理器104，其中，所述FPGA 4K/8K超高清采集阵列电路101与所述主控处理器102输入输出双向连接，所述主控处理器102分别与所述ARM+DSP异构处理器103、ARM+GPU异构处理器104输入输出双向连接。
如图1所示，所述FPGA 4K/8K超高清采集阵列电路101与所述主控处理器102分别通过高清1080p媒体流子通道、控制数据流的I2C总线、超高清4K/8K媒体流主通道输入输出双向连接，所述主控处理器102分别通过PCIe总线、控制数据流的I2C总线与所述ARM+DSP异构处理器103输入输出双向连接，所述主控处理器102分别通过PCIe总线、控制数据流的I2C总线与ARM+GPU异构处理器104输入输出双向连接。
本发明还提供了一种异构CPU多路4K超高清视频处理装置的控制方法，基于异构CPU多路4K超高清视频处理装置，采用多CPU并行处理方式，将控制流和视频流采用双流有向图的方式连接起来，每个CPU作为该双流有向图的一个节点，负责数据的处理，异构系统(即异构CPU多路4K超高清视频处理装置)只要对该双流有向图进行控制即可用完成对多CPU任务的调度和管理，具体包括以下过程：
(1)异构CPU双流有向图构成
1)双流有向图定义
双流有向图由抽象节点、抽象控制通道、和抽象媒体通道构成，其中抽象控制通道与抽象媒体通道都是单向的。双向有向图G公式如下：
G＝(N,V1,V2,S)
其中N是节点集合，V1是控制流集合，V2是媒体流集合，S是图的事务状态。
2)双流有向图回路约定
由抽象节点，抽象控制通道构成的有向图可以形成回路，由抽象节点抽象媒体通道构成的有向图不可以有回路。
(2)双流有向图控制原语与控制方法
双流有向图控制原语主要用于对整个异构系统控制过程高级抽象，包括L、F、A原语
1)L原语
L原语主要作用是双流控制图的构建，声明每个节点的能力，以及确立节点任务。L原语包括参数有双流控制图G，连接节点N1,以及目标节点N2，前向控制通道C1，前向媒体通道C2，以及节点任务TASK，和上下文CTX，L原语返回图G，L原语的第一个节点定义为图G的主控节点。
L原语公式G＝L(G,N1，N2，C1,C2,TASK，CTX)；
TASK为集合T的元素，
集合T＝{COL,TRANS,CODEC，DECODEC,MERGE,DENORSE,DISP,STORE,PUSH}
COL为采集，TRANS为转换格式，CODEC为编码，DECODC为解码，DENORSEE为去噪，DISP为显示，STORE为存储，PUSH为推送。
如图2所示，L原语执行过程如下：
L1、检查N1相邻节点状；
L2、枚举N1所有物理链接；
L3、在物理通道是交换节能力信息；
L4、建立控制逻辑通道C1；
L5、建立媒体逻辑通道C2；
步骤L1中，如果图G1的主控节点不是N0时候，N0需要将命令路由到N1上执行，并且N0与N1建立好关联，否则原语执行失败。如果步骤L1，N1与相邻节点的物理链路交换完毕，步骤L2,L3不再执行；
步骤L4和步骤L5中，如果N2不具备L原语所描述的能力执行任务时候，建立通道失败；
步骤L5中，需要执行环路检查，如果连接变成环路，建立通道失败，环路检查的方法是，L原语每成功一次，将新建的节点名字加入CTX的媒体队列，如果N2发现自己已经在媒体队列中，则环路检测失败。
2)F原语
F作用控制命令主要作用是在双向图中所有有能力的节点执行同一个命令，F原语具有事务控制能力，F原语只能由于图G的主控节点执行，图G的主控节点由L原语定义，非主控节点的要求其他节点执行需要通过A原语请求。F原语公式如下：
G:＝F(G，cmd,CTX)其中G为图，cmd为命令，必须支持集合CCMD，CTX存放F命令路径栈
集合CCMD＝{ST,CLS,REST,RECLS}
命令ST为启动，CLS为关闭，REST为延时启动，RECLS为延时关闭。
如果F失败，返回G以前的事务状态，如果成功返回新的事务状态。
设G的主控节点为N1，执行过程如下图3所示：
F1、检查自身能力执行能力；
F2、如果有能力执行命令，如果没有不执行；
F3、如果执行成功则，将事务状态的执行计数加1，同时向下执行原语，将本节点ID放入CTX的F路径栈中，重复F1,F2，F3步骤；
F4、如果执行失败，通过A原语向主控反馈失败；
F5主控收到失败反馈，采用F原语发送CLS命令终止所有节点任务。
3)A原语
A原语主要功能是完成F命令的反馈确认，公式为：
G＝A(G,F,N,CMD,CTX)
如图4所示，执行如下：
A1、检查目标节点，如果自己接收则终止否则，从A原语取出当前的路径栈，如果A原语还没有路径栈则从F中取出当前的栈CTX；
A2、检测目标节点是否位于CTX中；
A3、如果CTX中如果没有目标节点，则向所有的邻近节点转发A原语；
A4、如果CTX中没有目标节点，则向所有的邻近节点转发A原语，重复A3,A4；
A5、如果CTX中有目标节点，则向CTX出栈节点转发A，同时将CTX放入A原语栈，重复A1，A2，A3，A4，A5。
(3)媒体流控制
当F原语启动节点任务时候，产生媒体流，媒体流按照双流有向图G规定的路径流动。媒体流控制包括缓冲和容错控制，控制方法，如图5所示，具体过程如下：
1、接收到F原语的启动命令时候，打开媒体接收器；
2、启动缓冲区，开始接收媒体流同时启动定时器T1，T1超时为2秒；
3、启动媒体处理任务，启动成功后关闭定时器T1，启动定时器T2，T2超时为5秒；
4、如果定时器T1超时，通过A原语向主控告警；
5、如果定时器T2超时间，检查缓冲区，如果缓冲增长超过10％，通过A原语向主控告警。
(4)链路通道、节点任务与L原语通道的对应
控制流物理链路由I2C总线实现，媒体流主要由PCIE、MIPI总线实现，节点的任务由单个CPU实现，必须实现向L原语中声明的任务。
本发明提供的一种异构CPU多路4K超高清视频处理装置与控制方法，采用多CPU并行处理方式，提高视频处理性能，同时提出一种异构CPU的控制方法，该方法将控制流和视频流采用有向图的方式连接起来，每个CPU作为该有向图的一个节点，负责数据的处理，异构系统只要对该双流有向图进行控制即可用完成对多CPU任务的调度和管理，从而简化CPU之间通讯控制方法，提高效率，简化系统设计难度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种异构CPU多路4K超高清视频处理装置，其特征在于：包括多路4K视频采集的FPGA4K/8K超高清采集阵列电路、完成媒体调度的主控处理器、做图像压缩存储及图像跟踪算法控制的ARM+DSP异构处理器、做AI算法的ARM+GPU异构处理器，其中，所述FPGA 4K/8K超高清采集阵列电路与所述主控处理器输入输出双向连接，所述主控处理器分别与所述ARM+DSP异构处理器、ARM+GPU异构处理器输入输出双向连接。
2.根据权利要求1所述的异构CPU多路4K超高清视频处理装置，其特征在于：所述FPGA4K/8K超高清采集阵列电路与所述主控处理器分别通过高清1080p媒体流子通道、控制数据流的I2C总线、超高清4K/8K媒体流主通道输入输出双向连接，所述主控处理器分别通过PCIe总线、控制数据流的I2C总线与所述ARM+DSP异构处理器输入输出双向连接，所述主控处理器分别通过PCIe总线、控制数据流的I2C总线与ARM+GPU异构处理器输入输出双向连接。
3.一种异构CPU多路4K超高清视频处理装置的控制方法，其特征在于：采用多CPU并行处理方式，将控制流和视频流采用双流有向图的方式连接起来，每个CPU作为该双流有向图的一个节点，负责数据的处理，异构系统只要对该双流有向图进行控制即可用完成对多CPU任务的调度和管理。
4.根据权利要求3所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于，包括以下步骤：
S1、异构CPU双流有向图构成，进行双流有向图的定义和回路约定；
S2、双流有向图控制原语与控制方法；
S3、媒体流控制；
S4、链路通道、节点任务与L原语通道的对应。
5.根据权利要求4所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于，步骤S1包括以下子步骤：
S11、双流有向图定义；
双流有向图主要由抽象节点、抽象控制通道和抽象媒体通道构成，其中，抽象控制通道与抽象媒体通道都是单向的，双流有向图G公式如下：G＝(N,V1,V2,S)
其中，N是节点集合，V1是控制流集合，V2是媒体流集合，S是图的事务状态；
S12、双流有向图控制原语与控制方法；
双流有向图控制原语主要用于对整个异构系统控制过程高级抽象，包括L、F、A原语。
6.根据权利要求5所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于：在步骤S12中，L原语的说明如下：
L原语主要作用是双流有向图的构建，声明每个节点的能力，以及确立节点任务；
L原语包括参数有双流有向图G，连接节点N1,以及目标节点N2，前向控制通道C1，前向媒体通道C2，以及节点任务TASK，和上下文CTX，L原语返回双流有向图G，L原语的第一个节点定义为双流有向图G的主控节点；
L原语公式G1＝L(G,N1，N2，C1,C2,TASK，CTX)；
TASK为集合T的元素，
集合T＝{COL,TRANS,CODEC，DECODEC,MERGE,DENORSE,DISP,STORE,PUSH}
COL为采集，TRANS为转换格式，CODEC为编码，DECODC为解码，DENORSEE为去噪，DISP为显示，STORE为存储，PUSH为推送；
L原语执行过程如下：
L1、检查N1相邻节点状；
L2、枚举N1所有物理链接；
L3、在物理通道是交换节能力信息；
L4、建立控制逻辑通道C1；
L5、建立媒体逻辑通道C2；
步骤L1中，如果图G1的主控节点不是N0时候，N0需要将命令路由到N1上执行，并且N0与N1建立好关联，否则原语执行失败；如果步骤L1，N1与相邻节点的物理链路交换完毕，步骤L2,L3不再执行；
步骤L4和步骤L5中，如果N2不具备L原语所描述的能力执行任务时候，建立通道失败；
步骤L5中，需要执行环路检查，如果连接变成环路，建立通道失败，环路检查的方法是，L原语每成功一次，将新建的节点名字加入CTX的媒体队列，如果N2发现自己已经在媒体队列中，则环路检测失败。
7.根据权利要求5所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于：在步骤S12中，F原语的说明如下：
F原语的主要作用是在双流有向图中所有有能力的节点执行同一个命令，F原语具有事务控制能力，F原语只能由双流有向图G的主控节点执行，双流有向图G的主控节点由L原语定义，非主控节点的要求其他节点执行需要通过A原语请求；
F原语公式如下：
G2:＝F(G，cmd,CTX)其中G为双流有向图，cmd为命令，必须支持集合CCMD，CTX存放F命令路径栈；
集合CCMD＝{ST,CLS,REST,RECLS}
命令ST为启动，CLS为关闭，REST为延时启动，RECLS为延时关闭；
如果F失败，返回双流有向图G以前的事务状态，如果成功返回新的事务状态；
设双流有向图G的主控节点为N1，执行过程如下所示：
F1、检查自身能力执行能力；
F2、如果有能力执行命令，如果没有不执行；
F3、如果执行成功则，将事务状态的执行计数加1，同时向下执行原语，将本节点ID放入CTX的F路径栈中，重复F1,F2，F3步骤；
F4、如果执行失败，通过A原语向主控反馈失败；
F5主控收到失败反馈，采用F原语发送CLS命令终止所有节点任务。
8.根据权利要求5所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于：在步骤S12中，A原语的说明如下：
A原语主要功能是完成F命令的反馈确认，公式为：
G3＝A(G,F,N,CMD,CTX)执行如下：
A1、检查目标节点，如果自己接收则终止否则，从A原语取出当前的路径栈，如果A原语还没有路径栈则从F中取出当前的栈CTX；
A2、检测目标节点是否位于CTX中；
A3、如果CTX中如果没有目标节点，则向所有的邻近节点转发A原语；
A4、如果CTX中没有目标节点，则向所有的邻近节点转发A原语，重复A3,A4；
A5、如果CTX中有目标节点，则向CTX出栈节点转发A，同时将CTX放入A原语栈，重复A1，A2，A3，A4，A5。
9.根据权利要求5所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于：在步骤S3中，当F原语启动节点任务时候，产生媒体流，媒体流按照双流有向图G规定的路径流动，媒体流控制包括缓冲和容错控制，控制方法，具体包括如下步骤：
S31、接收到F原语的启动命令时候，打开媒体接收器；
S32、启动缓冲区，开始接收媒体流同时启动定时器T1，T1超时为2秒；
S33、启动媒体处理任务，启动成功后关闭定时器T1，启动定时器T2，T2超时为5秒；
S34、如果定时器T1超时，通过A原语向主控告警；
S35、如果定时器T2超时间，检查缓冲区，如果缓冲增长超过10％，通过A原语向主控告警。
10.根据权利要求5所述的异构CPU多路4K超高清视频处理装置的控制方法，其特征在于：在步骤S4中，控制流物理链路由I2C总线实现，媒体流主要由PCIE、MIPI总线实现，节点的任务由单个CPU实现，必须实现向L原语中声明的任务。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910208003.7A CN109949203B (zh) | 2019-03-19 | 2019-03-19 | 一种异构cpu多路4k超高清视频处理装置与控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910208003.7A CN109949203B (zh) | 2019-03-19 | 2019-03-19 | 一种异构cpu多路4k超高清视频处理装置与控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109949203A CN109949203A (zh) | 2019-06-28 |
| CN109949203B true CN109949203B (zh) | 2023-01-03 |
Family
ID=67008387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910208003.7A Active CN109949203B (zh) | 2019-03-19 | 2019-03-19 | 一种异构cpu多路4k超高清视频处理装置与控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109949203B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110677623B (zh) | 2019-10-15 | 2021-09-10 | 北京百度网讯科技有限公司 | 数据处理的方法、装置、设备和存储介质 |
| CN110708513B (zh) * | 2019-10-18 | 2021-06-01 | 中国科学院长春光学精密机械与物理研究所 | 一种8k视频多核异构处理装置 |
| CN111399911B (zh) * | 2020-03-24 | 2021-11-02 | 杭州博雅鸿图视频技术有限公司 | 一种基于多核异构计算的人工智能开发方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080085126A (ko) * | 2008-08-28 | 2008-09-23 | 정진욱 | 메가픽셀 고해상도 지능형 영상인식/추적/보안감시기기와코덱h.264 압축/저장/전송과 실시간 양방향원격제어통합그래픽유저인터페이스운영방법 |
| CN105635661A (zh) * | 2014-11-07 | 2016-06-01 | 田佳聪 | 一种基于双核异构的双路视频处理平台 |
| CN108255773A (zh) * | 2017-12-07 | 2018-07-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种智能计算异构多核处理方法与平台 |
| CN108366288A (zh) * | 2018-03-01 | 2018-08-03 | 厦门普杰信息科技有限公司 | 一种用于高清视频的高效解码和播放方法及系统 |
-
2019
- 2019-03-19 CN CN201910208003.7A patent/CN109949203B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109949203A (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109949203B (zh) | 一种异构cpu多路4k超高清视频处理装置与控制方法 | |
| CN110034983B (zh) | 基于发布-订阅消息处理机制的家居设备联动方法及系统 | |
| WO2017032254A1 (zh) | 网络控制策略的生成方法、装置及网络控制器 | |
| US20070171919A1 (en) | Message batching with checkpoints systems and methods | |
| CN101873475B (zh) | 控制命令发送方法、数据传输方法、监控系统及设备 | |
| CN112752173B (zh) | 一种用于m-otn系统动态无损带宽调整的方法与装置 | |
| CN112559407B (zh) | Stp链路层状态机优化方法 | |
| WO2022127741A1 (zh) | 指令执行方法、系统、网络设备及存储介质 | |
| JP2018503159A (ja) | 分散トランザクション・リソースを実行するための方法、装置、及びシステム | |
| CN103888441A (zh) | 一种应用程序与协议栈之间的信息传输方法及处理装置 | |
| CN103841018A (zh) | 一种基于内容网多端口的转发方法及路由器 | |
| CN103237208B (zh) | 一种基于fpga的高清视频输出方法 | |
| CN112261142B (zh) | 一种rdma网络的数据重传方法、装置及fpga | |
| CN106936896A (zh) | Kafka集群的数据传送方法和装置 | |
| CN102724272B (zh) | 一种电视台业务发布数据的备份方法 | |
| CN102917068A (zh) | 一种自适应大规模集群通信系统及其通信方法 | |
| CN101604270B (zh) | 基于vxworks操作系统的ARINC429通信冗余方法 | |
| WO2023231723A1 (zh) | 流媒体数据处理方法及系统 | |
| CN109067663B (zh) | 一种针对应用程序内控制请求响应速率的系统和方法 | |
| CN113992609B (zh) | 一种处理多链路业务数据乱序的方法及系统 | |
| US20230239759A1 (en) | Network application orchestration system | |
| WO2019174424A1 (zh) | 链路容量调整方法及装置、系统、控制器、网络节点 | |
| CN108337285B (zh) | 一种通信系统及通信方法 | |
| CN114661444A (zh) | 调度方法、第一计算节点、第二计算节点以及调度系统 | |
| CN104735097A (zh) | 信息的收集方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230829 Address after: Room 501, Building 3, Vanke Xingcheng Commercial Center, Shangxing Road, Shangxing Community, Xinqiao Street, Bao'an District, Shenzhen City, Guangdong Province, 518100 Patentee after: Shenzhen Huazi Supercomputing Technology Co.,Ltd. Address before: 516000 Tea Garden Industrial Zone, qiuchangjiangjun Road, Huiyang District, Huizhou City, Guangdong Province Patentee before: GUANGDONG ZIGSUN TECHNOLOGY CO.,LTD. |