CN109933372A - 一种多模式动态可切换架构低功耗处理器 - Google Patents

一种多模式动态可切换架构低功耗处理器 Download PDF

Info

Publication number
CN109933372A
CN109933372A CN201910140502.7A CN201910140502A CN109933372A CN 109933372 A CN109933372 A CN 109933372A CN 201910140502 A CN201910140502 A CN 201910140502A CN 109933372 A CN109933372 A CN 109933372A
Authority
CN
China
Prior art keywords
module
register
data
pipeline
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910140502.7A
Other languages
English (en)
Other versions
CN109933372B (zh
Inventor
余宁梅
马文恒
刘和娜
靳鑫
黄自力
张文东
叶晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201910140502.7A priority Critical patent/CN109933372B/zh
Publication of CN109933372A publication Critical patent/CN109933372A/zh
Application granted granted Critical
Publication of CN109933372B publication Critical patent/CN109933372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Microcomputers (AREA)
  • Advance Control (AREA)

Abstract

本发明公开了一种多模式动态可切换架构低功耗处理器，包括依次设置的取指模块、译码模块、执行模块、访存模块、写回模块，每相邻两个模块之间均依次设置连接有流水寄存器模块和选择模块，四个流水寄存器模块均与流水线控制模块连接，流水线控制模块还分别与译码模块、执行模块的输出端及取指模块的输入端连接，流水线控制模块还与直通模块连接，其中，位于译码模块、执行模块、访存模块、写回模块之间的流水寄存器模块以及选择模块也均与直通模块连接。本发明解决了现有技术中存在的处理器执行效率低、功耗大的问题。

Description

一种多模式动态可切换架构低功耗处理器
技术领域
本发明属于嵌入式处理器的低功耗技术领域，具体涉及一种多模式动态可切换架构低功耗处理器。
背景技术
在数字集成电路发展之初，由于电路本身规模不大，加上随后出现的CMOS工艺中相互耦合的晶体管结构的功耗相对很小，电路功耗问题一度不是十分突出，设计者考虑的重心是芯片的性能和面积，故设计均以速度最大化，面积最小化作为设计目标。主要原因在于高工艺节点下，门电路延迟大，面积大，且功耗以动态功耗为主，因此设计者更多追求的如何保证芯片性能以满足应用需求，并且减小芯片面积来降低制造成本。CMOS工艺水平不断提高，器件工艺尺寸不断缩小，芯片集成度和速度不断提高，硬件性能需求不再成为系统瓶颈。同时伴随着物联网、可穿戴设备、植入式生物芯片等应用的兴起，普通工艺制造流程生产的芯片就可以满足，甚至高于系统的性能需求。然而这些设备共同的特点都是使用电池供电作为电源供应，即使电池可循环使用，但要延长设备单次使用周期就必须降低设备功耗，因此功耗成为IC设计中除了性能、面积等因素外必须考虑的重要问题。
处理器作为系统的核心部件，对整个系统的功耗有决定性的作用。经典的五级流水处理器主要包含取指、译码、执行、访存、写回、流水线控制、直通以及流水寄存器模块。在处理器运行过程中，不同执行阶段间的流水线寄存器消耗的能量最多，其次是通用寄存器和乘法除法单元。因此为了提高处理器的执行效率，本发明采用了基于软件控制的可变处理器架构技术实现动态的电路开通关断，进而降低处理器功耗。
发明内容
本发明的目的是提供一种多模式动态可切换架构低功耗处理器，解决了现有技术中存在的处理器执行效率低、功耗大的问题。
本发明所采用的技术方案是，一种多模式动态可切换架构低功耗处理器，包括依次设置的取指模块、译码模块、执行模块、访存模块、写回模块，每相邻两个模块之间均依次设置连接有流水寄存器模块和选择模块，四个流水寄存器模块均与流水线控制模块连接，流水线控制模块还分别与译码模块、执行模块的输出端及取指模块的输入端连接，流水线控制模块还与直通模块连接，其中，位于译码模块、执行模块、访存模块、写回模块之间的流水寄存器模块以及选择模块也均与直通模块连接。
本发明的特点还在于，
取指模块在指令存储器中取出指令；
译码模块将指令进行分割，根据分割出的指令功能码以及操作码判断具体执行哪种操作；
执行模块包含整型指令单元、跳转指令单元、访存指令单元、乘法指令单元以及除法指令单元，在相应单元执行相应操作；执行模块后，若为访存指令，则数据传向访存模块，并在访存模块中的数据存储器中进行读写操作以及相应数据的字对齐操作，否则数据直接传向写回模块；
写回模块会将要写回的数据写入译码模块的通用寄存器中；
直通模块和流水线控制模块的功能是解决流水级之间的结构冲突、数据冲突和控制冲突；
流水寄存器起间隔各模块的作用；
选择模块用于选择传入下一模块的数据，其输入有两个，一个是上一模块的输出，另一个是从上一模块输出到流水寄存器的数据，根据控制信号判断传入下一模块的数据。
译码模块包含32个通用寄存器，32个通用寄存器被划分为两组，即必要寄存器堆和可关断寄存器堆，两组寄存器堆各包含16个寄存器，其中可关断寄存器堆包含部分存储函数参数、临时变量和保存变量的通用寄存器。
可关断寄存器堆、四个流水寄存器以及执行模块中的乘除法单元中设置有电源开关，使其能够根据对应控制信号的值进行模块关断，从而实现处理器四种模式的动态切换。
取指模块、译码模块、执行模块、访存模块、写回模块之间的数据流有两条，其中一条数据流的路径为：取指模块→译码模块→执行模块→访存模块→写回模块→通用寄存器，另一条数据流的路径为：取指模块→流水寄存器→译码模块→流水寄存器→执行模块→流水寄存器→访存模块→流水寄存器→写回模块→通用寄存器。
本发明的有益效果是,在降低处理器功耗的同时，处理器可以根据不同的应用场合进行四种工作模式的动态切换。根据指令执行过程对其进行模块划分，即取指模块、译码模块、执行模块、访存模块、写回模块、四个流水寄存器模块、直通模块以及流水线控制模块。将译码模块的寄存器堆划分为两组，必要寄存器堆和可关断寄存器堆。两组寄存器堆各包含16个寄存器。其中可关断寄存器堆包含存部分存储函数参数、临时变量和保存变量的通用寄存器，因为这三类寄存器数量多，且在运行加载密集型程序时只会用到少部分，必要寄存器堆中包含其余通用寄存器。然后在此基础上，利用电源门控技术，对四个流水寄存器、可关断寄存器堆、乘除法单元插入电源开关，使其可以根据对应控制信号的值进行模块关断，从而可以实现处理器四种模式的动态切换。
附图说明
图1是本发明多模式动态可切换低功耗处理器的结构框图；
图2是本发明中Power Switch模块的结构框图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明一种多模式动态可切换架构低功耗处理器，结构框图如图1所示，包括依次设置的取指模块、译码模块、执行模块、访存模块、写回模块，每相邻两个模块之间均依次设置连接有流水寄存器模块和选择模块，四个流水寄存器模块均与流水线控制模块连接，流水线控制模块还分别与译码模块、执行模块的输出端及取指模块的输入端连接，流水线控制模块还与直通模块连接，其中，位于译码模块、执行模块、访存模块、写回模块之间的流水寄存器模块以及选择模块也均与直通模块连接。
其中，取指模块在指令存储器中取出指令；译码模块将指令进行分割，根据分割出的指令功能码以及操作码判断具体执行哪种操作；执行模块包含整型指令单元、跳转指令单元、访存指令单元、乘法指令单元以及除法指令单元，在相应单元执行相应操作；执行模块后，若为访存指令，则数据传向访存模块，并在访存模块中的数据存储器中进行读写操作以及相应数据的字对齐操作，否则数据直接传向写回模块；写回模块会将要写回的数据写入译码模块的通用寄存器中；直通模块和流水线控制模块的功能是解决流水级之间的结构冲突、数据冲突和控制冲突；流水寄存器起间隔各模块的作用；选择模块用于选择传入下一模块的数据，其输入有两个，一个是上一模块的输出，另一个是从上一模块输出到流水寄存器的数据，根据控制信号判断传入下一模块的数据。
译码模块包含32个通用寄存器，32个通用寄存器被划分为两组，即必要寄存器堆和可关断寄存器堆，两组寄存器堆各包含16个寄存器，其中可关断寄存器堆包含部分存储函数参数、临时变量和保存变量的通用寄存器。
可关断寄存器堆、四个流水寄存器以及执行模块中的乘除法单元中设置有电源开关，使其能够根据对应控制信号的值进行模块关断，从而实现处理器四种模式的动态切换。
取指模块、译码模块、执行模块、访存模块、写回模块之间的数据流有两条，其中一条数据流的路径为：取指模块→译码模块→执行模块→访存模块→写回模块→通用寄存器，另一条数据流的路径为：取指模块→流水寄存器→译码模块→流水寄存器→执行模块→流水寄存器→访存模块→流水寄存器→写回模块→通用寄存器。
处理器在设计过程中往往以更高的性能为设计目标，但是在很多应用场景中，处理器执行的操作非常简单，不需要很高的性能，此时处理器始终以高性能模式运行是非常低效的，故本发明基于五级流水处理器的功耗特性，针对流水寄存器、部分通用寄存器和乘除法单元的关断设计。相较于经典五级流水处理器的架构，本发明中将处理器译码模块的32个通用寄存器分为两组，必要寄存器堆和可关断寄存器堆；各级之间有两路数据流，并在各级之间加入了选择单元，来选择数据流。处理器可以工作在四种不同的架构下，这四种模式均采用了硬件复用的方式，避免了额外的面积、功耗等硬件开销。本发明能够根据应用情景对设备处理器的不同需求，在四种模式之间进行切换。模式一到模式四性能、功耗依次降低。
这四种模式如下：
模式一是五级流水处理器，是一种高性能的设计，主要运用于对频率要求较高的应用。
模式二是无流水处理器，在模式一的基础上关闭流水寄存器，这样就降低了流水寄存器的功耗，模式二是一种高性能低功耗的设计，主要运用于对频率要求不高对功耗要求比较高的应用。
模式三是在模式二的基础上动态关断乘除法单元的无流水处理器，是一种高性能超低功耗的设计，主要运用于乘除法指令较少的操作；
模式四同样是无流水结构的处理器，在此基础上关断乘除法单元以及可关断寄存器堆，模式四是一种超低功耗的处理器，主要运用于一些如数据采集等加载密集型操作。
表1是本发明中四种模式的控制信号，其中，变量(S1 S0)的值代表四种不同模式，LpEn代表是否关断流水寄存器，MultEn和DivEn分别表示是否开通乘法或除法单元，Rf16En表示是否关断译码模块中的可关断寄存器堆。模式一所有模块均开通；模式二LpEn为1，表示关断流水寄存器模块，其余模块均开通；模式三LpEn为1，MultEn、DivEn取决于译码模块输出的DeMultEn、DeDivEn的值，值为1则开通；模式四中，流水寄存器、可关断寄存器堆、乘除法单元均关断。
表1本发明中四种模式的控制信号
S1 S0 LpEn DivEn MultEn Rf16En
模式一 0 0 0 1 1 0
模式二 0 1 1 1 1 0
模式三 1 0 1 DeDivEn DeMultEn 0
模式四 1 1 1 0 0 1
图1为本发明的系统框图，主要包含四个部分：五级流水处理器，控制信号LpEn、Rf16En、MultEn、DivEn，七个电源开关以及四个选择单元。各部分的功能如下：
五级流水处理器：该设计与之前进行功耗分析的五级流水处理器区别主要有以下三处：1)本发明中将译码模块的32个通用寄存器按功能和使用频率分为了必要寄存器堆和可关断寄存器堆；2)该处理器中各模块之间的数据流有两条：一条的路径是取指→译码→执行→访存→写回→通用寄存器，另一条是取指→取指和译码模块之间的流水寄存器→译码→译码和执行模块之间的流水寄存器→执行→执行和访存模块之间的流水寄存器→访存→访存和写回模块之间的流水寄存器→写回→通用寄存器；3)在译码模块加入了判断逻辑，根据模式的不同判断出MultEn和DivEn的值。
控制信号：LpEn控制的是流水寄存器的开关，LpEn为1时，关断流水寄存器，反之开通；Rf16En控制的是可关断寄存器堆的开关，Rf16En为1则关断；MultEn、DivEn分别控制乘除法单元的开关，为1则开通。
电源开关：表示是否给相应模块供电。
选择单元：用于选择传入下一模块的数据，其输入有两个，一个是上一模块的输出，另一个是从上一模块输出到流水寄存器的数据，控制信号是LpEn。若LpEn为1，则关闭流水寄存器，数据直接传入下一模块；反之，数据经过一个时钟周期后传到流水寄存器，进而输入到下一个模块中。
图2是本发明中电源开关模块的结构图，采用的是电源门控技术中的片内关断方式，给需要关断的单元设置相应的电压域，并通过相应模块的控制信号来判断相应模块是否通电。优点是关断灵活度高，并且关断恢复响应时间短。给待关断模块设置单独的电压域，对其插入电源门控开关，并设置1个控制信号En来控制该电源门控开关的开通和关断。En的值为0时，电源开关开通；否则，电源开关关断。为防止该模块关断后输出不定态，需在输出端插入隔离单元，En值为0时，隔离单元向后级电路传输模块输出的数据；否则，隔离单元输出0。
表2反映了高性能模式(模式一)和低功耗模式(模式二)以及超低功耗模式(模式三、模式四)切换时的软硬件执行步骤。以监控设备为例，为实现两种模式的切换，必须实现软件和硬件的协调。
表2模式一模式二以及模式三、模式四切换时的软硬件执行步骤
本发明一种多模式动态可切换架构低功耗处理器，工作原理如下：
首先初始化系统，包括32个通用寄存器，当设备开启时，处理器设置为模式二；
初始化后，执行模式转换程序，将处理器切换到超低功耗模式。通过软件将(S1S0)值设置为10或11，若(S1 S0)为10，则动态关断乘除法单元的电源；若(S1 S0)为11，则关断乘除法单元以及可关断寄存器堆的电源。此时关断模块隔离单元输出为0；
然后处理器在超低功耗模式进行数据采集操作；
收集一定数量的数据后，设备需要处理数据。处理器从超低功耗模式切换到高性能。首先通过软件将(S1 S0)值设置为00，然后打开已经关断模块的电源。
最后处理器在高性能模式下进行数据处理。
表3反映了模式二、模式三以及模式四切换时的软硬件执行步骤。
表3模式二、模式三以及模式四切换时的软硬件执行步骤
以CNN图像分类为例，步骤如下：
首先初始化系统，包括32个通用寄存器。当设备开启时，处理器设置为模式二；
初始化后，执行模式转换程序，将处理器切换到模式四。通过软件将(S1 S0)值设置为11，关断乘除法单元以及可关断寄存器堆的电源，此时关断模块隔离单元输出为0；
然后处理器在模式四下进行数据采集操作；
收集一定数量的数据后，需要进行图像分类，首先是卷积操作。处理器从模式四切换到模式二。首先通过软件将(S1 S0)值设置为01，然后打开乘除法单元以及可关断寄存器堆的电源；
处理器在模式二下进行卷积操作；
接着需要进行的是激活操作。处理器从模式二切换到模式三。首先通过软件将(S1S0)值设置为10，然后根据译码结果动态关断乘除法单元的电源。
最后处理器在模式三下进行激活操作。

Claims (5)

1.一种多模式动态可切换架构低功耗处理器，其特征在于，包括依次设置的取指模块、译码模块、执行模块、访存模块、写回模块，每相邻两个模块之间均依次设置连接有流水寄存器模块和选择模块，四个流水寄存器模块均与流水线控制模块连接，流水线控制模块还分别与译码模块、执行模块的输出端及取指模块的输入端连接，流水线控制模块还与直通模块连接，其中，位于译码模块、执行模块、访存模块、写回模块之间的流水寄存器模块以及选择模块也均与直通模块连接。
2.根据权利要求1所述的一种多模式动态可切换架构低功耗处理器，其特征在于，所述取指模块在指令存储器中取出指令；
译码模块将指令进行分割，根据分割出的指令功能码以及操作码判断具体执行哪种操作；
执行模块包含整型指令单元、跳转指令单元、访存指令单元、乘法指令单元以及除法指令单元，在相应单元执行相应操作；执行模块后，若为访存指令，则数据传向访存模块，并在访存模块中的数据存储器中进行读写操作以及相应数据的字对齐操作，否则数据直接传向写回模块；
写回模块会将要写回的数据写入译码模块的通用寄存器中；
直通模块和流水线控制模块的功能是解决流水级之间的结构冲突、数据冲突和控制冲突；
流水寄存器起间隔各模块的作用；
选择模块用于选择传入下一模块的数据，其输入有两个，一个是上一模块的输出，另一个是从上一模块输出到流水寄存器的数据，根据控制信号判断传入下一模块的数据。
3.根据权利要求2所述的一种多模式动态可切换架构低功耗处理器，其特征在于，所述译码模块包含32个通用寄存器，32个通用寄存器被划分为两组，即必要寄存器堆和可关断寄存器堆，两组寄存器堆各包含16个寄存器，其中可关断寄存器堆包含部分存储函数参数、临时变量和保存变量的通用寄存器。
4.根据权利要求2所述的一种多模式动态可切换架构低功耗处理器，其特征在于，所述可关断寄存器堆、四个流水寄存器以及执行模块中的乘除法单元中设置有电源开关，使其能够根据对应控制信号的值进行模块关断，从而实现处理器四种模式的动态切换。
5.根据权利要求2所述的一种多模式动态可切换架构低功耗处理器，其特征在于，所述取指模块、译码模块、执行模块、访存模块、写回模块之间的数据流有两条，其中一条数据流的路径为：取指模块→译码模块→执行模块→访存模块→写回模块→通用寄存器，另一条数据流的路径为：取指模块→流水寄存器→译码模块→流水寄存器→执行模块→流水寄存器→访存模块→流水寄存器→写回模块→通用寄存器。
CN201910140502.7A 2019-02-26 2019-02-26 一种多模式动态可切换架构低功耗处理器 Active CN109933372B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910140502.7A CN109933372B (zh) 2019-02-26 2019-02-26 一种多模式动态可切换架构低功耗处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910140502.7A CN109933372B (zh) 2019-02-26 2019-02-26 一种多模式动态可切换架构低功耗处理器

Publications (2)

Publication Number Publication Date
CN109933372A true CN109933372A (zh) 2019-06-25
CN109933372B CN109933372B (zh) 2022-12-09

Family

ID=66985951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910140502.7A Active CN109933372B (zh) 2019-02-26 2019-02-26 一种多模式动态可切换架构低功耗处理器

Country Status (1)

Country Link
CN (1) CN109933372B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609601A (zh) * 2019-08-26 2019-12-24 西安理工大学 一种低功耗的处理器寄存器堆控制方法
CN112486312A (zh) * 2020-11-19 2021-03-12 杭州电子科技大学 一种低功耗的处理器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744401A (ja) * 1993-08-03 1995-02-14 Hitachi Ltd 論理集積回路およびそのデータ処理システム
EP1050800A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA A pipelined execution unit
CN1564125A (zh) * 2004-04-09 2005-01-12 哈尔滨工业大学 一种基于cordic单元的阵列式可重构dsp引擎芯片结构
CN102253708A (zh) * 2011-08-01 2011-11-23 北京科技大学 一种微处理器硬件多线程动态变频控制装置及其应用方法
CN103150146A (zh) * 2013-01-31 2013-06-12 西安电子科技大学 基于可扩展处理器架构的专用指令集处理器及其实现方法
CN104639314A (zh) * 2014-12-31 2015-05-20 深圳先进技术研究院 基于aes加密/解密算法的装置和流水控制方法
CN104951283A (zh) * 2015-06-05 2015-09-30 中国航天科技集团公司第九研究院第七七一研究所 一种risc处理器的浮点处理单元集成电路及方法
WO2017088458A1 (zh) * 2015-11-24 2017-06-01 中国科学院计算技术研究所 流水级运算装置、数据处理方法及片上网络芯片
CN108287730A (zh) * 2018-03-14 2018-07-17 武汉市聚芯微电子有限责任公司 一种处理器流水线结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744401A (ja) * 1993-08-03 1995-02-14 Hitachi Ltd 論理集積回路およびそのデータ処理システム
EP1050800A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA A pipelined execution unit
CN1564125A (zh) * 2004-04-09 2005-01-12 哈尔滨工业大学 一种基于cordic单元的阵列式可重构dsp引擎芯片结构
CN102253708A (zh) * 2011-08-01 2011-11-23 北京科技大学 一种微处理器硬件多线程动态变频控制装置及其应用方法
CN103150146A (zh) * 2013-01-31 2013-06-12 西安电子科技大学 基于可扩展处理器架构的专用指令集处理器及其实现方法
CN104639314A (zh) * 2014-12-31 2015-05-20 深圳先进技术研究院 基于aes加密/解密算法的装置和流水控制方法
CN104951283A (zh) * 2015-06-05 2015-09-30 中国航天科技集团公司第九研究院第七七一研究所 一种risc处理器的浮点处理单元集成电路及方法
WO2017088458A1 (zh) * 2015-11-24 2017-06-01 中国科学院计算技术研究所 流水级运算装置、数据处理方法及片上网络芯片
CN108287730A (zh) * 2018-03-14 2018-07-17 武汉市聚芯微电子有限责任公司 一种处理器流水线结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MEGALINGAM R K ET AL: "Low Power Single Core CPU for a Dual Core Microcontroller", 《 EMERGING TRENDS IN ENGINEERING AND TECHNOLOGY》 *
夏军: "32位RISC微处理器设计研究", 《中国优秀硕士学位论文全文数据库》 *
郝松: "多核处理器降低功耗技术综述", 《计算机科学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609601A (zh) * 2019-08-26 2019-12-24 西安理工大学 一种低功耗的处理器寄存器堆控制方法
CN112486312A (zh) * 2020-11-19 2021-03-12 杭州电子科技大学 一种低功耗的处理器

Also Published As

Publication number Publication date
CN109933372B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US8209653B2 (en) Router
US20220138138A1 (en) Network-on-chip data processing method and device
US20100325452A1 (en) Automatic clock-gating insertion and propagation technique
CN112580792B (zh) 一种神经网络多核张量处理器
CN102253921A (zh) 一种动态可重构处理器
CN109933372A (zh) 一种多模式动态可切换架构低功耗处理器
CN108874730B (zh) 一种数据处理器及数据处理方法
Lari et al. Hierarchical power management for adaptive tightly-coupled processor arrays
CN109948200B (zh) 一种细粒度控制电源供应的低功耗处理器
CN111079908A (zh) 片上网络数据处理方法、存储介质、计算机设备和装置
CN105589679A (zh) 用于共享处理器过程上下文的寄存器堆组织
CN101689851A (zh) 逻辑状态捕捉电路
CN102298568B (zh) 一种动态可重构阵列的配置信息切换方法及装置
Fanni et al. Hardware design methodology using lightweight dataflow and its integration with low power techniques
CN110609601A (zh) 一种低功耗的处理器寄存器堆控制方法
CN102129495B (zh) 一种降低可重构算子阵列结构功耗的方法
CN105676995B (zh) 一种实现三维测量芯片低功耗的方法
CN106708780A (zh) 面向simt架构统一染色阵列的低复杂度分支处理电路
Cao et al. Mixed synchronous/asynchronous state memory for low power FSM design
US7404048B2 (en) Inter-cluster communication module using the memory access network
Bai et al. An OpenCL-based FPGA accelerator with the Winograd’s minimal filtering algorithm for convolution neuron networks
CN111078624B (zh) 片上网络处理系统和片上网络数据处理方法
CN111078625B (zh) 片上网络处理系统和片上网络数据处理方法
CN111078623B (zh) 片上网络处理系统和片上网络数据处理方法
Dutta et al. A design study of a 0.25-/spl mu/m video signal processor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant