CN109933118A - 通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法 - Google Patents

通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法 Download PDF

Info

Publication number
CN109933118A
CN109933118A CN201910301009.9A CN201910301009A CN109933118A CN 109933118 A CN109933118 A CN 109933118A CN 201910301009 A CN201910301009 A CN 201910301009A CN 109933118 A CN109933118 A CN 109933118A
Authority
CN
China
Prior art keywords
ref
voltage
power supply
sampling
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910301009.9A
Other languages
English (en)
Inventor
李征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd.
Original Assignee
Nanjing Nengxin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Nengxin Semiconductor Co Ltd filed Critical Nanjing Nengxin Semiconductor Co Ltd
Priority to CN201910301009.9A priority Critical patent/CN109933118A/zh
Publication of CN109933118A publication Critical patent/CN109933118A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法,包括低压差线性稳压器、稳压器、比较器、电源电压采样电路以及开关管,电源电压采样电路输出端与比较器正极连接。从稳压器生成的参考电压(VREF)通过一个开关管生成另一个采样参考电压(VREF_SH),并与比较器负极连接。周期性的打开这两个电压之间的开关管,导通时,VREF给VREF_SH的电容充电,关断时,VREF_SH的电容保持充好的电压,以使这两个电压在稳定状态下一样。这样的方式,可以在大部分时间内切断电源VIN与VREF_SH之间的耦合,以避免电源的快速变化对VREF_SH造成影响,提高电源抑制比效果明显。

Description

通过采样和保持电路提高参考电位的电源纹波抑制比电路及 其控制方法
技术领域
本发明涉及电子元器件、半导体、集成电路,尤其涉及一种通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法。
背景技术
电源抑制比(power supply rejection ratio, PSRR)是一个经常在放大器或稳压器的规格书出现的参数,用来描述某一设备对来自电源的噪声的抑制能力。电源抑制比的定义是电源电压变化导致设备输出的电压相应变化的比例,参见以下公式。
理想的情况下PSRR是无限大,也就是说无论电源的噪声多大,输出没有任何变化。
在过压保护电路(Over Voltage Protection)中,对电源抑制比的要求很高。过压保护电路的原理是通过采样电阻,取得输入电压的信息,并与稳压器(通常为Bandgap)输出的参考电压比较。当检测到采样的输入电压大于参考电压时,做出相应的响应。由于稳压器的电源就是输入电压,导致输入电压既是检测信号,也是电源。这种情况下,假如电源抑制比不好,会出现参考电压随着电源的变化而变化。例如:参考电压时1.2V,采样电压的比例是0.2。当电源是5V时,采样电压是1V,低于参考电压,电路正常工作。当电源上升到6V时,采样电压上升到1.2V,达到参考电压时,电路就会做出响应。但是,由于电源抑制比太差,在电源上升到6V的过程中,参考电压也变化了,假设增加到1.3V。那参考电压仍然高于采样电压,电路就不会做出响应。所以,应当做出响应的时候,而没有,从而导致电路行为发生错误。
有很多方法可以提高稳压器的电源抑制比,例如:在稳压器和电源之间增加一个低压差线性稳压器LDO(Low Dropout Regulator)。但是大部分方法都局限于小信号的应用。在过压保护的应用中,电源的变化可以是在10V/us,这已经不再是小信号。这些方法对于减小电源抑制比效果不是很明显。
发明内容
针对上述问题,本发明的目的是提供一种通过采样和保持电路提高参考电位的电源纹波抑制比电路,以减小电源抑制比效果。
本发明的技术方案如下:
包括低压差线性稳压器、稳压器、比较器、电源电压采样电路,电源电压采样电路由两个串联的电阻R1、R2构成;
所述低压差线性稳压器与VIN连接,生成内部电源VDD,所述稳压器和所述比较器使用所述低压差线性稳压器的输出VDD作为电源,并分别与之相连接,所述电源电压采样电路中的所述电阻R1、R2以串联的方式连接于所述VIN和地之间,用于采集所述VIN的电压信息,所述电源电压采样电路输出端与所述比较器正极连接。
进一步地,还包括开关管,所述开关管的源极和漏极(或者漏极和源极)分别连接所述稳压器的输出VREF和所述比较器的负极,所述比较器的负极并接有接地的电容C。
进一步地,通过采样和保持方法达到高电源抑制比。从所述稳压器生成的参考电压(VREF)通过采样和保持方法,生成另一个采样参考电压(VREF_SH),采样和保持是通过周期性的打开这两个电压之间的所述开关管实现;
在过压保护电路里,所述电源采样电压和所述采样参考电压作为正负输入,进入到所述比较器,并判断电源变化是否在允许范围之内。
进一步地,当所述开关管导通时,所述参考电压(VREF)给所述采样参考电压(VREF_SH)的电容C充电,关断时,所述采样参考电压(VREF_SH)的所述电容C保持充好的电压,所述参考电压(VREF)和所述采样参考电压(VREF_SH)在稳定状态下保持一样;
当所述开关管关断时,所述采样参考电压(VREF_SH)与所述电源之间的路径全部切断,这时所述电源发生的变化没有任何路径可以耦合到所述采样参考电压(VREF_SH),从而导致电源抑制比理论上达到无限大;
所述采样和保持方法通过所述开关管周期性的导通和关断来实现,导通关断时间的比例,也就是占空比,可以是任何值,但是更小的所述占空比会更有利于提高电源抑制比。
进一步地,所述参考电压(VREF)是恒定电压,保证所述参考电压(VREF)与所述采样参考电压(VREF_SH)在稳态下相同不需要长时间的采样;
采样的所述占空比只需要保证所述参考电压(VREF_SH)节点上的漏电不会导致所述采样参考电压(VREF_SH)产生太大的偏差。
本发明的有益效果是,采用了上述技术方案,从稳压器生成的参考电压(VREF)生成另一个采样参考电压(VREF_SH),并周期性的打开这两个电压之间的开关管,导通时,VREF给VREF_SH的电容充电,关断时,VREF_SH的电容保持充好的电压,以使这两个电压在稳定状态下一样;电源采样电压和采样参考电压作为正负输入,进入到比较器;当电源快速变化,VREF_SH不会受到影响,从而可以通过与VIN采样电压精准的比较,以判断电源变化是否超出范围。
附图说明
本发明的上述内容与其它目的、特性及优点将结合下面的附图进行详细说明,其中相同组件用相同符号来表示。
图1为本发明的电路图。
图2本发明所开关管周期性的导通通过调整开关管的占空比波形示意图。
图3本发明电源纹波抑制比电路的控制方法流程图。
具体实施方式
下面详细描述本发明的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1所示,通过采样和保持电路提高参考电位的电源纹波抑制比电路,包括低压差线性稳压器、稳压器、比较器、电源电压采样电路。低压差线性稳压器与VIN连接,生成内部电源VDD。稳压器和比较器使用低压差线性稳压器的输出VDD作为电源,并与之相连接。电源电压采样电路中的电阻R1、R2以串联的方式连接于VIN和地之间,用于采集VIN的电压信息,电源电压采样电路输出端与比较器正极连接。开关管的源极和漏极(或者漏极和源极)分别连接稳压器的输出VREF和比较器的负极。比较器的负极并接有接地的电容C。
如图2,图3所示,为本发明所开关管周期性的导通通过调整开关管的占空比波形示意图和控制流程图,本发明通过采样和保持方法达到高电源抑制比。从稳压器生成的参考电压(VREF)通过采样和保持方法,生成另一个采样参考电压(VREF_SH)。采样和保持是通过周期性的打开这两个电压之间的开关管实现。在过压保护电路里,电源采样电压和采样参考电压作为正负输入,进入到比较器,并判断电源变化是否在允许范围之内。
导通时,VREF给VREF_SH的电容C充电,关断时,VREF_SH的电容C保持充好的电压。所以这两个电压在稳定状态下一样,尤其在关断时,VREF_SH与电源之间的路径全部切断,如果这时电源发生变化,电源的变化没有任何路径可以耦合到VREF_SH。所以,电源抑制比理论上达到无限大,可是这一切的先提条件是开关关断。采样和保持电路需要开关周期性的导通,这样的矛盾,可以通过调整开关的占空比,也就是导通时间TON关断时间TOFF比来解决。
由于VREF是恒定电压,保证VREF与VREF_SH在稳态下相同不需要长时间的采样。采样的占空比只需要保证VREF_SH节点上的漏电不会导致VREF_SH产生太大的偏差。
例如:VREF_SH的漏电只来自于保持电容C和比较器输入级MOSFET的栅极。漏电大约是1fA/um2。假设采样电容1pF,比较器输入级MOSFET要保证小于5mV(±3倍标准差)输入失调电压。需要的面积大约是1000um2,对应的漏电是1fA/um2 * 1000um2 = 1pA。1.2V的VREF_SH产生1mV的偏差,需要的时间是
ΔTOFF = 1pF * 1mV / 1pA = 1ms
而补充回这1mV的偏差所需要的时间是由开关的导通电阻于保持电容形成的RC时间常数来决定。假设开关的导通电阻是1kΩ,需要5倍时间常数可以补充回1mV的99.3%,
ΔTON = 5 * 1kΩ * 1pF = 5ns
因此,开关的占空比约为
D = ΔTON / (ΔTON + ΔTOFF) = 5ns / (5ns + 1ms) ≈0.0005%
这相当于,只有5ppm(Parts-Per-Million,或者百万分之)的概率,电源的变化会对VREF_SH产生影响。
即使概率如此之低,但还是有发生的可能。假如发生了,对VREF_SH会产生多大的影响呢,在10V/us的变化速度下,5ns内变化50mV。在该频率下,以30dB的电源抑制比计算,VREF_SH只会出现约1.5mV的变化,对于过压保护电路准确性的影响微乎其微。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
本发明并不受限于上述说明,而是可允许种种修饰及变化,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。

Claims (5)

1.通过采样和保持电路提高参考电位的电源纹波抑制比电路,包括低压差线性稳压器、稳压器、比较器、电源电压采样电路,电源电压采样电路由两个串联的电阻R1、R2构成;
所述低压差线性稳压器与VIN连接,生成内部电源VDD,所述稳压器和所述比较器使用所述低压差线性稳压器的输出VDD作为电源,并分别与之相连接,所述电源电压采样电路中的所述电阻R1、R2以串联的方式连接于所述VIN和地之间,用于采集所述VIN的电压信息,所述电源电压采样电路输出端与所述比较器正极连接。
2.根据权利要求1所述的通过采样和保持电路提高参考电位的电源纹波抑制比电路,其特征在于,还包括开关管,所述开关管的源极和漏极(或者漏极和源极)分别连接所述稳压器的输出VREF和所述比较器的负极,所述比较器的负极并接有接地的电容C。
3.通过采样和保持电路提高参考电位的电源纹波抑制比电路的控制方法,其特征在于,通过采样和保持方法达到高电源抑制比;
从所述稳压器生成的参考电压(VREF)通过采样和保持方法,生成另一个采样参考电压(VREF_SH),采样和保持是通过周期性的打开这两个电压之间的所述开关管实现;
在过压保护电路里,所述电源采样电压和所述采样参考电压作为正负输入,进入到所述比较器,并判断电源变化是否在允许范围之内。
4.根据权利要求3所述的通过采样和保持电路提高参考电位的电源纹波抑制比电路的控制方法,其特征在于,
当所述开关管导通时,所述参考电压(VREF)给所述采样参考电压(VREF_SH)的电容C充电,关断时,所述采样参考电压(VREF_SH)的所述电容C保持充好的电压,所述参考电压(VREF)和所述采样参考电压(VREF_SH)在稳定状态下保持一样;
当所述开关管关断时,所述采样参考电压(VREF_SH)与所述电源之间的路径全部切断,这时所述电源发生的变化没有任何路径可以耦合到所述采样参考电压(VREF_SH),从而导致电源抑制比理论上达到无限大;
所述采样和保持方法通过所述开关管周期性的导通和关断来实现,导通关断时间的比例,也就是占空比,可以是任何值,但是更小的所述占空比会更有利于提高电源抑制比。
5.根据权利要求3所述的通过采样和保持电路提高参考电位的电源纹波抑制比电路的控制方法,其特征在于,
所述参考电压(VREF)是恒定电压,保证所述参考电压(VREF)与所述采样参考电压(VREF_SH)在稳态下相同不需要长时间的采样;
采样的所述占空比只需要保证所述参考电压(VREF_SH)节点上的漏电不会导致所述采样参考电压(VREF_SH)产生太大的偏差。
CN201910301009.9A 2019-04-15 2019-04-15 通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法 Pending CN109933118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910301009.9A CN109933118A (zh) 2019-04-15 2019-04-15 通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910301009.9A CN109933118A (zh) 2019-04-15 2019-04-15 通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法

Publications (1)

Publication Number Publication Date
CN109933118A true CN109933118A (zh) 2019-06-25

Family

ID=66990126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910301009.9A Pending CN109933118A (zh) 2019-04-15 2019-04-15 通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法

Country Status (1)

Country Link
CN (1) CN109933118A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286890A1 (en) * 2011-05-13 2012-11-15 Seiko Epson Corporation Temperature-compensated oscillator and electronic device
CN108153366A (zh) * 2018-02-27 2018-06-12 上海灿瑞科技股份有限公司 一种过压保护电路
CN210038591U (zh) * 2019-04-15 2020-02-07 南京能芯半导体有限公司 通过采样和保持电路提高参考电位的电源纹波抑制比电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286890A1 (en) * 2011-05-13 2012-11-15 Seiko Epson Corporation Temperature-compensated oscillator and electronic device
CN108153366A (zh) * 2018-02-27 2018-06-12 上海灿瑞科技股份有限公司 一种过压保护电路
CN210038591U (zh) * 2019-04-15 2020-02-07 南京能芯半导体有限公司 通过采样和保持电路提高参考电位的电源纹波抑制比电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
洪志良: "高速A/D变换器及其基本单元电路" *

Similar Documents

Publication Publication Date Title
US8724276B2 (en) Multi-stage overvoltage protection circuit, in particular for information-technology systems
CN114047798B (zh) 集成电路芯片内部的高精度电流检测装置
CN102497093A (zh) 一种应用于功率因数校正器中的输出过压保护电路
CN213934662U (zh) 一种无片外电容线性稳压电路
CN108809063A (zh) 一种全片内集成的驱动自举电路
CN112448568B (zh) 一种过压钳位电路
CN103078493B (zh) 一种升压电路
CN109164865A (zh) 一种过冲保护电路、线性稳压器及电源模块
CN108880252B (zh) 线性恒流电路
CN210038591U (zh) 通过采样和保持电路提高参考电位的电源纹波抑制比电路
CN109617038B (zh) 一种多量程电压采集装置的输入保护电路
CN108153366A (zh) 一种过压保护电路
CN109873398A (zh) 芯片欠压保护电路及芯片电路
CN212812090U (zh) 过压保护电路
US20120249227A1 (en) Voltage level generator circuit
CN109933118A (zh) 通过采样和保持电路提高参考电位的电源纹波抑制比电路及其控制方法
CN110858081A (zh) 一种简单有效的瞬态增强型ldo电路
US11025046B2 (en) Power switch circuit
US7612550B2 (en) Dropper type regulator
CN107979285B (zh) 一种电源转换电路
CN113036722A (zh) 电压转换装置
CN115864842A (zh) 一种光伏逆变器及三电平Boost电路
CN207965714U (zh) 一种过压保护电路
US20230036712A1 (en) Power supply circuit and field emission electron source
CN112558680B (zh) 线性调整器及其控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210506

Address after: 210008 room B401 and room b402, 4th floor, Tower B, Tengfei building, R & D Park, Jiangbei new district, Nanjing City, Jiangsu Province (Nanjing area of free trade zone)

Applicant after: NANJING RONGXIN MICROELECTRONIC Co.,Ltd.

Address before: Room 950, Takeoff Building, 88 Jiangzhao Road, Yanchuangyuan, Jiangbei New District, Nanjing City, Jiangsu Province, 210000

Applicant before: NANJING NENGXIN SEMICONDUCTOR Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220117

Address after: 213022 building 8-5, Huashan Road, Xinbei District, Changzhou City, Jiangsu Province

Applicant after: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd.

Address before: 210008 room B401 and room b402, 4th floor, Tower B, Tengfei building, R & D Park, Jiangbei new district, Nanjing City, Jiangsu Province (Nanjing area of free trade zone)

Applicant before: NANJING RONGXIN MICROELECTRONIC Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000

Applicant after: Jiangsu Yingneng Microelectronics Co.,Ltd.

Address before: 213022 building 8-5, Huashan Road, Xinbei District, Changzhou City, Jiangsu Province

Applicant before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190625