CN109901486A - 一种脉宽降压调节芯片的pg信号控制电路及电子设备 - Google Patents

Abstract

本发明公开了一种脉宽降压调节芯片的PG信号控制电路及电子设备，包括：输入信号检测电路，用于检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输入正常信号；输出信号检测电路，用于检测芯片输出的电压信号和Power Good信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输出正常信号；PG信号输出电路，用于在接收到输入正常信号和输出正常信号后生成高电平信号，否则生成低电平信号，并将自身生成的电平信号作为芯片的Power Good信号。可见，本申请避免了芯片的PG端在不满足拉高条件时出现误拉高的情况，进而使芯片所在的系统获取到正确的芯片状态。

Description

一种脉宽降压调节芯片的PG信号控制电路及电子设备

技术领域

本发明涉及降压调节领域，特别是涉及一种脉宽降压调节芯片的PG信号控制电路及电子设备。

背景技术

目前，脉宽降压调节芯片广泛应用于降压电路，其主要作用是：根据降压需求将输入电压降低一定值后输出。请参照图1，图1为现有技术中的一种脉宽降压调节芯片的引脚示意图。通常情况下，脉宽降压调节芯片在VCC端上电后，芯片的各引脚会转为受控状态，当芯片的Enable端接收到使能信号时，芯片开始进行降压调节操作(根据降压需求将芯片的输入电压降低一定值后输出)，而后芯片的PG端会输出一个Power Good信号，以告知芯片所在的系统芯片处于正常工作状态。但是，芯片可能会因一些不固定因素导致PG端在不满足拉高条件时出现误拉高的情况，从而导致芯片所在的系统对芯片的状态出现误判，进而影响一系列与芯片状态有关的后续操作。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种脉宽降压调节芯片的PG信号控制电路及电子设备，避免了芯片的PG端在不满足拉高条件时出现误拉高的情况，从而使芯片所在的系统获取到正确的芯片状态。

为解决上述技术问题，本发明提供了一种脉宽降压调节芯片的PG信号控制电路，包括：

输入信号检测电路，用于检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输入正常信号；

输出信号检测电路，用于检测所述脉宽降压调节芯片输出的电压信号和PowerGood信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输出正常信号；

PG信号输出电路，用于在接收到所述输入正常信号和所述输出正常信号后生成高电平信号，否则生成低电平信号，并将自身生成的电平信号作为所述脉宽降压调节芯片的Power Good信号。

优选地，所述输出信号检测电路包括：

输入端与所述脉宽降压调节芯片的Vout端连接的第一比较电路，用于判断所述脉宽降压调节芯片输出的电压信号是否大于预设第一基准电压，若是，则确定所述电压信号处于正常工作状态，并输出高电平信号；若否，则确定所述电压信号未处于正常工作状态，并输出低电平信号；

输入端与所述脉宽降压调节芯片的PG端连接的第二比较电路，用于判断所述脉宽降压调节芯片输出的Power Good信号是否大于预设第二基准电压，若是，则确定所述PowerGood信号处于正常工作状态，并输出高电平信号；若否，则确定所述Power Good信号未处于正常工作状态，并输出低电平信号；

第一输入端与所述第一比较电路的输出端连接、第二输入端与所述第二比较电路的输出端连接的第一与门，用于当所述电压信号和所述Power Good信号均处于正常工作状态时输出高电平信号，否则输出低电平信号。

优选地，所述第一比较电路包括第一比较器、第一电阻及第二电阻，其中：

所述第一比较器的输入正端作为所述第一比较电路的输入端，所述第一比较器的输入负端分别与所述第一电阻的第一端和所述第二电阻的第一端连接，所述第一比较器的输出端作为所述第一比较电路的输出端，所述第一比较器的电源端和所述第一电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第一比较器的接地端和所述第二电阻的第二端均接地。

优选地，所述第二比较电路包括第二比较器、第三电阻及第四电阻，其中：

所述第二比较器的输入正端作为所述第二比较电路的输入端，所述第二比较器的输入负端分别与所述第三电阻的第一端和所述第四电阻的第一端连接，所述第二比较器的输出端作为所述第二比较电路的输出端，所述第二比较器的电源端和所述第三电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第二比较器的接地端和所述第四电阻的第二端均接地。

优选地，所述输入信号检测电路包括：

输入端与所述脉宽降压调节芯片的Enable端连接的第三比较电路，用于判断所述脉宽降压调节芯片输出的使能信号是否大于预设第三基准电压，若是，则确定所述使能信号处于正常工作状态，并输出高电平信号；若否，则确定所述使能信号未处于正常工作状态，并输出低电平信号；

输入端与所述脉宽降压调节芯片的VCC端连接的第四比较电路，用于判断所述脉宽降压调节芯片输入的电源信号是否大于预设第四基准电压，若是，则确定所述电源信号处于正常工作状态，并输出高电平信号；若否，则确定所述电源信号未处于正常工作状态，并输出低电平信号；

第一输入端与所述第三比较电路的输出端连接、第二输入端与所述第四比较电路的输出端连接的第二与门，用于当所述使能信号和所述电源信号均处于正常工作状态时输出高电平信号，否则输出低电平信号。

优选地，所述第三比较电路包括第三比较器、第五电阻及第六电阻，其中：

所述第三比较器的输入正端作为所述第三比较电路的输入端，所述第三比较器的输入负端分别与所述第五电阻的第一端和所述第六电阻的第一端连接，所述第三比较器的输出端作为所述第三比较电路的输出端，所述第三比较器的电源端和所述第五电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第三比较器的接地端和所述第六电阻的第二端均接地。

优选地，所述第四比较电路包括第四比较器、第七电阻及第八电阻，其中：

所述第四比较器的输入正端作为所述第四比较电路的输入端，所述第四比较器的输入负端分别与所述第七电阻的第一端和所述第八电阻的第一端连接，所述第四比较器的输出端作为所述第四比较电路的输出端，所述第四比较器的电源端和所述第七电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第四比较器的接地端和所述第八电阻的第二端均接地。

优选地，所述PG信号输出电路包括：

第一输入端与所述第一与门的输出端连接、第二输入端与所述第二与门的输出端连接的第三与门。

为解决上述技术问题，本发明还提供了一种电子设备，包括脉宽降压调节芯片，还包括上述任一种脉宽降压调节芯片的PG信号控制电路。

本发明提供了一种脉宽降压调节芯片的PG信号控制电路，包括：输入信号检测电路，用于检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输入正常信号；输出信号检测电路，用于检测脉宽降压调节芯片输出的电压信号和Power Good信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输出正常信号；PG信号输出电路，用于在接收到输入正常信号和输出正常信号后生成高电平信号，否则生成低电平信号，并将自身生成的电平信号作为脉宽降压调节芯片的Power Good信号。

可见，本申请可检测脉宽降压调节芯片的输入信号和输出信号的状态，并在芯片的输入信号和输出信号均处于正常工作状态时，才真正拉高芯片的Power Good信号，从而避免了芯片的PG端在不满足拉高条件时出现误拉高的情况，进而使芯片所在的系统获取到正确的芯片状态。

本发明还提供了一种电子设备，与上述PG信号控制电路具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种脉宽降压调节芯片的引脚示意图；

图2为本发明实施例提供的一种脉宽降压调节芯片的PG信号控制电路的结构示意图；

图3为本发明实施例提供的一种脉宽降压调节芯片的PG信号控制电路的具体结构示意图。

具体实施方式

本发明的核心是提供一种脉宽降压调节芯片的PG信号控制电路及电子设备，避免了芯片的PG端在不满足拉高条件时出现误拉高的情况，从而使芯片所在的系统获取到正确的芯片状态。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图2，图2为本发明实施例提供的一种脉宽降压调节芯片的PG信号控制电路的结构示意图。

该脉宽降压调节芯片的PG信号控制电路包括：

输入信号检测电路1，用于检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输入正常信号；

输出信号检测电路2，用于检测脉宽降压调节芯片输出的电压信号和Power Good信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输出正常信号；

PG信号输出电路3，用于在接收到输入正常信号和输出正常信号后生成高电平信号，否则生成低电平信号，并将自身生成的电平信号作为脉宽降压调节芯片的Power Good信号。

具体地，本申请的脉宽降压调节芯片的PG信号控制电路包括输入信号检测电路1、输出信号检测电路2及PG信号输出电路3，其工作原理为：

已知在正常情况下，脉宽降压调节芯片的PG端输出Power Good信号的一系列流程为：脉宽降压调节芯片的Vin端输入一定值的电压信号，同时脉宽降压调节芯片等待VCC端上电。在脉宽降压调节芯片的VCC端上电后，脉宽降压调节芯片的各引脚会转为受控状态。当脉宽降压调节芯片的Enable端接收到使能信号时，脉宽降压调节芯片开始根据降压需求进行降压调节操作，此时脉宽降压调节芯片的Vout端会输出降压后的电压信号。在上述条件均满足的情况下，脉宽降压调节芯片的PG端会输出一个Power Good信号(即Power Good信号满足拉高条件被拉高)，以告知脉宽降压调节芯片所在的系统芯片处于正常工作状态。

基于此，为了防止脉宽降压调节芯片的Power Good信号被误拉高，本申请可检测脉宽降压调节芯片的VCC端输入的电源信号和Enable端输入的使能信号是否处于正常工作状态，且检测脉宽降压调节芯片的Vout端输出的电压信号和PG端输出的Power Good信号是否处于正常工作状态，只有在四个信号均处于正常工作状态的情况下才说明Power Good信号满足拉高条件，允许Power Good信号被拉高。

更具体地，本申请设置了分别与脉宽降压调节芯片的VCC端和Enable端连接的输入信号检测电路1，目的是由输入信号检测电路1检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，只有在二者均处于正常工作状态时，才生成输入正常信号。且本申请设置了分别与脉宽降压调节芯片的Vout端和PG端连接的输出信号检测电路2，目的是由输出信号检测电路2检测脉宽降压调节芯片输出的电压信号和Power Good信号是否处于正常工作状态，只有在二者均处于正常工作状态时，才生成输出正常信号。

本申请还设置了分别与输入信号检测电路1的输出端和输出信号检测电路2的输出端连接的PG信号输出电路3，PG信号输出电路3只有在接收到输入正常信号和输出正常信号后才生成高电平信号；否则，生成低电平信号，目的是将PG信号输出电路3生成的电平信号作为脉宽降压调节芯片的Power Good信号，从而保证Power Good信号的正常电平状态，避免了脉宽降压调节芯片的PG端在不满足拉高条件时出现误拉高的情况。

本发明提供了一种脉宽降压调节芯片的PG信号控制电路，包括：输入信号检测电路，用于检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输入正常信号；输出信号检测电路，用于检测脉宽降压调节芯片输出的电压信号和Power Good信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输出正常信号；PG信号输出电路，用于在接收到输入正常信号和输出正常信号后生成高电平信号，否则生成低电平信号，并将自身生成的电平信号作为脉宽降压调节芯片的Power Good信号。

可见，本申请可检测脉宽降压调节芯片的输入信号和输出信号的状态，并在芯片的输入信号和输出信号均处于正常工作状态时，才真正拉高芯片的Power Good信号，从而避免了芯片的PG端在不满足拉高条件时出现误拉高的情况，进而使芯片所在的系统获取到正确的芯片状态。

请参照图3，图3为本发明实施例提供的一种脉宽降压调节芯片的PG信号控制电路的具体结构示意图。该脉宽降压调节芯片的PG信号控制电路在上述实施例的基础上：

作为一种可选地实施例，输出信号检测电路2包括：

输入端与脉宽降压调节芯片的Vout端连接的第一比较电路，用于判断脉宽降压调节芯片输出的电压信号是否大于预设第一基准电压，若是，则确定电压信号处于正常工作状态，并输出高电平信号；若否，则确定电压信号未处于正常工作状态，并输出低电平信号；

输入端与脉宽降压调节芯片的PG端连接的第二比较电路，用于判断脉宽降压调节芯片输出的Power Good信号是否大于预设第二基准电压，若是，则确定Power Good信号处于正常工作状态，并输出高电平信号；若否，则确定Power Good信号未处于正常工作状态，并输出低电平信号；

第一输入端与第一比较电路的输出端连接、第二输入端与第二比较电路的输出端连接的第一与门U1，用于当电压信号和Power Good信号均处于正常工作状态时输出高电平信号，否则输出低电平信号。

需要说明的是，本申请的预设是提前设置好的，只需要设置一次，除非根据实际情况需要修改，否则不需要重新设置。

具体地，本申请的输出信号检测电路2包括第一比较电路、第二比较电路及第一与门U1，其工作原理为：

已知在脉宽降压调节芯片不工作时，脉宽降压调节芯片的Vout端不会输出电压信号；在脉宽降压调节芯片正常工作时，脉宽降压调节芯片的Vout端会输出一定值的电压信号，所以本申请提前设置一个第一基准电压，其设置原理为：当脉宽降压调节芯片的Vout端输出的电压信号大于所设第一基准电压时，认为此时的电压信号处于正常工作状态；当脉宽降压调节芯片的Vout端输出的电压信号不大于所设第一基准电压时，认为此时的电压信号未处于正常工作状态。

基于此，本申请设置与脉宽降压调节芯片的Vout端连接的第一比较电路，目的是由第一比较电路将Vout端输出的电压信号与所设第一基准电压作比较，当Vout端输出的电压信号大于所设第一基准电压时，说明此时Vout端输出的电压信号处于正常工作状态，第一比较电路会输出高电平信号；当Vout端输出的电压信号不大于所设第一基准电压时，说明此时Vout端输出的电压信号未处于正常工作状态，第一比较电路会输出低电平信号，从而可根据第一比较电路输出的高低电平信号确定Vout端输出的电压信号的状态。

同理，已知在正常情况下，当脉宽降压调节芯片不工作时，脉宽降压调节芯片的Power Good信号处于低电平状态；当脉宽降压调节芯片正常工作时，脉宽降压调节芯片的Power Good信号会被拉高，处于高电平状态，所以本申请提前设置一个第二基准电压，其设置原理为：当脉宽降压调节芯片的PG端输出的电平信号大于所设第二基准电压时，认为此时的Power Good信号处于正常工作状态(即Power Good信号被拉高)；当脉宽降压调节芯片的PG端输出的电平信号不大于所设第二基准电压时，认为此时的Power Good信号未处于正常工作状态。

基于此，本申请设置与脉宽降压调节芯片的PG端连接的第二比较电路，目的是由第二比较电路将PG端输出的电平信号与所设第二基准电压作比较，当PG端输出的电平信号大于所设第二基准电压时，说明此时PG端输出的Power Good信号处于正常工作状态，第二比较电路会输出高电平信号；当PG端输出的电平信号不大于所设第二基准电压时，说明此时PG端输出的Power Good信号未处于正常工作状态，第二比较电路会输出低电平信号，从而可根据第二比较电路输出的高低电平信号确定PG端输出的Power Good信号的状态。

综上，当第一比较电路输出高电平信号和第二比较电路输出高电平信号时，说明脉宽降压调节芯片输出的电压信号和Power Good信号均处于正常工作状态。基于此，本申请还设置分别与第一比较电路的输出端和第二比较电路的输出端连接的第一与门U1，第一与门U1的工作原理是：当第一比较电路输出高电平信号和第二比较电路输出高电平信号时，第一与门U1输出高电平信号；否则，第一与门U1输出低电平信号，从而根据第一与门U1输出的高低电平信号确定脉宽降压调节芯片输出的电压信号和Power Good信号的组合状态。

作为一种可选地实施例，第一比较电路包括第一比较器M1、第一电阻R1及第二电阻R2，其中：

第一比较器M1的输入正端作为第一比较电路的输入端，第一比较器M1的输入负端分别与第一电阻R1的第一端和第二电阻R2的第一端连接，第一比较器M1的输出端作为第一比较电路的输出端，第一比较器M1的电源端和第一电阻R1的第二端均接入脉宽降压调节芯片输入的电压信号，第一比较器M1的接地端和第二电阻R2的第二端均接地。

进一步地，本申请的第一比较电路包括第一比较器M1、第一电阻R1及第二电阻R2，其工作原理为：

第一比较器M1的输入正端接入脉宽降压调节芯片的Vout端，第一比较器M1的输入负端接入预设第一基准电压(由第一电阻R1和第二电阻R2对脉宽降压调节芯片的输入电压进行分压得到)，从而实现当Vout端输出的电压信号大于预设第一基准电压时输出高电平信号，当Vout端输出的电压信号不大于预设第一基准电压时输出低电平信号。

作为一种可选地实施例，第二比较电路包括第二比较器M2、第三电阻R3及第四电阻R4，其中：

第二比较器M2的输入正端作为第二比较电路的输入端，第二比较器M2的输入负端分别与第三电阻R3的第一端和第四电阻R4的第一端连接，第二比较器M2的输出端作为第二比较电路的输出端，第二比较器M2的电源端和第三电阻R3的第二端均接入脉宽降压调节芯片输入的电压信号，第二比较器M2的接地端和第四电阻R4的第二端均接地。

同样地，本申请的第二比较电路包括第二比较器M2、第三电阻R3及第四电阻R4，其工作原理为：

第二比较器M2的输入正端接入脉宽降压调节芯片的PG端，第二比较器M2的输入负端接入预设第二基准电压(由第三电阻R3和第四电阻R4对脉宽降压调节芯片的输入电压进行分压得到)，从而实现当PG端输出的电平信号大于预设第二基准电压时输出高电平信号，当PG端输出的电平信号不大于预设第二基准电压时输出低电平信号。

作为一种可选地实施例，输入信号检测电路1包括：

输入端与脉宽降压调节芯片的Enable端连接的第三比较电路，用于判断脉宽降压调节芯片输出的使能信号是否大于预设第三基准电压，若是，则确定使能信号处于正常工作状态，并输出高电平信号；若否，则确定使能信号未处于正常工作状态，并输出低电平信号；

输入端与脉宽降压调节芯片的VCC端连接的第四比较电路，用于判断脉宽降压调节芯片输入的电源信号是否大于预设第四基准电压，若是，则确定电源信号处于正常工作状态，并输出高电平信号；若否，则确定电源信号未处于正常工作状态，并输出低电平信号；

第一输入端与第三比较电路的输出端连接、第二输入端与第四比较电路的输出端连接的第二与门U2，用于当使能信号和电源信号均处于正常工作状态时输出高电平信号，否则输出低电平信号。

具体地，本申请的输入信号检测电路1包括第三比较电路、第四比较电路及第二与门U2，其工作原理为：

已知在脉宽降压调节芯片不工作时，脉宽降压调节芯片的Enable端的使能信号处于低电平状态；在脉宽降压调节芯片进入工作时，脉宽降压调节芯片的Enable端的使能信号处于高电平状态，所以本申请提前设置一个第三基准电压，其设置原理为：当脉宽降压调节芯片的Enable端的使能信号大于所设第三基准电压时，认为此时的使能信号处于正常工作状态；当脉宽降压调节芯片的Enable端的使能信号不大于所设第三基准电压时，认为此时的使能信号未处于正常工作状态。

基于此，本申请设置与脉宽降压调节芯片的Enable端连接的第三比较电路，目的是由第三比较电路将Enable端的使能信号与所设第三基准电压作比较，当使能信号大于所设第三基准电压时，说明此时使能信号处于正常工作状态，第三比较电路会输出高电平信号；当使能信号不大于所设第三基准电压时，说明此时使能信号未处于正常工作状态，第三比较电路会输出低电平信号，从而可根据第三比较电路输出的高低电平信号确定使能信号的状态。

同理，已知在脉宽降压调节芯片不工作时，脉宽降压调节芯片的VCC端不上电，即脉宽降压调节芯片的电源信号处于低电平状态；在脉宽降压调节芯片正常工作时，脉宽降压调节芯片的VCC端上电，即脉宽降压调节芯片的电源信号处于高电平状态，所以本申请提前设置一个第四基准电压，其设置原理为：当脉宽降压调节芯片的VCC端输入的电源信号大于所设第四基准电压时，认为此时的电源信号处于正常工作状态(即脉宽降压调节芯片上电)；当脉宽降压调节芯片的VCC端输入的电源信号不大于所设第四基准电压时，认为此时的电源信号未处于正常工作状态(即脉宽降压调节芯片未上电)。

基于此，本申请设置与脉宽降压调节芯片的VCC端连接的第四比较电路，目的是由第四比较电路将VCC端输入的电源信号与所设第四基准电压作比较，当电源信号大于所设第四基准电压时，说明此时的电源信号处于正常工作状态，第四比较电路会输出高电平信号；当电源信号不大于所设第四基准电压时，说明此时的电源信号未处于正常工作状态，第四比较电路会输出低电平信号，从而可根据第四比较电路输出的高低电平信号确定VCC端输入的电源信号的状态。

综上，当第三比较电路输出高电平信号和第四比较电路输出高电平信号时，说明脉宽降压调节芯片输入的电源信号和使能信号均处于正常工作状态。基于此，本申请还设置分别与第三比较电路的输出端和第四比较电路的输出端连接的第二与门U2，第二与门U2的工作原理是：当第三比较电路输出高电平信号和第四比较电路输出高电平信号时，第二与门U2输出高电平信号；否则，第二与门U2输出低电平信号，从而根据第二与门U2输出的高低电平信号确定脉宽降压调节芯片输入的电源信号和使能信号的组合状态。

作为一种可选地实施例，第三比较电路包括第三比较器M3、第五电阻R5及第六电阻R6，其中：

第三比较器M3的输入正端作为第三比较电路的输入端，第三比较器M3的输入负端分别与第五电阻R5的第一端和第六电阻R6的第一端连接，第三比较器M3的输出端作为第三比较电路的输出端，第三比较器M3的电源端和第五电阻R5的第二端均接入脉宽降压调节芯片输入的电压信号，第三比较器M3的接地端和第六电阻R6的第二端均接地。

进一步地，本申请的第三比较电路包括第三比较器M3、第五电阻R5及第六电阻R6，其工作原理为：

第三比较器M3的输入正端接入脉宽降压调节芯片的Enable端，第三比较器M3的输入负端接入预设第三基准电压(由第五电阻R5和第六电阻R6对脉宽降压调节芯片的输入电压进行分压得到)，从而实现当Enable端输入的使能信号大于预设第三基准电压时输出高电平信号，当Enable端输入的使能信号不大于预设第三基准电压时输出低电平信号。

作为一种可选地实施例，第四比较电路包括第四比较器M4、第七电阻R7及第八电阻R8，其中：

第四比较器M4的输入正端作为第四比较电路的输入端，第四比较器M4的输入负端分别与第七电阻R7的第一端和第八电阻R8的第一端连接，第四比较器M4的输出端作为第四比较电路的输出端，第四比较器M4的电源端和第七电阻R7的第二端均接入脉宽降压调节芯片输入的电压信号，第四比较器M4的接地端和第八电阻R8的第二端均接地。

同样地，本申请的第四比较电路包括第四比较器M4、第七电阻R7及第八电阻R8，其工作原理为：

第四比较器M4的输入正端接入脉宽降压调节芯片的VCC端，第四比较器M4的输入负端接入预设第四基准电压(由第七电阻R7和第八电阻R8对脉宽降压调节芯片的输入电压进行分压得到)，从而实现当VCC端输入的电源信号大于预设第四基准电压时输出高电平信号，当VCC端输入的电源信号不大于预设第四基准电压时输出低电平信号。

作为一种可选地实施例，PG信号输出电路3包括：

第一输入端与第一与门U1的输出端连接、第二输入端与第二与门U2的输出端连接的第三与门U3。

具体地，本申请的PG信号输出电路3具体选用分别与第一与门U1的输出端和第二与门U2的输出端连接的第三与门U3，第三与门U3的工作原理是：当第一与门U1输出高电平信号和第二与门U2输出高电平信号时，第三与门U3输出高电平信号；否则，第三与门U3输出低电平信号，从而在脉宽降压调节芯片的电源信号、使能信号、输出电压信号及Power Good信号均处于正常工作状态时才输出高电平信号(作为Power Good信号的电平状态)，从而得到更为准确的Power Good信号。

本发明还提供了一种电子设备，包括脉宽降压调节芯片，还包括上述任一种脉宽降压调节芯片的PG信号控制电路。

本发明提供的电子设备的介绍请参考上述PG信号控制电路的实施例，本发明在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种脉宽降压调节芯片的PG信号控制电路，其特征在于，包括：

输入信号检测电路，用于检测脉宽降压调节芯片输入的电源信号和使能信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输入正常信号；

输出信号检测电路，用于检测所述脉宽降压调节芯片输出的电压信号和Power Good信号是否处于正常工作状态，若二者均处于正常工作状态，则生成输出正常信号；

PG信号输出电路，用于在接收到所述输入正常信号和所述输出正常信号后生成高电平信号，否则生成低电平信号，并将自身生成的电平信号作为所述脉宽降压调节芯片的PowerGood信号。

2.如权利要求1所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述输出信号检测电路包括：

输入端与所述脉宽降压调节芯片的Vout端连接的第一比较电路，用于判断所述脉宽降压调节芯片输出的电压信号是否大于预设第一基准电压，若是，则确定所述电压信号处于正常工作状态，并输出高电平信号；若否，则确定所述电压信号未处于正常工作状态，并输出低电平信号；

输入端与所述脉宽降压调节芯片的PG端连接的第二比较电路，用于判断所述脉宽降压调节芯片输出的Power Good信号是否大于预设第二基准电压，若是，则确定所述PowerGood信号处于正常工作状态，并输出高电平信号；若否，则确定所述Power Good信号未处于正常工作状态，并输出低电平信号；

第一输入端与所述第一比较电路的输出端连接、第二输入端与所述第二比较电路的输出端连接的第一与门，用于当所述电压信号和所述Power Good信号均处于正常工作状态时输出高电平信号，否则输出低电平信号。

3.如权利要求2所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述第一比较电路包括第一比较器、第一电阻及第二电阻，其中：

所述第一比较器的输入正端作为所述第一比较电路的输入端，所述第一比较器的输入负端分别与所述第一电阻的第一端和所述第二电阻的第一端连接，所述第一比较器的输出端作为所述第一比较电路的输出端，所述第一比较器的电源端和所述第一电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第一比较器的接地端和所述第二电阻的第二端均接地。

4.如权利要求3所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述第二比较电路包括第二比较器、第三电阻及第四电阻，其中：

所述第二比较器的输入正端作为所述第二比较电路的输入端，所述第二比较器的输入负端分别与所述第三电阻的第一端和所述第四电阻的第一端连接，所述第二比较器的输出端作为所述第二比较电路的输出端，所述第二比较器的电源端和所述第三电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第二比较器的接地端和所述第四电阻的第二端均接地。

5.如权利要求2所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述输入信号检测电路包括：

输入端与所述脉宽降压调节芯片的Enable端连接的第三比较电路，用于判断所述脉宽降压调节芯片输出的使能信号是否大于预设第三基准电压，若是，则确定所述使能信号处于正常工作状态，并输出高电平信号；若否，则确定所述使能信号未处于正常工作状态，并输出低电平信号；

输入端与所述脉宽降压调节芯片的VCC端连接的第四比较电路，用于判断所述脉宽降压调节芯片输入的电源信号是否大于预设第四基准电压，若是，则确定所述电源信号处于正常工作状态，并输出高电平信号；若否，则确定所述电源信号未处于正常工作状态，并输出低电平信号；

第一输入端与所述第三比较电路的输出端连接、第二输入端与所述第四比较电路的输出端连接的第二与门，用于当所述使能信号和所述电源信号均处于正常工作状态时输出高电平信号，否则输出低电平信号。

6.如权利要求5所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述第三比较电路包括第三比较器、第五电阻及第六电阻，其中：

所述第三比较器的输入正端作为所述第三比较电路的输入端，所述第三比较器的输入负端分别与所述第五电阻的第一端和所述第六电阻的第一端连接，所述第三比较器的输出端作为所述第三比较电路的输出端，所述第三比较器的电源端和所述第五电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第三比较器的接地端和所述第六电阻的第二端均接地。

7.如权利要求6所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述第四比较电路包括第四比较器、第七电阻及第八电阻，其中：

所述第四比较器的输入正端作为所述第四比较电路的输入端，所述第四比较器的输入负端分别与所述第七电阻的第一端和所述第八电阻的第一端连接，所述第四比较器的输出端作为所述第四比较电路的输出端，所述第四比较器的电源端和所述第七电阻的第二端均接入所述脉宽降压调节芯片输入的电压信号，所述第四比较器的接地端和所述第八电阻的第二端均接地。

8.如权利要求5-7任一项所述的脉宽降压调节芯片的PG信号控制电路，其特征在于，所述PG信号输出电路包括：

第一输入端与所述第一与门的输出端连接、第二输入端与所述第二与门的输出端连接的第三与门。

9.一种电子设备，其特征在于，包括脉宽降压调节芯片，还包括如权利要求1-8任一项所述的脉宽降压调节芯片的PG信号控制电路。