CN109890193B - 一种屏蔽罩及屏蔽系统 - Google Patents

一种屏蔽罩及屏蔽系统 Download PDF

Info

Publication number
CN109890193B
CN109890193B CN201910304490.7A CN201910304490A CN109890193B CN 109890193 B CN109890193 B CN 109890193B CN 201910304490 A CN201910304490 A CN 201910304490A CN 109890193 B CN109890193 B CN 109890193B
Authority
CN
China
Prior art keywords
shielding
inner frame
radio frequency
shielding cover
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910304490.7A
Other languages
English (en)
Other versions
CN109890193A (zh
Inventor
孟德成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mobvoi Information Technology Co Ltd
Original Assignee
Mobvoi Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mobvoi Information Technology Co Ltd filed Critical Mobvoi Information Technology Co Ltd
Priority to CN201910304490.7A priority Critical patent/CN109890193B/zh
Publication of CN109890193A publication Critical patent/CN109890193A/zh
Application granted granted Critical
Publication of CN109890193B publication Critical patent/CN109890193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供了一种屏蔽罩及屏蔽系统，用于解决现有技术中CPU工作时影响射频电路部分的传导性能和辐射性能的问题。包括：屏蔽罩内框和屏蔽罩盖，其中，所述屏蔽罩内框置于印制电路板上，用于将所述印制电路板的中央处理器CPU芯片工作时产生的干扰信号导出，并隔离第一电磁场对所述CPU芯片的射频电路部分的干扰，其中，所述第一电磁场是所述干扰信号沿所述屏蔽罩内框流到地的过程中生成的电流产生的；所述屏蔽罩盖置于所述屏蔽罩内框上，用于屏蔽所述干扰信号，并减小第二电磁场对所述射频电路部分的干扰，其中，所述第二电磁场是所述干扰信号沿所述屏蔽罩盖流到地的过程中生成的电流产生的。

Description

一种屏蔽罩及屏蔽系统
技术领域
本发明涉及通信技术领域，尤其涉及一种屏蔽罩及屏蔽系统。
背景技术
随着科技的发展，人们日常生活中的很多电子产品都增加了射频功能，其中，射频功能包括蓝牙和无线保真(Wireless-Fidelity，Wi-Fi)功能，例如，增加了蓝牙和或Wi-Fi功能的空调、音响等，人们可以通过手机、平板、以及电脑等智能设备远距离或远程对其进行控制，提高人们的使用体验。
在电子设备中增加射频功能时，为了减少硬件成本，将具有射频功能的射频电路部分与数字电路部分集成在同一中央处理器(Central Processing Unit，CPU)芯片上，由于CPU芯片的工作频率很高，非常接近蓝牙和Wi-Fi的工作频率，因此，CPU芯片工作时会对蓝牙和Wi-Fi的接收性能产生较强的干扰，导致蓝牙和WIFI的射频信号变差，通信速率下降和覆盖范围下降。
现有技术中，为减小CPU芯片工作时对蓝牙和Wi-Fi的干扰，在CPU芯片上覆盖一层屏蔽罩，并在CPU芯片的屏蔽罩上做局部开孔，具体如图1所示，图1中分别展示了现有技术中屏蔽罩的开孔方式，采用图1所述的局部开孔的屏蔽罩，可以减小CPU芯片工作时在内部对射频电路部分的干扰，保持射频电路部分的传导性能，但局部开孔会导致CPU芯片工作时产生的干扰信号泄露，影响射频电路部分的辐射性能。
综上所述，如何同时减小CPU芯片工作时对射频电路部分的传导性能和辐射性能的影响，是目前需要解决的问题。
发明内容
有鉴于此，本发明提供了一种屏蔽罩及屏蔽系统，用于解决现有技术中CPU工作时影响射频芯片的传导性能和辐射性能的问题。
根据本发明实施例的第一个方面，提供了一种屏蔽罩，包括：屏蔽罩内框和屏蔽罩盖，其中，所述屏蔽罩内框置于印制电路板上，用于将所述印制电路板的中央处理器CPU芯片工作时产生的干扰信号导出，并隔离第一电磁场对所述CPU芯片的射频电路部分的干扰，其中，所述第一电磁场是所述干扰信号沿所述屏蔽罩内框流到地的过程中生成的电流产生的；所述屏蔽罩盖置于所述屏蔽罩内框上，用于屏蔽所述干扰信号，并减小第二电磁场对所述射频电路部分的干扰，其中，所述第二电磁场是所述干扰信号沿所述屏蔽罩盖流到地的过程中生成的电流产生的。
在一个实施例中，所述屏蔽罩内框上设置有至少一个第一通孔，其中，所述通孔用于导出所述干扰信号。
在一个实施例中，所述第一通孔位于所述屏蔽罩内框上与所述射频电路部分对应的位置。
在一个实施例中，所述第一通孔的大小等于所述射频电路部分的大小。
在一个实施例中，所述屏蔽罩内框上设置还有至少一个第二通孔，其中，所述第二通孔用于导出所述印制电路板的内存芯片所产生的干扰信号。
在一个实施例中，所述第二通孔位于所述屏蔽罩内框上与所述内存芯片对应的位置。
在一个实施例中，所述第二通孔的大小等于所述内存芯片的大小。
在一个实施例中，所述屏蔽罩内框的四周上每隔设定距离设置一个盲孔。
在一个实施例中，所述屏蔽罩盖上与所述盲孔对应的位置设置凸点，所述凸点用于所述屏蔽罩盖与所述屏蔽罩框接触。
在一个实施例中，所述屏蔽罩盖与所述屏蔽罩框间设置设定距离。
根据本发明实施例的第二个方面，提供了一种屏蔽系统，包括第一个方面或第一个方面任一种可能中所述的屏蔽罩、以及设置有CPU芯片与内存芯片的印制电路板，其中，所述屏蔽罩包括屏蔽罩内框和屏蔽罩盖。
在一个实施例中，所述CPU芯片包括射频电路部分和数字电路部分。
在一个实施例中，所述屏蔽罩的屏蔽罩内框通过贴片焊接在所述印制电路板上。
本发明实施例的有益效果包括：屏蔽罩内框和屏蔽罩盖，其中，所述屏蔽罩内框置于印制电路板上，用于将所述印制电路板的中央处理器CPU芯片工作时产生的干扰信号导出，并隔离第一电磁场对所述CPU芯片的射频电路部分的干扰，其中，所述第一电磁场是所述干扰信号沿所述屏蔽罩内框流到地的过程中生成的电流产生的；所述屏蔽罩盖置于所述屏蔽罩内框上，用于屏蔽所述干扰信号，并减小第二电磁场对所述射频电路部分的干扰，其中，所述第二电磁场是所述干扰信号沿所述屏蔽罩盖流到地的过程中生成的电流产生的。通过上述方法，采用屏蔽罩内框将CPU芯片工作时产生的干扰信号导出，可以减小CPU芯片工作时产生的干扰信号对射频电路部分的干扰，使所述射频电路部分具有良好的传导性能；通过屏蔽罩盖将通过屏蔽罩内框导出的干扰信号进行屏蔽，降低干扰信号对射频电路部分辐射性能的干扰，使所述射频电路部分具有良好的辐射性能，即接收性能。综上，采用上述屏蔽罩可以同时减小CPU芯片工作时对射频功能的传导性能和辐射性能的影响。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有技术中提供的一种屏蔽罩结构示意图；
图2是现有技术中提供的另一种屏蔽罩结构示意图；
图3是本发明实施例中提供的一种屏蔽罩结构示意图；
图4是本发明实施例中提供的另一种屏蔽罩结构示意图；
图5是本发明实施例中提供的一种屏蔽罩内框结构示意图；
图6是本发明实施例中提供的一种屏蔽罩结构示意图；
图7是本发明实施例中提供的另一种屏蔽罩结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，不代表顺序，也不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
现有技术中，在电子设备中增加射频功能时，为了减少硬件成本，将具有射频功能的射频电路部分与数字电路部分集成在同一中央处理器(Central Processing Unit，CPU)芯片上，并将所述CPU芯片置于印刷电路板(Printed Circuit Board，PCB)上，由于CPU芯片的工作频率很高，通常在1G-2GHz之间，非常接近蓝牙和Wi-Fi的工作频率2.4G-2.48GHz，因此，CPU芯片工作时会对蓝牙和Wi-Fi产生较强的干扰。具体的，由于数字电路部分和射频电路部分集成在同一个CPU芯片上，数字电路部分对射频电路部分的干扰存在两种情况，分别是：情况一、数字电路部分在内部干扰射频电路部分，影响射频电路部分的传导性能，其中，上述传导性能是辐射性能的基础。情况二、CPU芯片的数字部分和或射频部分工作时产生的干扰信号所产生的辐射干扰，被射频电路部分的天线接收，影响射频电路部分的辐射性能。针对情况一，将数字电路部分与射频电路部分在设计时进行物理隔离。针对情况二、在CPU芯片上增加屏蔽罩，对CPU芯片进行屏蔽。
例如，采用完整的屏蔽罩对CPU芯片进行屏蔽时，具体如图2所示，其中，所述CPU芯片也可以称为集成电路(integrated circuit，IC)，所述CPU芯片置于PCB上，CPU芯片工作时产生的干扰信号到达上述完整的屏蔽罩后，具有两种路径，分别是：路径一、上述干扰信号沿着完整的屏蔽罩流动到地，上述过程中，会在屏蔽罩产生电流，进而电流周围会产生变化的电磁场，电磁场会产生对射频电路部分产生干扰；路径二、干扰信号会被屏蔽罩多次反射，到达CPU芯片的另一端；虽然完整的屏蔽罩可以改善情况二，但是会增加CPU芯片内部对射频电路部分的干扰，降低数字电路部分与射频电路部分的隔离度。因此，现有技术中又提出了如图1所示的局部开孔的屏蔽罩，可以减小CPU芯片内部对射频电路部分的干扰，保持射频电路部分的传导性能，但局部开孔会导致CPU芯片工作时产生的干扰信号泄露，影响射频电路部分的辐射性能。
综上，如何同时减小CPU芯片工作时产生的干扰信号对射频电路部分的传导性能和辐射性能的影响，是目前需要解决的问题。
本发明提供的一种屏蔽罩，具体如图3所示，包括：屏蔽罩内框301和屏蔽罩盖302，其中，所述屏蔽罩内框置于印制电路板上，用于将所述印制电路板的中央处理器CPU芯片工作时产生的干扰信号导出，并隔离第一电磁场对所述CPU芯片的射频电路部分的干扰，其中，所述第一电磁场是所述干扰信号沿所述屏蔽罩内框流到地的过程中生成的电流产生的；所述屏蔽罩盖置于所述屏蔽罩内框上，用于屏蔽所述干扰信号，并减小第二电磁场对所述射频电路部分的干扰，其中，所述第二电磁场是所述干扰信号沿所述屏蔽罩盖流到地的过程中生成的电流产生的。
本发明实施例中，采用屏蔽罩内框将CPU芯片工作时产生的干扰信号导出，可以减小CPU芯片工作时产生的干扰信号对射频电路部分的干扰，使所述射频电路部分具有良好的传导性能；通过屏蔽罩盖将通过屏蔽罩内框导出的干扰信号进行屏蔽，降低干扰信号对射频电路部分辐射性能的干扰，使所述射频电路部分具有良好的辐射性能，即接收性能。综上，采用上述屏蔽罩可以同时减小CPU芯片工作时对射频功能的传导性能和辐射性能的影响。
在一种可能的实施例中，如图3所示，所述屏蔽罩盖与所述屏蔽罩框间设置设定距离。
在一种可能的实施例中，图3中的屏蔽罩与设置有CPU芯片与内存芯片的印制电路板共同组成一种屏蔽系统，具体如图4所示，其中，所述屏蔽罩的屏蔽罩内框通过贴片焊接在所述印制电路板上，并且屏蔽罩该覆盖了所述PCB400上的CPU芯片401与内存芯片。具体的，所述内存芯片402可以为memory(内存)或DDR内存(Double Data Rate SDRAM，DDRSDRAM)，可以为多个；所述CPU芯片包括射频电路部分和数字电路部分。
在一种可能的实施例中，所述屏蔽罩内框301上设置有至少一个第一通孔，其中，所述第一通孔用于导出所述干扰信号，其中，所述第一通孔位于所述屏蔽罩内框上与所述射频电路部分对应的位置，具体如图5所示，图5为屏蔽罩内框301的俯视图。其中，第一通孔为501，所述第一通孔的大小等于所述射频电路部分的大小。
在一种可能的实施例中，所述屏蔽罩内框上设置还有至少一个第二通孔，例如，图5中还包括两个第二通孔，用于导出所述印制电路板的内存芯片所产生的干扰信号，其中，所述第二通孔位于所述屏蔽罩内框上与所述内存芯片对应的位置，所述第二通孔的大小等于所述内存芯片的大小。
通过上述实施例，通过第一通孔和第二通孔分配将CPU芯片产生的干扰信号以及内存芯片产生的干扰信号导出，导出到屏蔽罩内框的外面，同时干扰信号通过屏蔽罩内框流到地的过程中，产生的电流所产生的电磁场也不会经过CPU芯片的射频电路部分的表面，干扰信号在屏蔽罩盖流到地的过程中，产生的电流所产生的电磁场由于距离CPU芯片较远，对CPU芯片的射频电路部分的影响也比较小，因此可以使CPU芯片的射频电路部分具有较好的传导性能；而完整的屏蔽罩盖可以提供良好的屏蔽效果，避免干扰信号辐射出去被射频电路部分的天线接收，可以使CPU芯片的射频电路部分具有较好的接收性能，即辐射性能；具体的，干扰信号的示意图如图6所示，假设图6中的产生干扰信号的芯片为CPU芯片，干扰信号沿屏蔽罩内框和屏蔽罩盖所产生的电流如图6中虚线所示，若所述干扰信号为内存芯片产生的，电流的流向也与图6相同，本发明实施例中不再赘述；图6为截面图，并且电流是示意性的，在实际情况中并无体现。
在一种可能的实施例中，所述图3中的屏蔽罩内框的四周上每隔设定距离设置一个盲孔，图7为左右两侧屏蔽罩内框和屏蔽罩盖的放大图，屏蔽罩内框盲孔701可以在垂直于PCB400，也可以平行于PCB400，本发明对其不做限定；屏蔽罩盖的凸点702与所述盲孔对应，用于所述屏蔽罩盖与所述屏蔽罩框接触。
可选的，本发明实施例中，第一通孔、第二通孔以及盲孔的形状可以为方形、圆形或其他形状，只要与其对应的CPU芯片的射频电路部分以及内存芯片对应即可，本发明对其不做限定。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种屏蔽罩，其特征在于，包括：屏蔽罩内框和屏蔽罩盖，其中，
所述屏蔽罩内框置于印制电路板上，用于将所述印制电路板的中央处理器CPU芯片工作时产生的干扰信号导出，并隔离第一电磁场对所述CPU芯片的射频电路部分的干扰，其中，所述屏蔽罩内框上设置有至少一个第一通孔，所述通孔用于导出所述干扰信号，所述第一通孔位于所述屏蔽罩内框上与所述射频电路部分对应的位置，所述第一通孔的大小等于所述射频电路部分的大小，所述第一电磁场是所述干扰信号沿所述屏蔽罩内框流到地的过程中生成的电流产生的；
所述屏蔽罩盖置于所述屏蔽罩内框上，用于屏蔽所述干扰信号，并减小第二电磁场对所述射频电路部分的干扰，其中，所述第二电磁场是所述干扰信号沿所述屏蔽罩盖流到地的过程中生成的电流产生的。
2.如权利要求1所述的屏蔽罩，其特征在于，所述屏蔽罩内框上设置还有至少一个第二通孔，其中，所述第二通孔用于导出所述印制电路板的内存芯片所产生的干扰信号。
3.如权利要求2所述的屏蔽罩，其特征在于，所述第二通孔位于所述屏蔽罩内框上与所述内存芯片对应的位置。
4.如权利要求2所述的屏蔽罩，其特征在于，所述第二通孔的大小等于所述内存芯片的大小。
5.如权利要求1所述的屏蔽罩，其特征在于，所述屏蔽罩内框的四周上每隔设定距离设置一个盲孔。
6.如权利要求5所述的屏蔽罩，其特征在于，所述屏蔽罩盖上与所述盲孔对应的位置设置凸点，所述凸点用于所述屏蔽罩盖与所述屏蔽罩框接触。
7.一种屏蔽系统，其特征在于，包括：包括如权利要求1-6中任一项所述的屏蔽罩、以及设置有CPU芯片与内存芯片的印制电路板，其中，所述屏蔽罩包括屏蔽罩内框和屏蔽罩盖。
CN201910304490.7A 2019-04-16 2019-04-16 一种屏蔽罩及屏蔽系统 Active CN109890193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910304490.7A CN109890193B (zh) 2019-04-16 2019-04-16 一种屏蔽罩及屏蔽系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910304490.7A CN109890193B (zh) 2019-04-16 2019-04-16 一种屏蔽罩及屏蔽系统

Publications (2)

Publication Number Publication Date
CN109890193A CN109890193A (zh) 2019-06-14
CN109890193B true CN109890193B (zh) 2020-06-09

Family

ID=66937531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910304490.7A Active CN109890193B (zh) 2019-04-16 2019-04-16 一种屏蔽罩及屏蔽系统

Country Status (1)

Country Link
CN (1) CN109890193B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112738985B (zh) * 2021-02-04 2022-04-08 华勤技术股份有限公司 电路板组件及电子设备
CN117008084A (zh) * 2022-04-29 2023-11-07 深圳市速腾聚创科技有限公司 一种光机系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203691859U (zh) * 2014-01-20 2014-07-02 中国船舶重工集团公司第七一六研究所 一种具有电磁屏蔽效能的双层屏蔽罩
JP2014229630A (ja) * 2013-05-17 2014-12-08 羽立化工株式会社 電磁波シールド用ケース
CN206993593U (zh) * 2017-06-16 2018-02-09 成都大学 一种带双层屏蔽层的电控柜
CN207460732U (zh) * 2017-10-18 2018-06-05 四川嘉义雷科电子技术有限公司 用于电磁兼容的高效屏蔽箱
CN207604139U (zh) * 2017-11-30 2018-07-10 东莞信太精密电子有限公司 一种手机内部的射频屏蔽装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070177368A1 (en) * 2006-01-30 2007-08-02 Arima Communications Corporation Communication product having impact-resistant structure and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229630A (ja) * 2013-05-17 2014-12-08 羽立化工株式会社 電磁波シールド用ケース
CN203691859U (zh) * 2014-01-20 2014-07-02 中国船舶重工集团公司第七一六研究所 一种具有电磁屏蔽效能的双层屏蔽罩
CN206993593U (zh) * 2017-06-16 2018-02-09 成都大学 一种带双层屏蔽层的电控柜
CN207460732U (zh) * 2017-10-18 2018-06-05 四川嘉义雷科电子技术有限公司 用于电磁兼容的高效屏蔽箱
CN207604139U (zh) * 2017-11-30 2018-07-10 东莞信太精密电子有限公司 一种手机内部的射频屏蔽装置

Also Published As

Publication number Publication date
CN109890193A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
US10670644B2 (en) Beamforming of harmonics
US8013258B2 (en) Shielding device
US10461404B2 (en) Terminal housing and terminal
CN104617053B (zh) 涉及陶瓷基板上射频装置封装的装置和方法
US9426935B2 (en) Method for manufacturing circuit board, circuit board, and electronic device
US9190740B2 (en) Communication device and antennas with high isolation characteristics
US10038249B2 (en) Mobile device
TWI678079B (zh) 通訊裝置
CN109890193B (zh) 一种屏蔽罩及屏蔽系统
EP3509221B1 (en) Wireless communication device
US20200051927A1 (en) Semiconductor device with an em-integrated damper
Sojuyigbe et al. Wearables/IOT devices: Challenges and solutions to integration of miniature antennas in close proximity to the human body
US9257755B2 (en) Apparatus for controlling electric field distribution by utilizing short trace structures
US11165153B2 (en) Antenna and terminal
US20170194695A1 (en) Antenna device and mobile terminal
JP2015192076A (ja) 回路基板および電子機器
US20140313097A1 (en) Gps antenna, motherboard employing same, and wireless communication device employing motherboard
KR101607396B1 (ko) 격리도 향상을 위한 안테나 장치
US20230245979A1 (en) Shielded wafer level chip scale package with shield connected to ground via a seal ring
US11310581B1 (en) Antenna architecture and design for miniaturized ear-worn devices
KR101080009B1 (ko) 그리드 어레이 패키지, 패키징된 집적 회로
US11329414B2 (en) Conductive receptacle collar for desense mitigation
US9054779B2 (en) Radio frequency interference shield
US20200051925A1 (en) Semiconductor device with an em-integrated damper
US20220294109A1 (en) Electronic computing device having self-shielding antenna

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant