CN109889748A - 可重构的机载视频记录仪 - Google Patents

Abstract

一种可重构的机载视频记录仪，包含接口扩展模块、数据存储卡、处理器和IP核；处理器用于根据需求激活或禁止各个IP核中的一个或多个；H.264 IP核用于对输入的原始视频数据或者对ARINC818 IP核传输过来的视频数据进行H.264编码；I2S IP核用于对输入的原始音频数据或者对PCIe接口IP核传输过来的音频数据进行PCM编码；SATA IP核用于将视频记录仪中的所有数据通过SATA总线传送到数据存储卡中存储；所述接口扩展模块用于对输入的原始视频数据转换成ARINC818格式的视频数据并传输给H.264 IP核，对输入的原始音频数据转换成PCIe格式的音频数据并传输给I2S IP核。

Description

可重构的机载视频记录仪

技术领域

本发明涉及一种机载视频记录仪，特别涉及一种可重构的机载视频记录仪。

背景技术

机载数字视频记录仪(DVR)是重要的航电设备。主要负责机上视频、音频、及总线数据的记录和存储，是部队开展对抗训练战术分析、飞机航姿航态分析、飞行实时画面重现等飞行评估评分工作的最佳手段。

在航空电子领域视频接口种类繁多，常用的有使用模拟信号的差分复合视频格式、差分S-Video格式、差分RGB格式，有使用数字信号的LVDS模式、DVI模式、CameraLink模式，还有使用光纤介质的ARINC818协议模式等。由于各型飞机视频接口种类和通道路数不同，同时对机载总线接口(如：422、485、HDLC)的要求也不同，机载数字视频记录仪很难做到通用化，每一型号飞机都需要研发单独的产品，带来了高昂的研发成本。

ARINC818又称为航空电子数字视频总线(ADVB，Avionics Digital Video Bus)是为高带宽、低延迟、非压缩数字视频传输开发的一个视频接口和协议标准，该总线基于FC-AV(光纤通道-音频视频)协议标准制定的，在内容上对FC-AV进行了精简，是专门针对航空电子视频系统设计制定的国际标准。以其高带宽、高可靠性、远距离传输、低延迟和无电磁干扰等特点，被广泛应用于航空电子系统中数字视频的无损传输。将ARINC818视频格式标准用于数字视频记录仪内的视频格式转换是本发明的重要方法之一。

发明内容

针对机载视频记录仪难以做到通用化、小型化和低功耗的缺点，本发明的目的是提供一种可重构的机载视频记录仪，该机载视频记录仪包含中央处理模块、接口扩展模块、电源供给模块、数据存储卡4个功能模块，只需通过更换接口扩展模块以及激活或禁止中央处理模块上的IP核，便可实现视频记录仪产品的重构，满足不同型号飞机对视频接口和总线接口的需求，同时做到产品小型化、低成本、低功耗。

本发明的发明目的通过以下技术方案实现：

一种可重构的机载视频记录仪，包含设置在母板上的中央处理模块、接口扩展模块和数据存储卡，所述中央处理模块包含SoPC芯片，利用SoPC芯片构建处理器和若干个功能不同的IP核；

所述处理器用于根据需求激活或禁止各个IP核中的一个或多个，以及控制数据流在各个IP核之间流转；

所述若干个功能不同的IP核包含H.264IP核、I2S IP核、ARINC818IP核、PCIe接口IP核、SATA IP核；

所述H.264IP核用于对输入的原始视频数据或者对ARINC818IP核传输过来的视频数据进行H.264编码；

I2S IP核用于对输入的原始音频数据进行PCM编码或者对PCIe接口IP核传输过来的音频数据进行传输编码；

SATA IP核用于将视频记录仪中的所有数据通过SATA总线传送到数据存储卡中存储；

ARINC818IP核用于接收接口扩展模块传输过来的视频数据，并送传输给H.264IP核；

PCIe接口IP核用于接收接口扩展模块传输过来的音频数据和总线数据，音频数据送传输给I2S IP核，总线数据送传输给SATA IP核；

所述接口扩展模块用于对输入的原始视频数据转换成ARINC818格式的视频数据并传输给H.264IP核，对输入的原始音频数据转换成PCIe格式的音频数据并传输给I2S IP核，对输入的原始总线数据转换成PCIe格式的总线数据并传输给SATA IP核。

进一步，若干个功能不同的IP核还包含HDLC IP核，所述HDLC IP核用于HDLC总线通讯。

进一步，中央处理模块还包含RS485/422收发芯片，若干个功能不同的IP核还包含RS485/422IP核，所述RS485/422IP核用于与RS485/422收发芯片配合，完成RS485/RS422串口通讯。

进一步，中央处理模块还包含NVRAM和CPLD芯片，所述若干个功能不同的IP核还包含Localbus IP核，Localbus IP核用于对NVRAM及CPLD的访问控制。

进一步，中央处理模块还包含视频接口芯片和音频接口芯片，视频接口芯片用于接收原始的视频数据并传输给H.264IP核，音频接口芯片用于接收原始的音频数据并传输给I2S IP核。

依据上述特征，接口扩展模块包含采集接收环节和逻辑变换环节，采集接收环节通过采用相应的功能芯片将输入的原始视频数据、模拟音频、总线信号接收并转换为逻辑变换环节所能接受的数字信号模式，逻辑变换环节完成数字视频信号到ARINC818信号的转换、PCM编码数据的拆分、LVCMOS电平总线信号的控制变换。

本发明的有益效果在于使得机载视频记录仪具备可重构特性，大大提高了设备通用性，降低设备研发成本，提高产品利润，具体表现在以下方面：

1)通过中央处理模块+接口扩展模块的架构设计，解决了机载数字视频记录仪在不同机型中需要定制化开发的问题，实现了数字视频记录仪通用化、可扩展、可配置的能力。

2)通过集成DVI接口IP、ARINC818 IP、视频编码IP、HDLC IP、RS485/422 IP、SATAIP以及其他接口IP在单SoPC芯片内部，实现了视频记录仪的小型化与低功耗设计。

3)使用ARINC818协议进行模块间多路视频传输，利用其线数少、高带宽、可复用的优势，几乎囊括了所有类型的视频接口和通道数量的应用需求。

附图说明

图1为本发明中机载视频记录仪的整体架构图。

图2为本发明中中央处理模块和接口扩展模块的功能交联框图。

图3为本发明中机载视频记录仪内部信号交联原理图。

图4为本发明中中央处理模块原理框图。

图5为本发明中接口扩展模块原理框图。

图6为本发明中中央处理模块SoPC片内典型数据流传输模型。

图7为本发明中两种典型的接口扩展模块原理框图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。

(一)视频记录仪整体架构说明

视频记录仪整体架构如图1所示，在一个密闭机箱内布置有母板、接口板、航空连接器以及4个功能模块，母板为功能模块通过母板连接器提供信号连接；接口板上直接焊接航空连接器，提供与外部线缆的信号连接，与母板通过连接器连接；航空连接器可为圆形或矩形两种模式，是视频记录仪内外信号交互的联通介质。如图3所示为数字视频记录仪中各功能模块的信号交联关系原理图，详述如下：

1)中央处理模块技术原理

中央处理模块是视频记录仪的核心模块，包括固定功能的视频接收单元、音频接收单元、总线接收单元，能够对固定接口和数量的视频、音频、总线进行接收和处理；若这些预留的功能接收单元满足不了输入信号的处理需求，则通过接口扩展模块进行辅助处理。中央处理模块的原理框图如图4所，SoPC(System-on-a-Programmable-Chip)驻留在其上，是中央处理模块的核心处理单元，SoPC采用Xilinx公司的Zynq7000平台，充分利用其“CPU+FPGA”于一体的特点，能够实现在同一体积的前提下功能、性能的最大化，满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求，Zynq7000不是仅仅把FPGA和处理器简单地集成在一起，更是两者的有机结合。传统的FPGA与处理器之间的互联是PCIe，而Zynq7000采用了AXI4连接总线，这样的布局可以在FPGA与处理器之间形成很宽的带宽，同时大大降低了成本和功耗。

Zynq7000的内部包含PS(Processing System)和PL(Programmable Logic)两部分，PS中内嵌了双硬核Cortex A9处理器，负责任务调度和管理、总线通讯，每个处理器配备了NEONTM浮点协处理器、64kB一级高速缓存、512kB二级高速缓存和256kB片内SRAM，并且提供DMA控制、中断控制、存储器控制以及丰富的通讯接口，如UART接口控制器、以太网控制器、QSPI控制器、GPIO离散信号等；PL实现FPGA的功能，可在其上运行H.264 IP、ARINC818IP、HDLC IP、RS485/422 IP、SATA IP等IP核，并通过内部多组AXI4总线互联挂载在PS端实现控制，PS端可以动态地选择激活或禁止部分PL端的逻辑功能资源，实现动态的功能需求切换，从PL端角度来看，各主要IP核的作用详述如下：

a)XADC：XADC为Zynq7000内部自带的一种模数转换器和片上传感器(内置温度传感器和功耗传感器)，可在设计中免去部分外置的ADC器件，有力地提高了设计的集成度，提高了视频记录仪的测试性。

b)RS485/RS422IP核：该RS485/RS422IP核配合SoPC芯片外部的收发芯片完成RS485/RS422串口通讯，并在AXI Interconnect的协助下实现同PS端的AXI4数据传输，为视频记录仪和外部设备的命令和状态交互提供串口传输通道。

c)HDLC IP核：该HDLC IP核配合SoPC芯片外部的总线收发芯片完成HDLC总线通讯，并在AXI Interconnect、xlconcat的协助下实现同PS端的AXI4数据传输，视频记录仪通过该总线接收航空总线数据(如A、B总线)。

d)H.264 IP核：该H.264 IP核配合SoPC芯片外部的视频接口芯片实现对输入的多路原始视频数据的H.264编码，若H.264 IP核无法对输入的多路原始视频数据进行H.264编码，则由处理器激活ARINC818 IP核，H.264 IP核对ARINC818 IP核传输过来的视频数据进行H.264编码。H.264 IP核在DMA单元、AXI Interconnect的协助下实现同PS端的AXI4数据传输。

e)I2S IP核：该I2S IP核配合SoPC芯片外部的音频接口芯片实现对输入的多路原始音频的PCM编码，若I2S IP核无法对输入的多路原始视频数据进行PCM编码，则由处理器激活PCIe IP核，I2S IP核对PCIe IP核传输过来的音频数据进行存储。I2S IP核在DMA单元、AXI Interconnect的协助下实现同PS端的AXI4数据传输。

f)Localbus IP核：该IP配合SoPC芯片外部的NVRAM芯片、CPLD芯片实现对NVRAM及CPLD的访问控制，并在AXI Interconnect的协助下实现同PS端的AXI4数据传输，视频记录过程中生成的日志信息通过Localbus总线存储到NVRAM中。

g)SATA IP核：该IP能够实现SATA总线同AXI4总线的控制转换和数据读写传输，支持SATA3.0标准协议，速率最高可达6.0Gbps，视频记录仪中的所有数据最终通过SATA总线传送到数据存储卡中存储。

h)ARINC818 IP核：实现对ARINC818格式视频信号接收，并在FPGA内部直接将视频数据发送给的H.264 IP核。

i)PCIe IP核，实现对PCIe格式音频数据和总线数据接收，在FPGA内部直接将音频数据送传输给I2S IP核，总线数据送传输给SATA IP核；

2)接口扩展模块技术原理

接口扩展模块包括视频接收单元、音频接收单元、总线接收单元，通过更换接口扩展模块能够对任何接口和数量的视频、音频、总线进行接收和处理。接口扩展模块将信号流处理分为采集接收和逻辑变换两个环节，如图5所示，采集接收环节通过采用相应的功能芯片将输入的原始视频、模拟音频、总线信号接收并转换为FPGA单元所能接受的数字信号模式，逻辑变换环节通过FPGA来实现，完成数字视频信号到ARINC818信号的转换、PCM编码数据的拆分、LVCMOS电平总线信号的控制变换，针对不同的使用场合只需更换FPGA中的逻辑便可满足需求。

ARINC818以FC-AV协议为基础，提供一种单向的点到点链路，主要用于机载航电设备中视频的可靠传输，利用ARINC818总线协议，使用FPGA搭建并行数字视频数据到ARINC818视频格式数据的转换逻辑电路，使用FPGA内置的高速串行接口(Serdes)实现高速串行电信号的发送和接收。为什么数字视频信号一定要在FPGA中转换为ARINC818信号呢？下面给出答案：

√数字视频信号一般为并行格式，常用的如24bit RGB、16bit YCbCr、8bitBT.656，这些接口格式因信号线数量多，不适合板间传输，而ARINC818信号是单差分对信号，适合板间信号可靠传输。

√如表1所示，ARINC818目前常用的传输速率为4.25Gbps，且使用单差分对传输，传输距离可达15米，较其它传输总线优势明显。

表1.视频传输总线比较

√ARINC818采用容器(container)结构组织信息，利用容器头中的ID信息标识视频通道，可在单个ARINC818链路中传输多路视频数据，在传输带宽满足的前提下，支持单链路多路视频传输，即支持链路的复用，如以4.25Gbps的传输带宽，能够同时传输2路1024×768@60Hz的视频信号。

√中央处理模块中的Zynq7000平台除完成对视频的H.264编码压缩外，还需完成总线通讯、存储等操作，因其I/O管脚总数量有限，故当对多路视频进行接收时，I/O管脚的占用数量越少越好，而ARINC818正是一个最佳的选择。

√需要补充说明的是，若中央处理模块仍然无法满足视频编码压缩的功能时，如多路高清视频信号，这时数字视频信号也可以在接口扩展模块中进行H.264编码压缩，然后通过PCIe总线送给中央处理模块。

3)电源供给模块技术原理

电源供给模块将外部28V输入电源转换为视频记录仪内部各模块所需的各类直流电源，如+5V、-5V，同时提供一些必要的控制信号，如上电复位信号RESET、掉电中断信号INT。

4)数据存储卡技术原理

数据存储卡采用NandFlash作为存储载体，便携式设计，采用易于插拔的对接方式，和中央处理模块间通过SATA总线完成数据传输。

数据存储卡的存储容量可以根据需求选择，如256GB、512GB，容量越大，记录数据的时间越长，以512GB为例，假设每路视频码率大小为4Mbps，HDLC总线数据的码率大小为1Mbps，以5路视频为例，根据公式5×4Mbps×t+1×1Mbps×t＝512×1024×8Mb，可得t≈55h，即视频记录仪可满足连续55小时的数据记录需求。

(二)视频记录仪重构技术说明

如图2所示，视频记录仪将信号采集接收处理功能分摊在“中央处理模块+接口扩展模块”上实现，中央处理模块的硬件设计唯一且通用化，只需通过更改固件、软件便可以使中央处理模块满足任何项目的使用需求，固件、软件的更改主要根据项目需求动态地配置Zynq7000片内PL端的逻辑资源，如激活或禁止部分功能单元、增加或减少相关IP等。如图6所示，结合Zynq7000平台内部基于AXI4总线架构和自定义的IP核，制定了Zynq7000片内的典型数据流传输模型，说明如下：

√PS中的2个GP(General-Purpose)端口被使用，GP0端口通过AXI4总线与AXIInterconnect 0核的Slave端口连接，GP1端口通过AXI4总线与AXI Interconnect1核的Slave端口连接；

√AXI Interconnect 0核的Master端口通过AXI4总线连接I2C IP的Master端口、XADC的Master端口、RS485/RS422IP的Master端口、H.264IP的Master端口、DMA0的Master端口、DMA1的Master端口、I2S IP的Master端口、HDLC IP的Master端口；

√AXI Interconnect 1核的Master端口通过AXI4总线连接AXI intc的Master端口、SATA IP的Master端口、DMA2的Master端口、DMA3的Master端口、Localbus IP的Master端口；

√H.264IP编码后的视频信号经过FIFO输出给DMA0的Slave端口，DMA0的Master端口通过AXI Stream总线输出给HP0端口(High-Performance)，HP0端口与内存进行交互；

√H.264IP编码处理所需内存，通过Memory Interface Generator(MIG)端口进行接入；

√音频信号经过I2S IP处理后，送到DMA1的Slave端口，DMA1的Master端口通过AXI Stream总线输出给HP0端口，HP0端口与内存进行交互；

√SATAIP的数据经过FIFO输出给DMA2或DMA3的Slave端口，DMA2或DMA3的Master端口通过AXI Stream总线送到HP1端口；

√HDLC的中断、DMA0的中断，DMA1的中断、I2S的中断、AXI intc的中断都连接在PS的IRQ端(PL到PS的中断)。

可以看出，PL端和PS端通过高效的AXI4总线互联，在PL端运行丰富的IP资源，PS端可以项目需求动态地选择激活或禁止部分PL端的逻辑功能资源，便可重构出满足不同项目需求的中央处理模块。

当中央处理模块无法满足项目需求时，接口扩展模块使用“FPGA单元+信号采集接收单元”技术可以协助完成，该技术将信号流的处理分为采集接收和逻辑变换两个环节，采集接收环节通过采用相应的功能芯片将输入的原始视频、模拟音频、总线信号接收并转换为FPGA单元所能接受的数字信号模式；逻辑变换环节通过FPGA来实现，完成数字视频信号到ARINC818信号的转换、PCM编码数据的拆分、LVCMOS电平总线信号的控制变换，针对不同的使用场合只需更换FPGA中的逻辑便可满足需求。可以看出，通过更换采集接收单元硬件和更改FPGA逻辑便可重构出满足不同项目需求的接口扩展模块，如图7所示为两种典型的接口扩展模块应用实例，一种为4路PAL制视频到ARINC818视频转换实例，另一种为4路DVI视频到ARINC818视频转换实例。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (6)

1.一种可重构的机载视频记录仪，包含设置在母板上的中央处理模块、接口扩展模块和数据存储卡，其特征在于所述中央处理模块包含SoPC芯片，利用SoPC芯片构建处理器和若干个功能不同的IP核；

所述处理器用于根据需求激活或禁止各个IP核中的一个或多个，以及控制数据流在各个IP核之间流转；

所述若干个功能不同的IP核包含H.264IP核、I2S IP核、ARINC818 IP核、PCIe接口IP核、SATA IP核；

所述H.264IP核用于对输入的原始视频数据或者对ARINC818 IP核传输过来的视频数据进行H.264编码；

I2S IP核用于对输入的原始音频数据进行PCM编码或者对PCIe接口IP核传输过来的音频数据进行传输编码；

SATA IP核用于将视频记录仪中的所有数据通过SATA总线传送到数据存储卡中存储；

ARINC818 IP核用于接收接口扩展模块传输过来的视频数据，并送传输给H.264IP核；

PCIe接口IP核用于接收接口扩展模块传输过来的音频数据和总线数据，音频数据送传输给I2S IP核，总线数据送传输给SATA IP核；

所述接口扩展模块用于对输入的原始视频数据转换成ARINC818格式的视频数据并传输给H.264IP核，对输入的原始音频数据转换成PCIe格式的音频数据并传输给I2S IP核，对输入的原始总线数据转换成PCIe格式的总线数据并传输给SATA IP核。

2.根据权利要求1所述的一种可重构的机载视频记录仪，其特征在于所述若干个功能不同的IP核还包含HDLC IP核，所述HDLC IP核用于HDLC总线通讯。

3.根据权利要求1所述的一种可重构的机载视频记录仪，其特征在于所述中央处理模块还包含RS485/422收发芯片，若干个功能不同的IP核还包含RS485/422IP核，所述RS485/422IP核用于与RS485/422收发芯片配合，完成RS485/RS422串口通讯。

4.根据权利要求1所述的一种可重构的机载视频记录仪，其特征在于所述中央处理模块还包含NVRAM和CPLD芯片，所述若干个功能不同的IP核还包含Localbus IP核，LocalbusIP核用于对NVRAM及CPLD的访问控制。

5.根据权利要求1所述的一种可重构的机载视频记录仪，其特征在于所述中央处理模块还包含视频接口芯片和音频接口芯片，视频接口芯片用于接收原始的视频数据并传输给H.264IP核，音频接口芯片用于接收原始的音频数据并传输给I2S IP核。

6.根据权利要求1所述的一种可重构的机载视频记录仪，其特征在于所述接口扩展模块包含采集接收环节和逻辑变换环节，采集接收环节通过采用相应的功能芯片将输入的原始视频数据、模拟音频、总线信号接收并转换为逻辑变换环节所能接受的数字信号模式，逻辑变换环节完成数字视频信号到ARINC818信号的转换、PCM编码数据的拆分、LVCMOS电平总线信号的控制变换。