CN109887939A - 图像传感器及其制造方法 - Google Patents

图像传感器及其制造方法 Download PDF

Info

Publication number
CN109887939A
CN109887939A CN201910118727.2A CN201910118727A CN109887939A CN 109887939 A CN109887939 A CN 109887939A CN 201910118727 A CN201910118727 A CN 201910118727A CN 109887939 A CN109887939 A CN 109887939A
Authority
CN
China
Prior art keywords
floating diffusion
diffusion region
substrate
grid
imaging sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910118727.2A
Other languages
English (en)
Inventor
黄增智
倪凌云
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910118727.2A priority Critical patent/CN109887939A/zh
Publication of CN109887939A publication Critical patent/CN109887939A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开涉及图像传感器及其制造方法。提供一种图像传感器,包括衬底,该衬底具有形成在衬底中的至少一个像素单元。每个像素单元包括浮置扩散结构,该浮置扩散结构包括:第一浮置扩散区,形成在衬底中邻近上表面处;第二浮置扩散区,形成在衬底中第一浮置扩散区的下方,并且与第一浮置扩散区物理地隔开,其中,衬底为第一掺杂类型,第一浮置扩散区和第二浮置扩散区为第二掺杂类型;以及控制部。该控制部包括:栅极,嵌入在衬底中并且从衬底的上表面起向下延伸;以及栅极电介质层,形成在衬底中并且围绕栅极的底壁和侧壁。其中,栅极经由栅极电介质层与第一浮置扩散区和第二浮置扩散区邻接,以用于控制第一浮置扩散区和第二浮置扩散区的连通和断开。

Description

图像传感器及其制造方法
技术领域
本公开涉及半导体领域,具体而言,涉及图像传感器及其制造方法。
背景技术
为了提高图像传感器的分辨率,期望图像传感器的单位面积中能够集成越来越多的像素单元,相应地,像素单元的尺寸就需要不断减小,这对单个像素单元的性能带来了影响。例如,随着尺寸减小,像素单元的对通过辐射感测而产生的电荷的存储容量会降低,导致在高强光情况下出现晕光(blooming),引起图像失真。
例如,当图像传感器中的某个像素单元接收到了高强度的辐射照射时,像素单元中的光电转换单元所产生的电荷(例如,电子e)超出了像素单元中用于存储电荷的存储区域的容量上限,该像素单元因此不能正确地感测辐射,同时,超出上限的电荷还可能溢出到与该像素单元相邻的其他像素单元,使得其他像素单元也无法正常感测辐射,从而引发晕光现象。像素单元的尺寸越小,晕光现象也就越容易发生。这里,术语“辐射”包括但不限于光辐射,例如,可见光、红外线、紫外线等。
因此,存在对于性能更为优越的图像传感器的需求。
发明内容
本公开的一个目的是提供一种新颖的图像传感器以及用于制造该图像传感器的方法。
根据本公开的第一方面,提供了一种图像传感器,其包括:衬底,具有形成在衬底中的至少一个像素单元,每个像素单元包括浮置扩散结构,浮置扩散结构包括:第一浮置扩散区,形成在衬底中邻近上表面处;第二浮置扩散区,形成在衬底中第一浮置扩散区的下方,并且与第一浮置扩散区物理地隔开,其中,衬底为第一掺杂类型,第一浮置扩散区和第二浮置扩散区为第二掺杂类型;以及控制部,包括:栅极,嵌入在衬底中并且从衬底的上表面起向下延伸,以及栅极电介质层,形成在衬底中并且围绕栅极的底壁和侧壁;其中,栅极经由栅极电介质层与第一浮置扩散区和第二浮置扩散区邻接,以用于控制第一浮置扩散区和第二浮置扩散区的连通和断开。
根据本公开的第二方面,提供了一种用于制造图像传感器的方法,其包括:提供衬底,衬底具有第一掺杂类型;以及在衬底中形成至少一个像素单元,其中,形成每个像素单元包括:在衬底中形成控制部,控制部包括:栅极,嵌入在衬底中并且从衬底的上表面起向下延伸,以及栅极电介质层,形成在衬底中并且围绕栅极的底壁和侧壁;在衬底中控制部的底部处形成第二浮置扩散区,第二浮置扩散区为第二掺杂类型;以及在衬底中第二浮置扩散区上方的邻近衬底的上表面的位置处形成第一浮置扩散区,第一浮置扩散区为第二掺杂类型,并且与第二浮置扩散区物理地隔开;其中,栅极经由栅极电介质层与第一浮置扩散区和第二浮置扩散区邻接,以用于控制第一浮置扩散区和第二浮置扩散区的连通和断开。
通过以下参照附图对本公开的示例性实施例的详细描述,本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例,并且连同说明书一起用于解释本公开的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本公开,其中:
图1例示了根据本公开的示例性实施例的图像传感器的示意性截面图;
图2示出了根据本公开的另一个示例性实施例的图像传感器的截面示意图;
图3A和3B示出了根据本公开的示例性实施例的用于制造图像传感器的方法的流程图;
图4A至4G示出了根据本公开的示例性实施例的图3A-3B中所示的用于制造图像传感器的方法的一个具体示例的各个步骤处的装置截面示意图。
图5示出了根据本公开的示例性实施例的图3A-3B中所示的用于制造图像传感器的方法的另一个具体示例的某个步骤处的装置截面示意图。
注意,在以下说明的实施方式中,有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分,而省略其重复说明。在本说明书中,使用相似的标号和字母表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
为了便于理解,在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此,所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本公开及其应用或使用的任何限制。也就是说,本文中的半导体装置及其制造方法是以示例性的方式示出,来说明本公开中的结构和方法的不同实施例。然而,本领域的技术人员将会理解,它们仅仅说明可以用来实施的本发明的示例性方式,而不是穷尽的方式。此外,附图不必按比例绘制,一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
图1例示了根据本公开的示例性实施例的图像传感器的示意性截面图。如图1所示,图像传感器10包括:衬底100,其具有形成在衬底中的至少一个像素单元。每个像素单元包括浮置扩散结构,该浮置扩散结构包括形成在衬底100中邻近上表面处的第一浮置扩散区110,以及形成在衬底100中第一浮置扩散区110下方的第二浮置扩散区112。第一浮置扩散区110和第二浮置扩散区112物理地隔开。物理地隔开意在表示第一浮置扩散区110和第二浮置扩散区112两者并不接触。其中,衬底100为第一掺杂类型,而第一浮置扩散区110和第二浮置扩散区112为第二掺杂类型。衬底100中还可以形成有用于分隔各个像素单元的隔离结构150,该隔离结构例如可以是浅沟槽隔离(STI)。
在根据本公开的实施例中,对于衬底100没有特别的限制,只要其适于在其中形成像素单元和/或图像传感器的其他组成部件即可。衬底100可以包括一元半导体材料(诸如,硅或锗等)或化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合,并且衬底100中还可以形成有其它组成部件。
尽管图中例示的第一浮置扩散区110和第二浮置扩散区112的大小和形状都相似,但是本领域技术人员将理解,浮置扩散区110和112可以具有相同或不同的任意形状,并且可以具有相同或不同的任意大小。
在一些实施例中,第一掺杂类型可以为P型,第二掺杂类型可以为N型。在另一些实施例中,第一掺杂类型可以为N型,第二掺杂类型可以为P型。在一些实施例中,第一浮置扩散区110和第二浮置扩散区112的掺杂浓度可以在1*1015cm-3到1*1019cm-3的范围内。
继续参考图1,浮置扩散结构还包括控制部120,其包括栅极122和栅极电介质层124。如图1中所示,栅极122嵌入在衬底100中并且从衬底100的上表面起向下延伸。栅极电介质层124形成在衬底100中并且围绕栅极122的底壁和侧壁。其中,栅极122经由栅极电介质层124与第一浮置扩散区110和第二浮置扩散区112邻接,以用于控制第一浮置扩散区110和第二浮置扩散区112的连通和断开。控制电压Vg连接到栅极122以用于对栅极进行控制。具体来说,当对栅极122施加的电压Vg满足阈值条件时,在衬底100的通过栅极电介质层124与栅极122邻接的部分处会形成反型层,该反型层开启了第一浮置扩散区110与第二浮置扩散区112之间的沟道,使得第一浮置扩散区110和第二浮置扩散区112连通,从而形成电荷容量更大的浮置扩散结构。如图1所示,在衬底100中以线状虚线示意性地示出了形成反型层的可能的范围,即,当对栅极122施加的电压Vg满足阈值条件时,衬底100的在栅极122和栅极电介质层124周围的导电能力发生变化的部分。阈值条件包括但不限于以下各项中的一个:大于或等于阈值电压,小于或等于阈值电压,大于阈值电压,小于阈值电压等等。在一些实施例中,所施加的满足阈值条件的电压Vg可以小于或者等于电源电压VDD。
在根据本公开的实施例中,通过在第一浮置扩散区110下方的更远离衬底100的上表面的位置处设置第二浮置扩散区112以及设置能够使两个浮置扩散区连通的控制部120,使得能够在不增大像素单元的面积的情况下有效地增加浮置扩散结构的电荷存储容量,从而避免像素单元的晕光现象的发生。
进一步的,控制部120(即,栅极122和栅极电介质层124)相当于用于控制第一浮置扩散区110和第二浮置扩散区112的连通和断开的垂直栅极结构,其可以使得像素单元工作于动态范围不同的两种工作模式下。当不对栅极122施加电压或者对栅极122施加的电压Vg不满足阈值条件时,像素单元工作在第一工作模式下,此时第一浮置扩散区110和第二浮置扩散区112彼此不连通,浮置扩散结构的电荷容量仅为第一浮置扩散区110的电荷容量,即,像素单元工作于低动态范围模式下。在第一工作模式下,像素单元不需要额外的供电,并且从浮置扩散结构读取电荷或者对浮置扩散结构进行复位的速度更快,但浮置扩散结构的电荷容量较小,因此适于应用在辐射强度不高、不易发生晕光的环境中(例如阴天或夜间环境)。当对栅极122施加的电压Vg满足阈值条件时,像素单元工作于第二工作模式下,此时在第一浮置扩散区110和第二浮置扩散区112之间形成沟道而使得两者彼此连通(沟道开启),浮置扩散结构的电荷容量约等于第一浮置扩散区110和第二浮置扩散区112的电荷容量的总和,即,像素单元工作于高动态范围模式下。在第二工作模式下,浮置扩散结构的电荷容量更大,但需要额外的电压,适于工作在辐射较强的环境中(例如晴天环境)。在根据本公开的实施例中,浮置扩散结构的电荷容量灵活可控,像素单元可以工作在不同的动态范围下。
在一些实施例中,栅极122从衬底100的上表面起向下延伸的深度可以在200nm到1000nm的范围内,换言之,栅极122的长度可以在200nm到1000nm的范围内。栅极122可以由任意合适的导电材料构成,例如,可以包括多晶硅。为了提高栅极122的导电能力,多晶硅中还可以掺杂有硼、磷、砷等的材料中的一种或多种。
在一些实施例中,栅极电介质层124的厚度可以在5nm到150nm的范围内。栅极电介质层124可以包括任意合适的电介质材料,例如可以包括选自以下材料中的一种或多种:氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铊、氮化铊等。
在一些实施例中,图像传感器中的每个像素单元还可以包括形成在衬底100中的用于感测辐射从而生成电荷的光电二极管,以及形成在衬底100中的传输晶体管。传输晶体管的源极区和漏极区中的一个连接到光电二极管并且另一个连接到第一浮置扩散区110,以用于控制光电二极管与第一浮置扩散区110的连通或断开。例如,可以将衬底100中的某个掺杂区域既用作传输晶体管的源极和漏极之一又用作第一浮置扩散区来实现两者的连接,即,可以通过共用一个掺杂区域来实现两者之间的连接。本领域技术人员将理解,传输晶体管的源极/漏极与光电二极管或第一浮置扩散区的连接的实现方式并不受限于此,而是可以通过任意适当的结构来实现。
图1中例示了光电二极管和传输晶体管的一种可能的实现方式。如图1所示,第一掺杂类型的掺杂区域132和第二掺杂类型的掺杂区域134构成用于感测辐射从而生成电荷的光电二极管130。第二掺杂类型的掺杂区域134还用作传输晶体管的源极/漏极,相应地,第一浮置扩散区110还用做传输晶体管的漏极/源极。此外,传输晶体管还包括形成在衬底之上的栅极结构,其包括栅极140和形成在栅极140与衬底100之间的栅极绝缘层144,并且还可以包括形成在栅极140的侧壁上的侧壁绝缘层142。
本领域技术人员将理解,尽管图1中示出了光电二极管和传输晶体管的一种具体的实现方式,但本发明并不受限于此,而是可以包括任意类型的光电二极管和传输晶体管。在一些实施例中,光电二极管可以为钉扎二极管。
在一些实施例中,图1中所示的图像传感器10中的像素单元可以采用4T像素结构。如图1中所示,采用4T像素结构的像素单元还可以包括:复位晶体管RS,源极跟随器晶体管SF以及选择晶体管SEL。这些晶体管也可以形成在衬底100中,但因为本公开并不涉及对这些晶体管的改进,因此图1中仅以电路原理图的形式示出了与这些晶体管相关的连接关系。
如图1所示,在采用4T像素结构的像素单元中,复位晶体管RS的栅极连接到复位输入端RST,漏极连接到电源电压VDD,并且源极连接到第一浮置扩散区110。源极跟随器晶体管SF的栅极也连接到第一浮置扩散区110,漏极连接到电源电压VDD,而源极连接到选择晶体管SEL的漏极。选择晶体管SEL的栅极连接到选择输入端SELT,漏极连接到输出端OUT,该输出端OUT可以进一步连接到任意其他结构。
当具有4T像素结构的像素单元工作时,复位晶体管RS用于将浮置扩散结构中的电荷排空,光电二极管用于感测辐射并生成电荷,传输晶体管用于将光电二极管通过感测辐射而产生的电荷传输到浮置扩散结构,浮置扩散结构用于存储光电二极管所产生的电荷,以及,源极跟随器晶体管SF和选择晶体管SEL用于将存储在浮置扩散结构中的电荷读出,从而实现对辐射的定量的感测。当不对栅极122施加电压或者对栅极122施加的电压Vg不满足阈值条件时,像素单元工作于第一工作模式下,第一浮置扩散区110和第二浮置扩散区112彼此不连通,通过感测辐射而产生的电荷仅存储在第一浮置扩散区110并且仅从第一浮置扩散区110被读出,此时像素单元工作在低动态范围模式下并且具备更快的工作速度。当对栅极122施加的电压Vg满足阈值条件时,像素单元工作于第二工作模式下,第一浮置扩散区110和第二浮置扩散区112彼此连通,通过感测辐射产生的电荷存储在第一浮置扩散区110和第二浮置扩散区112中,此时像素单元具备更大的电荷存储容量从而工作在高动态范围模式下。
本领域技术人员将理解,根据本发明的实施例不仅可以应用于具有4T像素结构的图像传感器,而且可以应用于包括浮置扩散结构的任何类型的图像传感器,还可以应用于包括浮置扩散结构的其他半导体装置(包括但不限于图像传感器)。
图2例示了根据本公开的另一个示例性实施例的图像传感器的示意性截面图。图2中所示的图像传感器20是图1中所示的图像传感器10的变型例,上面结合图1所描述的内容也可以适用于图2所示的图像传感器20的对应的特征,因此本文省略对二者的相同或相似部件的描述,仅对二者的不同之处着重进行说明。请注意,图1和图2中的示例都不意图构成对本发明的限制。
相较于图1中所示的图像传感器10,图2中所示的图像传感器20的不同之处在于其浮置扩散结构的控制部220。如图2中所示,控制部220不仅包括栅极222和栅极电介质层224,还包括掺杂层226。栅极222嵌入在衬底100中并且从衬底100的上表面起向下延伸。栅极电介质层224形成在衬底100中并且围绕栅极222的底壁和侧壁。掺杂层226形成在衬底100中并且围绕栅极电介质层224的底壁和侧壁,并且与第一浮置扩散区110和第二浮置扩散区112邻接。
栅极222经由栅极电介质层224与第一浮置扩散区110和第二浮置扩散区112邻接,以用于控制第一浮置扩散区110和第二浮置扩散区112的连通和断开。具体来说,当对栅极222施加的电压满足阈值条件时,在衬底100的通过栅极电介质层224与栅极222邻接的部分会形成反型层,该反型层开启了第一浮置扩散区110与第二浮置扩散区112之间的沟道,使得第一浮置扩散区110和第二浮置扩散区112连通,从而形成电荷容量更大的浮置扩散结构。阈值条件包括但不限于以下各项中的一个:大于或等于阈值电压,小于或等于阈值电压,大于阈值电压,小于阈值电压等等。
掺杂层226可以掺杂有第一掺杂类型或者第二掺杂类型的杂质,以用于调节形成反型层(开启沟道)的阈值条件,例如,提高或者降低阈值电压。在一个实施例中,掺杂层226可以低剂量地掺杂有第二掺杂类型的杂质,使得用于形成反型层(开启沟道)以连通第一浮置扩散区110和第二浮置扩散区112所需要的阈值电压降低。在一些实施例中,掺杂层226可以仅形成在栅极电介质层224的在第一浮置扩散区110和第二浮置扩散区112之间的侧壁处。
图3A和图3B例示了根据本公开的示例性实施例的用于制造图像传感器的方法30的示例流程图。
如图3A所示,用于制造图像传感器的方法30可以包括:提供具有第一掺杂类型的衬底(步骤310)。
在根据本公开的实施例中,对于衬底没有特别的限制,只要其适于在其中形成像素单元和/或图像传感器的其他组成部件即可。衬底可以包括一元半导体材料(诸如,硅或锗等)或化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合,并且衬底中还可以形成有其它组成部件。
继续参考图3A,用于制造图像传感器的方法30还可以包括:在衬底中形成至少一个像素单元(步骤320)。
进一步的,参考图3B,在步骤320中,形成每个像素单元可以包括在衬底中形成控制部(步骤3201),该控制部可包括嵌入在衬底中并且从衬底的上表面起向下延伸的栅极,以及形成在衬底中并且围绕栅极的底壁和侧壁的栅极电介质层。
继续参考图3B,形成每个像素单元还可以包括:在衬底中控制部的底部处形成第二浮置扩散区(步骤3202),其中该第二浮置扩散区为第二掺杂类型。
继续参考图3B,形成每个像素单元还可以包括:在衬底中第二浮置扩散区上方的邻近衬底的上表面的位置处形成第一浮置扩散区(步骤3203)。该第一浮置扩散区为第二掺杂类型,并且与第二浮置扩散区物理地隔开。其中,栅极经由栅极电介质层与第一浮置扩散区和第二浮置扩散区邻接,以用于控制第一浮置扩散区和第二浮置扩散区的连通和断开。具体而言,当对栅极施加的电压满足阈值条件时,在衬底的通过栅极电介质层与栅极邻接的部分处会形成反型层,该反型层开启了第一浮置扩散区与第二浮置扩散区之间的沟道,使得第一浮置扩散区与第二浮置扩散区连通,从而形成电荷容量更大的浮置扩散结构。阈值条件包括但不限于以下各项中的一个:大于或等于阈值电压,小于或等于阈值电压,大于阈值电压,小于阈值电压等等。
在根据本公开的实施例中,通过在第一浮置扩散区下方的更远离衬底的上表面的位置处形成第二浮置扩散区以及形成能够使两个浮置扩散区连通的控制部,使得在不增大像素单元的面积的情况下有效地增加浮置扩散结构的电荷存储容量,从而避免像素单元的晕光现象的发生。
进一步的,控制部(即,栅极和栅极电介质层)相当于用于控制第一浮置扩散区和第二浮置扩散区的连通和断开的垂直栅极结构,其可以使得像素单元工作于动态范围不同的两种工作模式下。当不对栅极施加电压或者对栅极施加的电压不满足阈值条件时,像素单元工作在第一工作模式下,此时第一浮置扩散区和第二浮置扩散区彼此不连通,浮置扩散结构的电荷容量仅为第一浮置扩散区电荷容量,即,像素单元工作于低动态范围模式下。在第一工作模式下,像素单元不需要额外的供电,并且从浮置扩散结构读取电荷或者对浮置扩散结构进行复位的速度更快,但浮置扩散结构的电荷容量较小,因此适于应用在辐射强度不高、不易发生晕光的环境中(例如阴天或夜间环境)。当对栅极施加的电压满足阈值条件时,像素单元工作于第二工作模式下,此时在第一浮置扩散区和第二浮置扩散区之间形成沟道而使得两者彼此连通(沟道开启),浮置扩散结构的电荷容量约等于第一浮置扩散区和第二浮置扩散区的电荷容量的总和,即,像素单元工作于高动态范围模式下。在第二工作模式下,浮置扩散结构的电荷容量更大,但需要额外的电压,适于工作在辐射较强的环境中(例如晴天环境)。在根据本公开的实施例中,浮置扩散结构的电荷容量灵活可控,像素单元可以工作在不同的动态范围下。
本领域技术人员将理解,第一浮置扩散区和第二浮置扩散区可以具有相同或不同的任意形状,并且可以具有相同或不同的任意大小。在一些实施例中,第一浮置扩散区和第二浮置扩散区可以通过例如离子注入形成。
在一些实施例中,第一掺杂类型可以为P型,第二掺杂类型可以为N型。在另一些实施例中,第一掺杂类型可以为N型,第二掺杂类型可以为P型。在一些实施例中,第一浮置扩散区和第二浮置扩散区的掺杂浓度可以在1*1015cm-3到1*1019cm-3的范围内。
在一些实施例中,栅极从衬底的上表面起向下延伸的深度可以在200nm到1000nm的范围内,换言之,栅极的长度可以在200nm到1000nm的范围内。栅极可以由任意合适的导电材料构成,例如,可以包括多晶硅。为了提高栅极的导电能力,多晶硅中还可以掺杂有硼、磷、砷等的材料中的一种或多种。
在一些实施例中,栅极电介质层的厚度可以在5nm到150nm的范围内。栅极电介质层可以包括任意合适的电介质材料,例如可以包括选自以下材料中的一种或多种:氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铊、氮化铊等。
在一些实施例中,形成每个像素单元还可以包括:在衬底中形成用于感测辐射并生成电荷的光电二极管;以及在衬底中形成传输晶体管,其源极区和漏极区中的一个连接到光电二极管并且另一个连接到第一浮置扩散区,以用于控制光电二极管与第一浮置扩散区的连通或断开。例如,可以将衬底中的某个掺杂区域既用作传输晶体管的源极和漏极之一又用作第一浮置扩散区来实现两者的连接,即,可以通过共用一个掺杂区域来实现两者之间的连接。本领域技术人员将理解,形成传输晶体管的源极/漏极与光电二极管或第一浮置扩散区的连接的方式并不受限于此,而是可以通过任意适当的方式来实现。
在一些实施例中,步骤3201中的形成控制部还可以包括:在衬底中围绕栅极电介质层的底壁和侧壁处形成用于调节阈值条件的掺杂层。其中,掺杂层与第一浮置扩散区和第二浮置扩散区邻接。掺杂层例如可以掺杂有低剂量的第二掺杂类型的杂质,以用于降低形成反型层的阈值电压。
图4A至4G示出了根据本公开的示例性实施例的图3A-3B中所示的用于制造图像传感器的方法30的一个具体示例的各个步骤处的装置截面示意图。注意,图4A至图4G以图1所示的图像传感器10的结构为例进行了例示,但本领域的技术人员将理解,通过用于制造图像传感器的方法30可以实现多种图像传感器结构,包括但不限于图1所示的图像传感器10和图2中所示的图像传感器20。
在图4A中,提供具有第一掺杂类型的衬底100。在衬底100中可以形成有用于隔离各个像素单元的隔离结构150,该隔离结构例如可以是浅沟槽隔离(STI)。尽管图4A中未示出,但是衬底100中还可以形成有其它的半导体装置构件。
图4B至4D例示了在衬底100中形成控制部120的步骤。首先,如图4B所示,蚀刻衬底100以在将要形成控制部的位置处形成凹槽121。接着,如图4C所示,在凹槽121中以及衬底100之上形成电介质材料层123,然后在电介质材料层123之上形成栅极材料层125,使得所述凹槽121能够被填满。接着,如图4D所示,去除电介质材料层123和栅极材料层125的高于衬底100的上表面的部分,从而在凹槽中形成栅极122和栅极电介质层124。电介质材料层123用于形成控制部120的栅极电介质层124,因此电介质材料层123的组成和厚度取决于所期望的栅极电介质层124的组成和厚度。栅极材料层125用于形成控制部120的栅极122,因此所形成的栅极材料层125要填满凹槽,即,所形成的栅极材料层125的上表面应高于衬底100的上表面。另外,栅极材料层125的组成取决于所期望的栅极122的组成。
形成凹槽121的工艺流程包括但不限于光刻和蚀刻工艺。具体来说可以包括:在衬底100上施加光刻胶,透过掩模板对光刻胶进行曝光,以及对光刻胶进行显影处理,从而形成仅暴露衬底100的即将形成凹槽121的位置的光刻胶掩模层。然后,透过光刻胶掩模层对衬底100进行刻蚀,从而形成凹槽121。最后,去除衬底100上的光刻胶掩模层。
在一些实施例中,可以通过沉积工艺来形成电介质材料层123和/或栅极材料层125。在另一些实施例中,可以不沉积电介质材料层123,而是通过对凹槽121进行原位氧化(LOCOS)而形成由氧化硅组成的栅极电介质层。
在一些实施例中,可以通过化学机械抛光来去除电介质材料层123和栅极材料层125的高于衬底100的上表面的部分
在图4E中,在衬底100中控制部120的底部处形成第二浮置扩散区112。该第二浮置扩散区为第二掺杂类型,并且例如可以通过离子注入来形成。可以通过控制离子注入的条件来控制所形成的第二浮置扩散区112的位置、形状和大小。
在图4F中,在衬底100中第二浮置扩散区112上方的邻近衬底的上表面的位置处形成第一浮置扩散区110。该第一浮置扩散区110为第二掺杂类型,并且与第二浮置扩散区112物理地隔开。其中,栅极122经由栅极电介质层124与第一浮置扩散区110和第二浮置扩散区112邻接,以用于控制第一浮置扩散区和第二浮置扩散区的连通和断开。
在一些实施例中,图像传感器中的每个像素单元还可以包括形成在衬底100中的用于感测辐射从而生成电荷的光电二极管,以及形成在衬底100中的传输晶体管。传输晶体管的源极区和漏极区中的一个连接到光电二极管并且另一个连接到第一浮置扩散区110,以用于控制光电二极管与第一浮置扩散区110的连通或断开。例如,如图4F中所示,衬底100中还可以形成第一掺杂类型的掺杂区域132和第二掺杂类型的掺杂区域134,以构成用于感测辐射并生成电荷的光电二极管130。在本公开的实施例中,对于浮置扩散结构与衬底100中的其他结构的形成顺序并不做特别的限制。其他结构的形成步骤可以在浮置扩散结构的形成步骤之前或之后进行,或者与浮置扩散结构的形成步骤同时或者彼此交错地进行。因此,本领域技术人员均理解,虽然在图4F中例示了光电二极管的形成,但这并不构成对形成光电二极管130的步骤的限制。光电二极管也可以在浮置扩散结构形成之前或之后形成,或者如图4F中所示的,与形成浮置扩散结构的步骤同时或者彼此交错地形成。
在图4G中,在衬底100之上形成传输晶体管的栅极结构,其包括栅极140和形成在栅极140与衬底100之间的栅极绝缘层144,并且还可以包括形成在栅极140的侧壁上的侧壁绝缘层142。第二掺杂类型的掺杂区域134还用作传输晶体管的源极/漏极,并且第一浮置扩散区110还用做传输晶体管的漏极/源极。
至此,通过如上所述的图4A至图4G的步骤,形成了如图1中所示的图像传感器10。
图5示出了根据本公开的示例性实施例的图3A-3B中所示的用于制造图像传感器的方法30的另一个具体示例的某个步骤处的装置截面示意图。图5以图2所示的图像传感器20的结构为例进行了例示,但并不意图构成任何限制。
形成图像传感器20的步骤可以与形成图像传感器10的步骤类似。区别之处在于,在图4B和图4C所示的步骤之间,插入图5所示的步骤。具体而言,如图5所示,在图4B所示的形成凹槽121的步骤之后,通过例如离子注入等工艺,在凹槽121的底壁和侧壁处形成掺杂层226。接着,继续进行如图4C至4G所示的后续步骤。
另外,本公开的实施方式还可以包括以下示例:
1、一种图像传感器,其特征在于,所述图像传感器包括:衬底,具有形成在所述衬底中的至少一个像素单元,每个像素单元包括浮置扩散结构,所述浮置扩散结构包括:一浮置扩散区,形成在所述衬底中邻近上表面处;第二浮置扩散区,形成在所述衬底中所述第一浮置扩散区的下方,并且与所述第一浮置扩散区物理地隔开,其中,所述衬底为第一掺杂类型,所述第一浮置扩散区和所述第二浮置扩散区为第二掺杂类型;以及控制部,包括:栅极,嵌入在所述衬底中并且从所述衬底的上表面起向下延伸,以及栅极电介质层,形成在所述衬底中并且围绕所述栅极的底壁和侧壁;其中,所述栅极经由所述栅极电介质层与所述第一浮置扩散区和所述第二浮置扩散区邻接,以用于控制所述第一浮置扩散区和所述第二浮置扩散区的连通和断开。
2、根据1所述的图像传感器,其特征在于,其中,当对所述栅极施加的电压满足阈值条件时,在所述衬底的通过所述栅极电介质层与所述栅极邻接的部分处形成反型层,所述反型层使得所述第一浮置扩散区与所述第二浮置扩散区连通。
3、根据1所述的图像传感器,其特征在于,所述控制部还包括:掺杂层,形成在所述衬底中并且围绕所述栅极电介质层的底壁和侧壁,其中,所述掺杂层与所述第一浮置扩散区和所述第二浮置扩散区邻接。
4、根据1所述的图像传感器,其特征在于,每个像素单元还包括:形成在所述衬底中的光电二极管,用于感测辐射并生成电荷;以及形成在所述衬底中的传输晶体管,其源极区和漏极区中的一个连接到所述光电二极管并且另一个连接到第一浮置扩散区,以用于控制所述光电二极管与所述第一浮置扩散区的连通或断开。
5、根据1-4中任一项所述的图像传感器,其特征在于,其中,所述第一浮置扩散区和所述第二浮置扩散区的掺杂浓度在1*1015cm-3到1*1019cm-3的范围内。
6、根据1-4中任一项所述的图像传感器,其特征在于,所述栅极从所述衬底的上表面起向下延伸200nm到1000nm。
7、根据1-4中任一项所述的图像传感器,其特征在于,所述栅极包括多晶硅。
8、根据7所述的图像传感器,其特征在于,所述多晶硅中掺杂有选自以下各项的一种或多种:硼、磷、砷等。
9、根据1-4中任一项所述的图像传感器,其特征在于,所述栅极电介质层的厚度为5nm到150nm。
10、根据1-4中任一项所述的图像传感器,其特征在于,所述栅极电介质层包括选自以下材料中的一种或多种:氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铊、氮化铊等。
11、根据1-4中任一项所述的图像传感器,其特征在于,所述第一掺杂类型为P型,所述第二掺杂类型为N型。
12、根据4所述的图像传感器,其特征在于,所述光电二极管为钉扎二极管。
13、一种用于制造图像传感器的方法,其特征在于,所述方法包括:提供衬底,所述衬底具有第一掺杂类型;以及在所述衬底中形成至少一个像素单元,其中,形成每个像素单元包括:在所述衬底中形成控制部,所述控制部包括:栅极,嵌入在所述衬底中并且从所述衬底的上表面起向下延伸,以及栅极电介质层,形成在所述衬底中并且围绕所述栅极的底壁和侧壁;在所述衬底中所述控制部的底部处形成第二浮置扩散区,所述第二浮置扩散区为第二掺杂类型;以及在所述衬底中所述第二浮置扩散区上方的邻近所述衬底的上表面的位置处形成第一浮置扩散区,所述第一浮置扩散区为第二掺杂类型,并且与所述第二浮置扩散区物理地隔开;其中,所述栅极经由所述栅极电介质层与所述第一浮置扩散区和所述第二浮置扩散区邻接,以用于控制所述第一浮置扩散区和所述第二浮置扩散区的连通和断开。
14、根据13所述的方法,其特征在于,其中,当对所述栅极施加的电压满足阈值条件时,在所述衬底的通过所述栅极电介质层与所述栅极邻接的部分处形成反型层,所述反型层使得所述第一浮置扩散区与所述第二浮置扩散区连通。
15、根据13所述的方法,其特征在于,形成所述控制部还包括:在所述衬底中围绕所述栅极电介质层的底壁和侧壁处,形成掺杂层,其中,所述掺杂层与所述第一浮置扩散区和所述第二浮置扩散区邻接。
16、根据13所述的方法,其特征在于,形成每个像素单元还包括:在所述衬底中形成光电二极管,用于感测辐射并生成电荷;以及在所述衬底中形成传输晶体管,其源极区和漏极区中的一个连接到所述光电二极管并且另一个连接到第一浮置扩散区,以用于控制所述光电二极管与所述第一浮置扩散区的连通或断开。
17、根据13-16中任一项所述的方法,其特征在于,所述第一浮置扩散区和所述第二浮置扩散区通过离子注入形成。
18、根据13-16中任一项所述的方法,其特征在于,所述第一浮置扩散区和所述第二浮置扩散区的掺杂浓度在1*1015cm-3到1*1019cm-3的范围内。
19、根据13-16中任一项所述的方法,其特征在于,所述栅极从所述衬底的上表面起向下延伸200nm到1000nm。
20、根据13-16中任一项所述的方法,其特征在于,所述栅极包括多晶硅。
21、根据20所述的方法,其特征在于,所述多晶硅中掺杂有选自以下各项的一种或多种:硼、磷、砷等。
22、根据13-16中任一项所述的方法,其特征在于,所述栅极电介质层的厚度为5nm到150nm。
23、根据13-16中任一项所述的方法,其特征在于,所述栅极电介质层包括选自以下材料中一种或多种:氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铊、氮化铊等。
24、根据13-16中任一项所述的方法,其特征在于,所述第一掺杂类型为P型,所述第二掺杂类型为N型。
25、根据16所述的方法,其特征在于,所述光电二极管为钉扎二极管。
本领域技术人员将理解,除了如图示出的工艺和结构之外,本公开还包括形成半导体装置必需的其它任何工艺和结构。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等,如果存在的话,用于描述性的目的而并不一定用于描述不变的相对位置。应当理解,这样使用的词语在适当的情况下是可互换的,使得在此所描述的本公开的实施例,例如,能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的,词语“示例性的”意指“用作示例、实例或说明”,而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且,本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的,词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外,前面的描述可能提及了被“连接”或“邻接”在一起的元件或节点或特征。如在此所使用的,除非另外明确说明,“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地,除非另外明确说明,“邻接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用,即使这两个特征可能并没有直接连接也是如此。也就是说,“邻接”意图包含元件或其它特征的直接连结和间接连结,包括利用一个或多个中间元件的连接。
另外,仅仅为了参考的目的,还可以在本文中使用“第一”、“第二”等类似术语,并且因而并非意图限定。例如,除非上下文明确指出,否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解,“包括/包含”一词在本文中使用时,说明存在所指出的特征、整体、步骤、操作、单元和/或组件,但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中,术语“提供”从广义上用于涵盖获得对象的所有方式,因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到,在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作,单个操作可以分布于附加的操作中,并且操作可以在时间上至少部分重叠地执行。而且,另选的实施例可以包括特定操作的多个实例,并且在其他各种实施例中可以改变操作顺序。但是,其它的修改、变化和替换同样是可能的。因此,本说明书和附图应当被看作是说明性的,而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本公开的范围。在此公开的各实施例可以任意组合,而不脱离本公开的精神和范围。本领域的技术人员还应理解,可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种图像传感器,其特征在于,所述图像传感器包括:
衬底,具有形成在所述衬底中的至少一个像素单元,每个像素单元包括浮置扩散结构,所述浮置扩散结构包括:
第一浮置扩散区,形成在所述衬底中邻近上表面处;
第二浮置扩散区,形成在所述衬底中所述第一浮置扩散区的下方,并且与所述第一浮置扩散区物理地隔开,其中,所述衬底为第一掺杂类型,所述第一浮置扩散区和所述第二浮置扩散区为第二掺杂类型;以及
控制部,包括:
栅极,嵌入在所述衬底中并且从所述衬底的上表面起向下延伸,以及
栅极电介质层,形成在所述衬底中并且围绕所述栅极的底壁和侧壁;
其中,所述栅极经由所述栅极电介质层与所述第一浮置扩散区和所述第二浮置扩散区邻接,以用于控制所述第一浮置扩散区和所述第二浮置扩散区的连通和断开。
2.根据权利要求1所述的图像传感器,其特征在于,
其中,当对所述栅极施加的电压满足阈值条件时,在所述衬底的通过所述栅极电介质层与所述栅极邻接的部分处形成反型层,所述反型层使得所述第一浮置扩散区与所述第二浮置扩散区连通。
3.根据权利要求1所述的图像传感器,其特征在于,所述控制部还包括:
掺杂层,形成在所述衬底中并且围绕所述栅极电介质层的底壁和侧壁,
其中,所述掺杂层与所述第一浮置扩散区和所述第二浮置扩散区邻接。
4.根据权利要求1所述的图像传感器,其特征在于,每个像素单元还包括:
形成在所述衬底中的光电二极管,用于感测辐射并生成电荷;以及
形成在所述衬底中的传输晶体管,其源极区和漏极区中的一个连接到所述光电二极管并且另一个连接到第一浮置扩散区,以用于控制所述光电二极管与所述第一浮置扩散区的连通或断开。
5.根据权利要求1-4中任一项所述的图像传感器,其特征在于,
其中,所述第一浮置扩散区和所述第二浮置扩散区的掺杂浓度在1*1015cm-3到1*1019cm-3的范围内。
6.根据权利要求1-4中任一项所述的图像传感器,其特征在于,所述栅极从所述衬底的上表面起向下延伸200nm到1000nm。
7.根据权利要求1-4中任一项所述的图像传感器,其特征在于,所述栅极包括多晶硅。
8.根据权利要求7所述的图像传感器,其特征在于,所述多晶硅中掺杂有选自以下各项的一种或多种:硼、磷、砷等。
9.根据权利要求1-4中任一项所述的图像传感器,其特征在于,所述栅极电介质层的厚度为5nm到150nm。
10.根据权利要求1-4中任一项所述的图像传感器,其特征在于,所述栅极电介质层包括选自以下材料中的一种或多种:氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铊、氮化铊等。
CN201910118727.2A 2019-02-18 2019-02-18 图像传感器及其制造方法 Pending CN109887939A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910118727.2A CN109887939A (zh) 2019-02-18 2019-02-18 图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910118727.2A CN109887939A (zh) 2019-02-18 2019-02-18 图像传感器及其制造方法

Publications (1)

Publication Number Publication Date
CN109887939A true CN109887939A (zh) 2019-06-14

Family

ID=66928368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910118727.2A Pending CN109887939A (zh) 2019-02-18 2019-02-18 图像传感器及其制造方法

Country Status (1)

Country Link
CN (1) CN109887939A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211956A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
US20160219236A1 (en) * 2015-01-26 2016-07-28 Kabushiki Kaisha Toshiba Solid-state image pickup device
CN105934826A (zh) * 2014-12-18 2016-09-07 索尼公司 固态图像传感器、成像装置和电子设备
US20170278883A1 (en) * 2016-03-25 2017-09-28 SK Hynix Inc. Transistor and image sensor having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211956A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
CN105934826A (zh) * 2014-12-18 2016-09-07 索尼公司 固态图像传感器、成像装置和电子设备
US20160219236A1 (en) * 2015-01-26 2016-07-28 Kabushiki Kaisha Toshiba Solid-state image pickup device
US20170278883A1 (en) * 2016-03-25 2017-09-28 SK Hynix Inc. Transistor and image sensor having the same

Similar Documents

Publication Publication Date Title
US7071020B2 (en) Method of forming an elevated photodiode in an image sensor
US7119322B2 (en) CMOS image sensor having pinned diode floating diffusion region
US7148525B2 (en) Using high-k dielectrics in isolation structures method, pixel and imager device
US8298846B2 (en) Transparent conductor based pinned photodiode
US7649201B2 (en) Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels
US7821046B2 (en) Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels
US20070045679A1 (en) Implanted isolation region for imager pixels
CN107104115A (zh) 半导体器件及其制造方法
US20040092054A1 (en) Grounded gate for reducing dark current in CMOS image sensors
JP2006526290A (ja) Cmosaps用のダブルピンフォトダイオードおよびその形成方法
US20090121264A1 (en) Cmos image sensor and method of forming the same
JP2002033484A (ja) 半導体装置
KR20080084849A (ko) P 및 n 도핑된 게이트를 갖는 집적 회로를 제공하는 방법및 장치
CN104465679B (zh) 背照式图像传感器中的像素隔离结构
US7420233B2 (en) Photodiode for improved transfer gate leakage
CN101599499A (zh) 无残像cmos图像传感器的像素结构和制造方法
JP4061609B2 (ja) 延伸されたピンドフォトダイオ―ドを有するイメ―ジセンサ及びその製造方法
US10957726B2 (en) Image sensors having a reduced settling time
US20050189573A1 (en) Self masking contact using an angled implant
CN111009540B (zh) 一种cmos图像传感器结构及制造方法
US20160043131A1 (en) Semiconductor device and manufacturing method thereof
CN109887939A (zh) 图像传感器及其制造方法
CN102522416B (zh) 图像传感器及其制造方法
KR20070033718A (ko) 씨모스 이미지 센서 및 그 제조방법
US10566367B2 (en) Semiconductor device and a manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190614

WD01 Invention patent application deemed withdrawn after publication