CN109871342A - 自适应连接的串行接口电路及其自适应连接方法 - Google Patents

Abstract

本发明涉及了一种自适应连接的串行接口电路及其自适应连接方法，该自适应连接的串行接口电路包括协议解析模块，还包括：侦测模块，用于分别对两个连接线上的信号进行特征侦测，并根据所述两个连接线的特征信息来识别所述两个连接线；调整模块，用于根据所述侦测模块的侦测结果，对所述两个连接线的线序进行调整，并将线序调整后的两个连接线上的信号送入协议解析模块。实施本发明的技术方案，不但不影响正常的串行通讯，而且，还有利于布线。

Description

自适应连接的串行接口电路及其自适应连接方法

技术领域

本发明涉及集成电路设计领域，尤其涉及一种自适应连接的串行接口电路及其自适应连接方法。

背景技术

现有集成电路(IC)之间通讯接口中，I2C(Inter－Integrated Circuit)是一种应用极为广泛的总线方式，I2C总线是PHLIPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。

I2C总线只有两根双向信号线。一根是SDA数据线，另一根是SCL时钟线，用于连接单片机及外围设备，例如，如图1所示，单片机A、B分别通过I2C总线连接SARM、E2PROM、A/D、D/A、日历时钟、或其它外围设备。

I2C总线发送数据的过程时序如图2A所示，整个过程包括以下几个通讯状态：

空闲：SDA数据线和SCL时钟线都是高电平。接收器件收到一个完整的数据字节后，有可能需要完成一些其它工作，如处理内部中断服务等，可能无法立刻接收下一个字节，这时接收器件可以将SCL时钟线拉成低电平，从而使主机处于等待状态。直到接收器件准备好接收下一个字节时，再释放SCL线使之为高电平，从而使数据传送可以继续进行。

起始：如图2B所示，SCL时钟线为高电平期间，SDA数据线由高电平向低电平的变化表示起始信号；

停止：如图2C所示，SCL时钟线为高电平期间，SDA数据线由低电平向高电平的变化表示终止信号；

传送数据：如图2D所示的传送逻辑“0”，如图2E所示的传送逻辑“1”，需说明的是，在SCL时钟线上的电平信号跳变读取期间，要保持SDA数据线上电平信号的稳定。

但是，在连接集成电路芯片时，各个集成电路芯片之间必须是相同的连接线相并联，不同的连接线不能交叉连接，否则无法解析。

发明内容

本发明要解决的技术问题在于，针对现有技术中不同的连接线不能交叉连接的缺陷，提供一种自适应连接的串行接口电路及其自适应连接方法，使不同的连接线可交叉连接。

本发明解决其技术问题所采用的技术方案是：构造一种自适应连接的串行接口电路，包括协议解析模块，还包括：

侦测模块，用于分别对两个连接线上的信号进行特征侦测，并根据所述两个连接线的特征信息来识别所述两个连接线；

调整模块，用于根据所述侦测模块的侦测结果，对所述两个连接线的线序进行调整，并将线序调整后的两个连接线上的信号送入协议解析模块。

优选地，所述侦测模块包括：

第一计数器，用于在预设时间内对其中一个连接线上的电平信号的边沿个数进行计数；

第二计数器，用于在预设时间内对另一个连接线上的电平信号的边沿个数进行计数；

识别单元，用于根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。

优选地，所述边沿个数为上升沿个数，而且，所述第一计数器的输入端连接所述其中一个连接线，所述第二计数器的输入端连接所述另一个连接线。

优选地，所述边沿个数为下降沿个数，而且，所述侦测模块还包括第一非门和第二非门，所述第一非门的输入端连接所述其中一个连接线，所述第一非门的输出端连接所述第一计数器的输入端；所述第二非门的输入端连接所述另一个连接线，所述第二非门的输出端连接所述第二计数器的输入端。

优选地，所述边沿个数为上升沿个数与下降沿个数的和，而且，所述侦测模块还包括第一延时单元、第二延时单元、第一异或门和第二异或门，而且，所述第一延时单元的输入端连接所述其中一个连接线，所述第一异或门的两个输入端分别连接所述其中一个连接线和所述第一延时单元的输出端，所述第一异或门的输出端连接所述第一计数器的输入端；所述第二延时单元的输入端连接所述另一连接线，所述第二异或门的两个输入端分别连接所述另一连接线和所述第二延时单元的输出端，所述第二异或门的输出端连接所述第二计数器的输入端。

优选地，所述识别单元为比较器或除法器。

优选地，所述调整模块包括第一切换开关、第二切换开关，其中，所述第一切换开关的第一静触头及所述第二切换开关的第二静触头分别连接所述其中一个连接线，所述第一切换开关的第二静触头及所述第二切换开关的第一静触头分别连接所述另一个连接线，所述第一切换开关的动触头和所述第二切换开关的动触头分别连接所述协议解析模块的SCL时钟线和SDA数据线，而且，所述第一切换开关的控制端和所述第二切换开关的控制端分别连接侦测模块。

本发明还构造一种串行接口电路的自适应连接方法，包括：

步骤S10.分别对两个连接线上的信号进行特征侦测，并根据所述两个连接线的特征信息来识别所述两个连接线；

步骤S20.根据识别结果对所述两个连接线的线序进行调整；

步骤S30.将线序调整后的两个连接线上信号送入协议解析模块进行协议解析。

优选地，所述步骤S10包括：

步骤S11.在预设时间内分别对两个连接线上的电平信号的边沿个数进行计数；

步骤S12.根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。

优选地，所述步骤S10包括：

步骤S13.分别侦测两个连接线上的载波信号的频率；

步骤S14.根据所述两个连接线上的载波信号的频率来识别所述两个连接线。

实施本发明的技术方案，对于通过串行接口连接的两个设备，两个设备之间的连接线可进行任意连接。在任意连接后，串行接口电路通过对两个连接线上的信号进行特征侦测后可获取特征信息，进而识别出两个连接线，然后将连接关系自动调整正确。因此，不但不影响正常的串行通讯，而且，还有利于布线，例如PCB走线可以不用换层，就可以实现交叉连接的矫正。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：

图1是单片机及外围设备通过I2C总线连接的示意图；

图2A是I2C总线的时序图；

图2B是I2C总线的起始状态的时序图；

图2C是I2C总线的停止状态的时序图；

图2D是I2C总线的传送逻辑0状态的时序图；

图2E是I2C总线的传送逻辑1状态的时序图；

图3是本发明自适应连接的串行接口电路实施例一的逻辑结构图；

图4是图3中侦测模块实施例一的逻辑结构图；

图5是图3中调整模块实施例一的逻辑结构图；

图6是本发明串行接口电路的自适应连接方法实施例一的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图3是本发明自适应连接的串行接口电路实施例一的逻辑结构图，该实施例的串行接口电路包括侦测模块10、调整模块20和协议解析模块30，其中，侦测模块10用于分别对两个连接线上的信号进行特征侦测，并根据两个连接线的特征信息来识别两个连接线；调整模块20用于根据侦测模块10的侦测结果，对两个连接线的线序进行调整，并将线序调整后的两个连接线上的信号送入协议解析模块30，以使协议解析模块30对两个连接线上的信号进行解析。需说明的是，串行接口的两个连接线可均传输电平信号，也可均传输载波信号，或一个传输电平信号另一个传输载波信号。

实施该实施例的技术方案，对于通过串行接口连接的两个设备，两个设备之间的连接线可进行任意连接。在任意连接后，串行接口电路通过对两个连接线上的信号进行特征侦测后可获取特征信息，进而识别出两个连接线，然后将连接关系自动调整正确。因此，不但不影响正常的串行通讯，而且，还有利于布线，例如PCB走线可以不用换层，就可以实现交叉连接的矫正。

在一个具体实施例中，串行接口为I2C接口，其中一个连接线为SCL时钟线，用于传输时钟信号；另一个连接线为SDA数据线，主要传输数据或地址。I2C总线有几个通讯状态：空闲、起始、停止、逻辑‘0’和‘1’的传输。例如总线地址宽度是7个Bit，结合图2D和图2E，SCL时钟线的边沿跳变个数要比SDA数据线多，而且，至少是SDA数据线的两倍以上。因此，可根据SCL时钟线和SDA数据线上电平信号的边沿跳变的频度来识别哪个连接线是SCL时钟线，哪个连接线是SDA数据线。

在该实施例中，侦测模块10包括第一计数器、第二计数器和识别单元，其中，第一计数器用于在预设时间内对其中一个连接线上的电平信号的边沿个数进行计数；第二计数器用于在预设时间内对另一个连接线上的电平信号的边沿个数进行计数；识别单元用于根据两个连接线的边沿个数来识别两个连接线为SDA数据线或SCL时钟线。优选地，识别单元例如为比较器或除法器，在为比较器时，该比较器通过对两个连接线的边沿个数的大小进行比较，且确定边沿个数较大的连接线为SCL时钟线，边沿个数较小的连接线为SDA时钟线；在为除法器时，该比较器通过将第一连接线的边沿个数与第二连接线的边沿个数进行相除，若结果大于等于2，则认为第一连接线为SCL连接线，第二连接线为SDA数据线，反之亦然。

在一个具体应用中，特征信息为上升沿个数。另外，侦测模块包括第一计数器、第二计数器和识别单元，而且，第一计数器的输入端连接其中一个连接线，第二计数器的输入端连接另一个连接线，第一计数器和第二计数器的输出端分别连接识别单元。在该实施例中，例如某个时刻复位后，第一计数器对第一连接线上的上升沿进行计数，第二计数器对第二连接线上的上升沿进行计数，然后比较器对两个计数器的计数值进行比较，当第一计数值比第二计数值落后一定数值(例如以8为数值门限)时，可以表明第二连接线对应是SCL。由于主机向从机发送信号后，从机需要回复ACK，因此在没有建立可靠识别前，从机可以获得足够多的计数器数值差异。

在另一个具体应用中，特征信息为下降沿个数。另外，侦测模块包括第一非门、第二非门、第一计数器、第二计数器和识别单元，而且，第一非门的输入端连接其中一个连接线，第一非门的输出端连接第一计数器的输入端；第二非门的输入端连接另一个连接线，第二非门的输出端连接第二计数器的输入端，第一计数器和第二计数器的输出端分别连接识别单元。该实施例的工作原理与上一实施例类似，所不同的仅是对每个连接线上的电平信号的下降沿进行计数。

在再一个具体应用中，特征信息为上升沿个数与下降沿个数的和。另外，结合图4，侦测模块包括第一延时单元14、第二延时单元15、第一异或门16、第二异或门17、第一计数器11、第二计数器12和识别单元13，而且，第一延时单元14的输入端连接其中一个连接线，第一异或门16的两个输入端分别连接其中一个连接线和第一延时单元14的输出端，第一异或门16的输出端连接第一计数器11的输入端；第二延时单元15的输入端连接另一连接线，第二异或门17的两个输入端分别连接另一连接线和第二延时单元15的输出端，第二异或门17的输出端连接第二计数器12的输入端，第一计数器11和第二计数器12的输出端分别连接识别单元。该实施例的工作原理与前两个实施例类似，所不同的仅是前两个实施例的计数器为单边沿触发，而本实施例的计数器为双边沿触发，即，对连接线上的电平信号的上升沿与下降沿之和进行计数。

图5是图3中调整模块实施例一的逻辑结构图，该实施例的调整模块包括第一切换开关K1、第二切换开关K2，其中，第一切换开关K1的第一静触头及第二切换开关K2的第二静触头分别连接其中一个连接线，第一切换开关K1的第二静触头及第二切换开关K2的第一静触头分别连接另一个连接线，第一切换开关K1的动触头和第二切换开关K2的动触头分别连接协议解析模块的SCL时钟线和SDA数据线，而且，第一切换开关K1的控制端和第二切换开关K2的控制端分别连接侦测模块。

进一步地，调整模块还可包括控制单元，侦测模块的侦测结果送入控制单元，控制单元在接收到侦测结果后，还可延时一特定时间再控制两个切换开关K1、K2的动作，以防止抖动。进一步地，该控制单元还可控制两个计数器的启停状态，例如，在未进行自适应调整时，向两个计数器发送使能信号，以启动计数器开始计数；在进行自适应调整后，可控制两个计数器停止计数。当然，计数器也可由后级电路来控制，或一直使能计数器在工作状态。

图6是本发明串行接口电路的自适应连接方法实施例一的流程图，该实施例的自适应连接方法包括：

步骤S10.分别对两个连接线上的信号进行特征侦测，并根据所述两个连接线的特征信息来识别所述两个连接线，其中，两个连接线上的信号可均为电平信号，也可均为载波信号，或者，一个为电平信号，另一个为载波信号；

步骤S20.根据识别结果对所述两个连接线的线序进行调整；

步骤S30.将线序调整后的两个连接线上信号送入协议解析模块进行协议解析。

在一个具体实施例中，串行接口为I2C接口，两个连接线分别为SCL时钟线、SDA数据线，此时，步骤S10可包括：

步骤S11.在预设时间内分别对两个连接线上的电平信号的边沿个数进行计数，边沿个数可为上升沿个数、下降沿个数、或上升沿与下降沿的个数之和；

步骤S12.根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。

当然，在其它实施例中，在对I2C的两个连接线进行识别时，可预先设定仅其中一个连接线上传输特定的特征码，这样，在对两个连接线上的电平信号进行侦测时，只需侦测哪个连接线上的电平信号包含特征码即可识别出连接线。

在另一个具体实施例中，两个连接线上的信号分别为载波信号，此时，步骤S10可包括：

步骤S13.分别侦测两个连接线上的载波信号的频率；

步骤S14.根据所述两个连接线上的载波信号的频率来识别所述两个连接线。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何纂改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种自适应连接的串行接口电路，包括协议解析模块，其特征在于，还包括：

侦测模块，用于分别对两个连接线上的信号进行特征侦测，并根据所述两个连接线的特征信息来识别所述两个连接线；

调整模块，用于根据所述侦测模块的侦测结果，对所述两个连接线的线序进行调整，并将线序调整后的两个连接线上的信号送入协议解析模块。

2.根据权利要求1所述的自适应连接的串行接口电路，其特征在于，所述侦测模块包括：

第一计数器，用于在预设时间内对其中一个连接线上的电平信号的边沿个数进行计数；

第二计数器，用于在预设时间内对另一个连接线上的电平信号的边沿个数进行计数；

识别单元，用于根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。

3.根据权利要求2所述的自适应连接的串行接口电路，其特征在于，所述边沿个数为上升沿个数，而且，所述第一计数器的输入端连接所述其中一个连接线，所述第二计数器的输入端连接所述另一个连接线。

4.根据权利要求2所述的自适应连接的串行接口电路，其特征在于，所述边沿个数为下降沿个数，而且，所述侦测模块还包括第一非门和第二非门，所述第一非门的输入端连接所述其中一个连接线，所述第一非门的输出端连接所述第一计数器的输入端；所述第二非门的输入端连接所述另一个连接线，所述第二非门的输出端连接所述第二计数器的输入端。

5.根据权利要求2所述的自适应连接的串行接口电路，其特征在于，所述边沿个数为上升沿个数与下降沿个数的和，而且，所述侦测模块还包括第一延时单元、第二延时单元、第一异或门和第二异或门，而且，所述第一延时单元的输入端连接所述其中一个连接线，所述第一异或门的两个输入端分别连接所述其中一个连接线和所述第一延时单元的输出端，所述第一异或门的输出端连接所述第一计数器的输入端；所述第二延时单元的输入端连接所述另一连接线，所述第二异或门的两个输入端分别连接所述另一连接线和所述第二延时单元的输出端，所述第二异或门的输出端连接所述第二计数器的输入端。

6.根据权利要求2-5任一项所述的自适应连接的串行接口电路，其特征在于，所述识别单元为比较器或除法器。

7.根据权利要求1所述的自适应连接的串行接口电路，其特征在于，所述调整模块包括第一切换开关、第二切换开关，其中，所述第一切换开关的第一静触头及所述第二切换开关的第二静触头分别连接所述其中一个连接线，所述第一切换开关的第二静触头及所述第二切换开关的第一静触头分别连接所述另一个连接线，所述第一切换开关的动触头和所述第二切换开关的动触头分别连接所述协议解析模块的SCL时钟线和SDA数据线，而且，所述第一切换开关的控制端和所述第二切换开关的控制端分别连接侦测模块。

8.一种串行接口电路的自适应连接方法，其特征在于，包括：

步骤S10.分别对两个连接线上的信号进行特征侦测，并根据所述两个连接线的特征信息来识别所述两个连接线；

步骤S20.根据识别结果对所述两个连接线的线序进行调整；

步骤S30.将线序调整后的两个连接线上信号送入协议解析模块进行协议解析。

9.根据权利要求8所述的串行接口电路的自适应连接方法，其特征在于，所述步骤S10包括：

步骤S11.在预设时间内分别对两个连接线上的电平信号的边沿个数进行计数；

步骤S12.根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。

10.根据权利要求8所述的串行接口电路的自适应连接方法，其特征在于，所述步骤S10包括：

步骤S13.分别侦测两个连接线上的载波信号的频率；

步骤S14.根据所述两个连接线上的载波信号的频率来识别所述两个连接线。