CN109871343A - 接口电路、电子装置及信号传输方法 - Google Patents
接口电路、电子装置及信号传输方法 Download PDFInfo
- Publication number
- CN109871343A CN109871343A CN201711270707.4A CN201711270707A CN109871343A CN 109871343 A CN109871343 A CN 109871343A CN 201711270707 A CN201711270707 A CN 201711270707A CN 109871343 A CN109871343 A CN 109871343A
- Authority
- CN
- China
- Prior art keywords
- connecting lines
- signal
- interface circuit
- line
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
本发明涉及了一种接口电路、电子装置及信号传输方法,该接口电路包括:侦测模块,用于在前级主机通过连接线发送信号时,分别对两个连接线上的信号进行特征侦测,并根据两个连接线的特征信息来识别两个连接线的信号类型;判断模块,用于判断所识别出的两个连接线的信号类型是否与预设的信号类型一致;协议解析模块,用于在所识别出的两个连接线的信号类型与预设的信号类型一致时,对两个连接线上的信号进行解析。实施本发明的技术方案,前级主机在对两个后级设备控制时,只需调整两个端口输出的信号类型即可,而且,后级设备不需要任何其它硬件上的差异化处理,可以做到相同型号库存管理,因此无需增加后级设备的成本。
Description
技术领域
本发明涉及集成电路设计领域,尤其涉及一种接口电路、电子装置及信号传输方法。
背景技术
现有集成电路(IC)之间通讯接口中,I2C(Inter-Integrated Circuit)是一种应用极为广泛的总线方式,I2C总线是PHLIPS公司推出的一种串行总线,是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。
I2C总线只有两根双向信号线。一根是SDA数据线,另一根是SCL时钟线,用于连接单片机及外围设备,例如,如图1所示,单片机A、B分别通过I2C总线连接SARM、E2PROM、A/D、D/A、日历时钟、或其它外围设备。
I2C总线发送数据的过程时序如图2A所示,整个过程包括以下几个通讯状态:
空闲:SDA数据线和SCL时钟线都是高电平。接收器件收到一个完整的数据字节后,有可能需要完成一些其它工作,如处理内部中断服务等,可能无法立刻接收下一个字节,这时接收器件可以将SCL时钟线拉成低电平,从而使主机处于等待状态。直到接收器件准备好接收下一个字节时,再释放SCL线使之为高电平,从而使数据传送可以继续进行。
起始:如图2B所示,SCL时钟线为高电平期间,SDA数据线由高电平向低电平的变化表示起始信号;
停止:如图2C所示,SCL时钟线为高电平期间,SDA数据线由低电平向高电平的变化表示终止信号;
传送数据:如图2D所示的传送逻辑“0”,如图2E所示的传送逻辑“1”,需说明的是,在SCL时钟线上的电平信号跳变读取期间,要保持SDA数据线上电平信号的稳定。
在由前级主机与多个后级设备组成的电子装置中,前级主机若要对后级设备实现控制,需提前知道每个后级设备的地址。但是,当在该电子装置中新加入另一前级主机,而该前级主机也需要对后级设备进行控制时,就需要为同一后级设备配置不同的地址,目前的做法一般有以下几种:
1.后级设备的芯片有额外的Pin脚,在其PCB上进行特定的连接,从而让系统配置不同的地址,但这样会带来硬件成本的增加;
2.后级设备中内置不同的固件,固件在系统中去配置协议解析器,不同固件带来管理成本,但这样会带来软件管理困难的问题;
3.后级设备内部用Efuse等有硬件成本的电路将差异化的地址进行烧录,但是这样会带来库存管理的成本的增加。
发明内容
本发明要解决的技术问题在于,针对现有技术中的上述成本高的缺陷,提供一种接口电路、电子装置及信号传输方法,无需增加成本。
本发明解决其技术问题所采用的技术方案是:构造一种后级设备,通过两个连接线与前级主机相连,包括:
侦测模块,用于在前级主机通过连接线发送信号时,分别对两个连接线上的信号进行特征侦测,并根据所述两个连接线的特征信息来识别所述两个连接线的信号类型;
判断模块,用于判断所识别出的所述两个连接线的信号类型是否与预设的信号类型一致;
协议解析模块,用于在所识别出的所述两个连接线的信号类型与预设的信号类型一致时,对所述两个连接线上的信号进行解析。
优选地,所述侦测模块包括:
第一计数器,用于在预设时间内对其中一个连接线上的电平信号的边沿个数进行计数;
第二计数器,用于在预设时间内对另一个连接线上的电平信号的边沿个数进行计数;
识别单元,用于根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。
优选地,所述边沿个数为上升沿个数,而且,所述第一计数器的输入端连接所述其中一个连接线,所述第二计数器的输入端连接所述另一个连接线。
优选地,所述边沿个数为下降沿个数,而且,所述侦测模块还包括第一非门和第二非门,所述第一非门的输入端连接所述其中一个连接线,所述第一非门的输出端连接所述第一计数器的输入端;所述第二非门的输入端连接所述另一个连接线,所述第二非门的输出端连接所述第二计数器的输入端。
优选地,所述边沿个数为上升沿个数与下降沿个数的和,而且,所述侦测模块还包括第一延时单元、第二延时单元、第一异或门和第二异或门,而且,所述第一延时单元的输入端连接所述其中一个连接线,所述第一异或门的两个输入端分别连接所述其中一个连接线和所述第一延时单元的输出端,所述第一异或门的输出端连接所述第一计数器的输入端;所述第二延时单元的输入端连接所述另一连接线,所述第二异或门的两个输入端分别连接所述另一连接线和所述第二延时单元的输出端,所述第二异或门的输出端连接所述第二计数器的输入端。
优选地,所述识别单元为比较器或除法器。
本发明还构造一种电子装置,包括前级主机、第一后级设备和第二后级设备,所述第一后级设备和所述第二后级设备均包括以上所述的接口电路,其中,所述第一后级设备的接口电路的第一端及所述第二后级设备的接口电路的第二端分别通过相应连接线连接所述前级主机的第一端,所述第一后级设备的接口电路的第二端及所述第二后级设备的接口电路的第一端分别通过相应连接线连接所述前级主机的第二端。
本发明还构造一种信号传输方法,包括:
步骤S10.在前级主机通过连接线发送信号时,后级设备分别对两个连接线上的信号进行特征侦测,并根据所述两个连接线的特征信息来识别所述两个连接线的信号类型;
步骤S20.判断所识别出的所述两个连接线的信号类型是否与预设的信号类型一致,若是,则执行步骤S30;
步骤S30.对所述两个连接线上的信号进行解析。
优选地,所述步骤S10包括:
步骤S11.在预设时间内分别对两个连接线上的电平信号的边沿个数进行计数;
步骤S12.根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。
优选地,所述步骤S10包括:
步骤S13.分别侦测两个连接线上的载波信号的频率;
步骤S14.根据所述两个连接线上的载波信号的频率来识别所述两个连接线。
实施本发明的技术方案,前级主机在对两个后级设备控制时,无需提前知道两个后级设备的地址,只需调整两个端口输出的信号类型,就可实现对不同的后级设备的控制,而且,后级设备不需要任何其它硬件上的差异化处理,可以做到相同型号库存管理,因此无需增加后级设备的成本。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。附图中:
图1是单片机及外围设备通过I2C总线连接的示意图;
图2A是I2C总线的时序图;
图2B是I2C总线的起始状态的时序图;
图2C是I2C总线的停止状态的时序图;
图2D是I2C总线的传送逻辑0状态的时序图;
图2E是I2C总线的传送逻辑1状态的时序图;
图3是本发明电子装置实施例一的逻辑结构图;
图4是本发明接口电路实施例一的逻辑结构图;
图5是图4中侦测模块实施例一的逻辑结构图;
图6是本发明信号传输方法实施例一的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图3是本发明电子装置实施例一的逻辑结构图,该实施例的电子装置包括前级主机20和两个后级设备10、10′,其中,前级主机20具有A、B两端,后级设备10的接口电路具有C、D两端,后级设备10′的接口电路具有C′、D′两端,而且,C端与C′端的类型相同,D端与D′端的类型相同,而且,A端分别通过相应连接线与C、D′端相连,B端分别通过相应连接线与D、C′端相连。另外,前级主机20在对不同的后级设备10、10′进行控制时,A、B两端输出的信号类型可对调,例如,在需要向后级设备10发送信息时,A端输出第一类型的信号,B端输出第二类型的信号;在需要向后级设备10′发送信息时,A端输出第二类型的信号,B端输出第一类型的信号。
图4是本发明接口电路实施例一的逻辑结构图,该实施例的接口电路应用在后级设备中,且通过两个连接线与前级主机相连,而且,具体包括侦测模块11、判断模块12和协议解析模块13,其中,侦测模块11用于在前级主机通过连接线发送信号时,分别对两个连接线上的信号进行特征侦测,并根据所述两个连接线的特征信息来识别所述两个连接线的信号类型;判断模块12用于判断所识别出的所述两个连接线的信号类型是否与预设的信号类型一致;协议解析模块13用于在所识别出的所述两个连接线的信号类型与预设的信号类型一致时,对所述两个连接线上的信号进行解析。
下面结合图3和图4说明该接口电路的工作原理:
若设定后级设备10的接口电路的C端与后级设备10′的接口电路的C′端的信号类型为第一类型,后级设备10的D端与后级设备10′的D′端的信号类型为第二类型。而且,按照图3所示的连接方式连接前级设备20及两个后级设备10、10′。
当前级主机20需要向对后级设备10发送指令时,可使其A端输出第一类型的信号,其B端输出第二类型的信号,此时,在后级设备10中,侦测模块11通过特征侦测可识别出C端的信号类型为第一类型,D端的信号类型为第二类型。然后,判断模块12可判断出该两个连接线上的信号类型分别与预设的信号类型一致,即,确定该信号是发给自己的,进而可触发协议解析模块13对两个连接线上的信号进行解析;而对于后级设备10′,在对两个连接线上的信号特征进行侦测后,判断该两个连接线上的信号类型均与预设的信号类型不一致,进而确定该信号不是发给自己的,便丢弃不做处理。
当前级主机20需要向对后级设备10′发送指令时,可使其A端输出第二类型的信号,其B端输出第一类型的信号,此时,在后级设备10′中,侦测模块11通过特征侦测可识别出C′端的信号类型为第一类型,D′端的信号类型为第二类型。然后,判断模块12可判断出该两个连接线上的信号类型分别与预设的信号类型一致,即,确定该信号是发给自己的,进而可触发协议解析模块13对两个连接线上的信号进行解析;而对于后级设备10,在对两个连接线上的信号特征进行侦测后,判断该两个连接线上的信号类型均与预设的信号类型不一致,进而确定该信号不是发给自己的,便丢弃不做处理。
综上可得,前级主机20在对两个后级设备10、10′控制时,无需提前知道这两个后级设备10、10′的地址,只需调整两个端口输出的信号类型,就可实现对不同的后级设备10、10′的控制。
在一个具体实施例中,电子装置中各个设备之间的接口为I2C接口,其中一个连接线为SCL时钟线,用于传输时钟信号;另一个连接线为SDA数据线,主要传输数据或地址。I2C总线有几个通讯状态:空闲、起始、停止、逻辑‘0’和‘1’的传输。例如总线地址宽度是7个Bit,结合图2D和图2E,SCL时钟线的边沿跳变个数要比SDA数据线多,而且,至少是SDA数据线的两倍以上。因此,可根据SCL时钟线和SDA数据线上电平信号的边沿跳变的频度来识别哪个连接线是SCL时钟线,哪个连接线是SDA数据线。
在该实施例中,侦测模块包括第一计数器、第二计数器和识别单元,其中,第一计数器用于在预设时间内对其中一个连接线上的电平信号的边沿个数进行计数;第二计数器用于在预设时间内对另一个连接线上的电平信号的边沿个数进行计数;识别单元用于根据两个连接线的边沿个数来识别两个连接线为SDA数据线或SCL时钟线。优选地,识别单元例如为比较器或除法器,在为比较器时,该比较器通过对两个连接线的边沿个数的大小进行比较,且确定边沿个数较大的连接线为SCL时钟线,边沿个数较小的连接线为SDA时钟线;在为除法器时,该比较器通过将第一连接线的边沿个数与第二连接线的边沿个数进行相除,若结果大于等于2,则认为第一连接线为SCL连接线,第二连接线为SDA数据线,反之亦然。
在一个具体应用中,特征信息为上升沿个数。另外,侦测模块11包括第一计数器、第二计数器和识别单元,而且,第一计数器的输入端连接其中一个连接线,第二计数器的输入端连接另一个连接线,第一计数器和第二计数器的输出端分别连接识别单元。在该实施例中,例如某个时刻复位后,第一计数器对第一连接线上的上升沿进行计数,第二计数器对第二连接线上的上升沿进行计数,然后比较器对两个计数器的计数值进行比较,当第一计数值比第二计数值落后一定数值(例如以8为数值门限)时,可以表明第二连接线对应是SCL。由于主机向从机发送信号后,从机需要回复ACK,因此在没有建立可靠识别前,从机可以获得足够多的计数器数值差异。
在另一个具体应用中,特征信息为下降沿个数。另外,侦测模块包括第一非门、第二非门、第一计数器、第二计数器和识别单元,而且,第一非门的输入端连接其中一个连接线,第一非门的输出端连接第一计数器的输入端;第二非门的输入端连接另一个连接线,第二非门的输出端连接第二计数器的输入端,第一计数器和第二计数器的输出端分别连接识别单元。该实施例的工作原理与上一实施例类似,所不同的仅是对每个连接线上的电平信号的下降沿进行计数。
在再一个具体应用中,特征信息为上升沿个数与下降沿个数的和。另外,结合图5,侦测模块包括第一延时单元114、第二延时单元115、第一异或门116、第二异或门117、第一计数器111、第二计数器112和识别单元113,而且,第一延时单元114的输入端连接其中一个连接线,第一异或门116的两个输入端分别连接其中一个连接线和第一延时单元114的输出端,第一异或门116的输出端连接第一计数器111的输入端;第二延时单元115的输入端连接另一连接线,第二异或门117的两个输入端分别连接另一连接线和第二延时单元115的输出端,第二异或门117的输出端连接第二计数器112的输入端,第一计数器111和第二计数器112的输出端分别连接识别单元。该实施例的工作原理与前两个实施例类似,所不同的仅是前两个实施例的计数器为单边沿触发,而本实施例的计数器为双边沿触发,即,对连接线上的电平信号的上升沿与下降沿之和进行计数。
图6是本发明信号传输方法实施例一的流程图,该实施例的信号传输方法包括以下步骤:
步骤S10.在前级主机通过连接线发送信号时,后级设备分别对两个连接线上的信号进行特征侦测,并根据所述两个连接线的特征信息来识别所述两个连接线的信号类型;
步骤S20.判断所识别出的所述两个连接线的信号类型是否与预设的信号类型一致,若是,则执行步骤S30;若否,则不做处理;
步骤S30.对所述两个连接线上的信号进行解析。
在一个具体实施例中,前级主机与接口电路之间的接口为I2C接口,两个连接线分别为SCL时钟线、SDA数据线,此时,步骤S10包括:
步骤S11.在预设时间内分别对两个连接线上的电平信号的边沿个数进行计数;
步骤S12.根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。
当然,在其它实施例中,在对I2C的两个连接线进行识别时,可预先设定仅其中一个连接线上传输特定的特征码,这样,在对两个连接线上的电平信号进行侦测时,只需侦测哪个连接线上的电平信号包含特征码即可识别出连接线。
在另一个具体实施例中,两个连接线上的信号分别为载波信号,此时,步骤S10可包括:
步骤S13.分别侦测两个连接线上的载波信号的频率;
步骤S14.根据所述两个连接线上的载波信号的频率来识别所述两个连接线。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何纂改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (10)
1.一种接口电路,应用在后级设备中,且通过两个连接线与前级主机相连,其特征在于,包括:
侦测模块,用于在前级主机通过连接线发送信号时,分别对两个连接线上的信号进行特征侦测,并根据所述两个连接线的特征信息来识别所述两个连接线的信号类型;
判断模块,用于判断所识别出的所述两个连接线的信号类型是否与预设的信号类型一致;
协议解析模块,用于在所识别出的所述两个连接线的信号类型与预设的信号类型一致时,对所述两个连接线上的信号进行解析。
2.根据权利要求1所述的接口电路,其特征在于,所述侦测模块包括:
第一计数器,用于在预设时间内对其中一个连接线上的电平信号的边沿个数进行计数;
第二计数器,用于在预设时间内对另一个连接线上的电平信号的边沿个数进行计数;
识别单元,用于根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。
3.根据权利要求2所述的接口电路,其特征在于,所述边沿个数为上升沿个数,而且,所述第一计数器的输入端连接所述其中一个连接线,所述第二计数器的输入端连接所述另一个连接线。
4.根据权利要求2所述的后级设备,其特征在于,所述边沿个数为下降沿个数,而且,所述侦测模块还包括第一非门和第二非门,所述第一非门的输入端连接所述其中一个连接线,所述第一非门的输出端连接所述第一计数器的输入端;所述第二非门的输入端连接所述另一个连接线,所述第二非门的输出端连接所述第二计数器的输入端。
5.根据权利要求2所述的接口电路,其特征在于,所述边沿个数为上升沿个数与下降沿个数的和,而且,所述侦测模块还包括第一延时单元、第二延时单元、第一异或门和第二异或门,而且,所述第一延时单元的输入端连接所述其中一个连接线,所述第一异或门的两个输入端分别连接所述其中一个连接线和所述第一延时单元的输出端,所述第一异或门的输出端连接所述第一计数器的输入端;所述第二延时单元的输入端连接所述另一连接线,所述第二异或门的两个输入端分别连接所述另一连接线和所述第二延时单元的输出端,所述第二异或门的输出端连接所述第二计数器的输入端。
6.根据权利要求2-5任一项所述的接口电路,其特征在于,所述识别单元为比较器或除法器。
7.一种电子装置,其特征在于,包括前级主机、第一后级设备和第二后级设备,所述第一后级设备和所述第二后级设备均包括权利要求1-6任一项所述的接口电路,其中,所述第一后级设备的接口电路的第一端及所述第二后级设备的接口电路的第二端分别通过相应连接线连接所述前级主机的第一端,所述第一后级设备的接口电路的第二端及所述第二后级设备的接口电路的第一端分别通过相应连接线连接所述前级主机的第二端。
8.一种信号传输方法,其特征在于,包括:
步骤S10.在前级主机通过连接线发送信号时,后级设备分别对两个连接线上的信号进行特征侦测,并根据所述两个连接线的特征信息来识别所述两个连接线的信号类型;
步骤S20.判断所识别出的所述两个连接线的信号类型是否与预设的信号类型一致,若是,则执行步骤S30;
步骤S30.对所述两个连接线上的信号进行解析。
9.根据权利要求8所述的信号传输方法,其特征在于,所述步骤S10包括:
步骤S11.在预设时间内分别对两个连接线上的电平信号的边沿个数进行计数;
步骤S12.根据所述两个连接线的边沿个数来识别所述两个连接线为SDA数据线或SCL时钟线。
10.根据权利要求8所述的信号传输方法,其特征在于,所述步骤S10包括:
步骤S13.分别侦测两个连接线上的载波信号的频率;
步骤S14.根据所述两个连接线上的载波信号的频率来识别所述两个连接线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711270707.4A CN109871343A (zh) | 2017-12-05 | 2017-12-05 | 接口电路、电子装置及信号传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711270707.4A CN109871343A (zh) | 2017-12-05 | 2017-12-05 | 接口电路、电子装置及信号传输方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109871343A true CN109871343A (zh) | 2019-06-11 |
Family
ID=66916681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711270707.4A Pending CN109871343A (zh) | 2017-12-05 | 2017-12-05 | 接口电路、电子装置及信号传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109871343A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1449168A (zh) * | 2003-05-08 | 2003-10-15 | 尹启凤 | 一种单线串行接口协议 |
CN201087862Y (zh) * | 2006-12-29 | 2008-07-16 | 青岛海信电器股份有限公司 | 会聚调整用i2c总线切换电路 |
CN103095855A (zh) * | 2011-10-27 | 2013-05-08 | 无锡力芯微电子股份有限公司 | I2c通信接口装置 |
CN105635184A (zh) * | 2016-03-22 | 2016-06-01 | 青岛海信宽带多媒体技术有限公司 | 通信协议转换方法、装置及系统 |
CN106126465A (zh) * | 2016-06-21 | 2016-11-16 | 广东欧珀移动通信有限公司 | 一种数据传输方法及装置 |
US20170109305A1 (en) * | 2015-10-15 | 2017-04-20 | Freescale Semiconductor, Inc. | Slave device alert signal in inter-integrated circuit (i2c) bus system |
-
2017
- 2017-12-05 CN CN201711270707.4A patent/CN109871343A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1449168A (zh) * | 2003-05-08 | 2003-10-15 | 尹启凤 | 一种单线串行接口协议 |
CN201087862Y (zh) * | 2006-12-29 | 2008-07-16 | 青岛海信电器股份有限公司 | 会聚调整用i2c总线切换电路 |
CN103095855A (zh) * | 2011-10-27 | 2013-05-08 | 无锡力芯微电子股份有限公司 | I2c通信接口装置 |
US20170109305A1 (en) * | 2015-10-15 | 2017-04-20 | Freescale Semiconductor, Inc. | Slave device alert signal in inter-integrated circuit (i2c) bus system |
CN105635184A (zh) * | 2016-03-22 | 2016-06-01 | 青岛海信宽带多媒体技术有限公司 | 通信协议转换方法、装置及系统 |
CN106126465A (zh) * | 2016-06-21 | 2016-11-16 | 广东欧珀移动通信有限公司 | 一种数据传输方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10108578B2 (en) | Single wire communications interface and protocol | |
US5202884A (en) | Multiplexing scheme for modem control signals | |
CN106453383B (zh) | 一种基于uart的主从多机通讯系统及方法 | |
CN101399654B (zh) | 一种串行通信方法和装置 | |
CN109871344A (zh) | 通讯系统、接口电路及其传输信号的方法 | |
CN107193697A (zh) | 一种实现rs485无极性连接的方法 | |
US7353300B2 (en) | Apparatus to improve the firmware efficiency for a multiframe serial interface | |
JP2018518765A (ja) | 独立したuart brk検出 | |
CN111694776B (zh) | 一种芯片中通讯接口的识别方法和装置 | |
KR101001074B1 (ko) | 버스 상에 데이터를 전송하기 위한 방법 | |
CN108920401A (zh) | 多主多从的i2c通信方法、系统及节点设备 | |
CN113836075B (zh) | 一种基于fpga平台的spi接口信号消除毛刺的方法 | |
US20110141605A1 (en) | Rate verification of an incoming serial alignment sequence | |
CN109062850B (zh) | 一种单片机的数据发送和接收方法 | |
JP3369874B2 (ja) | 非同期データ・リンクの構成パラメータを検出する装置 | |
KR101084060B1 (ko) | Bms 제어기 간의 극성 자동판단에 의한 데이터 전송이 가능한 무극성 rs-485통신장치 | |
CN109871343A (zh) | 接口电路、电子装置及信号传输方法 | |
CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
TW202008718A (zh) | 信號介面系統及其資料傳送方法 | |
CN110989451B (zh) | 基于多点触摸与遥控共用检测控制系统的检测控制方法 | |
CN109871342B (zh) | 自适应连接的串行接口电路及其自适应连接方法 | |
TW201810059A (zh) | 主控元件以及資料傳輸方法 | |
US5717714A (en) | Inter-repeater backplane with mixed signal state machine interconnect | |
CN113778796A (zh) | 一种通过usb监控串口通信的方法 | |
CN113630294A (zh) | 一种交换机模块化检测方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Zone C, floor 1, plant 1, No.1, Keji 4th Road, Tangjiawan Town, high tech Zone, Zhuhai City, Guangdong Province 519085 Applicant after: ACTIONS TECHNOLOGY Co.,Ltd. Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |