CN109859919A

CN109859919A - 一种降低埋嵌式电阻误差的方法

Info

Publication number: CN109859919A
Application number: CN201910161198.4A
Authority: CN
Inventors: 周国云; 苟雪萍; 张秀梅; 何为; 王守绪; 陈苑明; 洪延; 王翀; 杨文君
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2019-03-04
Filing date: 2019-03-04
Publication date: 2019-06-07
Anticipated expiration: 2039-03-04
Also published as: CN109859919B

Abstract

本发明公开了一种降低埋嵌式电阻阻值误差的方法，属于电路板加工制造技术领域。本发明在印制电路板的内层线路上同形成电阻层沉积区和电阻监控装置接入区。然后在沉积电阻层制作电阻器时通过电阻监控装置监测电阻层的阻值达到标准电阻阻值。本发明能解决现有埋嵌式电阻制作过程中阻值稳定性差且埋入电阻阻值大小因为工艺敏感而不符合设计要求的问题。运用本发明方法能使制得不同批次间埋嵌式电阻的方阻基本保持一致，均匀性良好，并且与标准电阻值的相对误差很小，符合一级器件的误差标准，同时，本方法与现有埋嵌式电阻器的制作方法兼容性好，可实现大阻值电阻器的埋嵌，有利于电路设计，可实现在印制电路板行业内大规模推广和应用。

Description

一种降低埋嵌式电阻误差的方法

技术领域

本发明属于电路板加工制造技术领域，具体涉及一种降低埋嵌式电阻阻值误差的方法。

背景技术

电子产品的小型化、集成化和多功能化是推动电子产业发展的最主要动力。PCB(Printed Circuit Board，印制电路板)是电子类产品最重要的装配平台，在电子产品向小型化、多功能、高可靠、集成化、便携式等方向发展的同时印制电路板也面临着前所未有的挑战。在很长一段时间内，各种元件和子系统都在印制电路板表面就进行装配，这必然导致印制电路板的线路布局和系统变的很复杂。由于线路表表面安装的元件绝大部分是无源元件，因此，如果能将无源元件埋嵌到线路板内部将会明显降低线路板的体积和厚度。为此技术人员进行了很多年的努力，最终实现了埋置电阻、电感及电容等无源元件的印制电路板。通过埋置元件的这种设计，可以使得元件间的互连距离更短、有效降低电磁干扰、信号完整性更佳，使系统的电性能增强，同时节省了印制电路板表面空间、减少电子产品的整体重量，而且可靠性还获得大幅提升。其中埋嵌式电阻作为无源元件埋嵌技术的最为主要的方向，成为技术行业内的研究热点。

无论何种埋嵌式电阻材料，其制作的埋嵌式电阻器的阻值与目标阻值都会存在一定的差异。一般电子元器件根据其功能值的误差可分为三级：一级电子元器件的误差不超过5％，二级电子元器件的误差不超过10％，三级电子元器件的误差不超过20％。如果达不到所需误差级别，则必须进行阻值修饰。现阶段通常采用激光切割修饰埋嵌式电阻器阻值，利用激光在埋嵌式电阻上切出不同的形状，可定量地提高电阻器的阻值，实现精确控制其阻值。然而，激光修饰只能增加电阻器的阻值，这就使其应用存在局限性。

目前，实现埋嵌式电阻材料研究生产的公司有Ohmega-Ply，TICER Technologies，MacDermid等。TICER Technologies公司率先将Ni-Cr合金作为印制电路板用埋嵌式电阻材料，他们使用溅射的方法将Ni-Cr合金薄膜沉积到铜箔上面，然后经过热调质处理后与半固化片层压制成覆铜板。由于该方法制作的埋嵌式电阻器，且溅射投入的设备以及溅射本身所使用的靶材价格昂贵，使其生产成本较高，没有明显的价格竞争优势。而Ohmega-Ply公司则主要将Ni-P作为埋嵌式电阻材料，通过电镀的方式在铜箔的表面沉积Ni-P薄膜，然后与绝缘介质半固化片层压制成类似于Ni-Cr埋嵌式电阻材料结构的覆铜板，将上述覆铜板通过二次蚀刻等工艺可制得印制电路板用埋嵌式电阻器。但是，二次蚀刻导致增加了工艺步骤，使得整个工艺流程复杂，并且，基于电镀后二次蚀刻的方法所获得不同批次的埋嵌式电阻阻值误差基本在20％左右，属于三级电子元器件的误差范围，达不到二级，甚至一级的器件。与TICER Technologies和Ohmega-Ply公司不同的是，MacDermid公司是通过化学沉积的方法将Ni-P薄膜直接沉积到印制电路板树脂基板的铜电极之间，从而完成印制电路板用埋嵌式电阻制作的。相比之下，MacDermid公司化学沉积的方法将Ni-P的方法具有工艺设备简单，成本低，与PCB制作技术兼容良好的优势，进而易于实现大规模的推广和应用，然而，基于化学沉积的方法制作印制电路用埋嵌式电阻仍然存在不足之处：该方法获得埋嵌式电阻的方块电阻的覆盖范围较小，难以实现大阻值器件的埋嵌；并且，基于化学沉积法所镀制得到不同批次的埋嵌式电阻阻值误差较大，有些阻值误差甚至高达50％，严重超过二级电阻标准所规定5～10％的要求。综上可见，如何控制埋入印制电路板中的电阻器的阻值大小使其符合设计要求，是印制电路板制造过程中的核心技术，也成为本领域亟待解决的技术问题。

发明内容

针对现有印制电路板用埋嵌式电阻存在阻值误差较大，不同批次间埋嵌式电阻器就其功能值而言稳定差性的问题，本发明提供了一种降低埋嵌式电阻阻值误差的方法。

为了解决上述技术问题，本发明提供如下技术方案：

一种降低埋嵌式电阻阻值误差的方法，其特征在于，包括如下步骤：

步骤A：制作印制电路板的内层线路；

步骤B：在步骤A制得印制电路板上形成电阻层沉积区和电阻监控装置的接入区；

步骤C：在预设的所述电阻监控装置的接入区外接电阻监控装置，然后在预设的所述电阻层沉积区进行电阻器的制作，通过所述电阻监控装置监测所述电阻器的阻值，直到所述电阻器达到标准电阻阻值时，停止沉积电阻层。

进一步地，所述步骤A包括制作绝缘基板并在所述绝缘基板上压合导体层，然后在导体层上形成导电线路，得到具有导电线路的印制电路板半成品。

优选地，所述导体层为铜箔。

更进一步地，所述形成导电线路采用光刻工艺；具体地，其操作步骤为贴覆光阻层、曝光、显影、蚀刻和退光阻。

具体地，所述形成导电线路的操作中，所述光阻层为湿膜涂覆或干膜压制而成，所述曝光采用菲林曝光方式或激光直接成像方式，所述蚀刻采用酸性蚀刻药水或碱性蚀刻药水。

进一步地，所述步骤B中电阻监控装置的接入区设置在电阻层沉积区两侧，且与所述电阻层沉积区相连，优选地，电阻监控装置的接入区远离电阻层沉积区的一端靠近绝缘基板边缘以便于引出。

进一步地，所述步骤B中电阻监控装置的接入区可以与电阻层沉积区设置在同一面内，也可以设置在电阻层沉积区相对的另一面内并通过金属化孔实现连接。

进一步地，所述步骤B中形成电阻层沉积区和电阻监控装置的接入区采用贴覆光阻层、曝光、显影使得对应的绝缘基板暴露。

进一步地，所述形成电阻层沉积区和电阻监控装置的接入区中，所述光阻层为湿膜涂覆或干膜压制而成，所述曝光采用菲林曝光方式或激光直接成像方式。

进一步地，本发明中通过化学镀、印刷涂覆、溅射涂覆、电镀和气相沉积中至少一种方式实现所述电阻器的制作。

进一步地，所述绝缘基板的材料为单一材料或者复合材料，并且所选材料包括采高分子材料、陶瓷材料或硅基材料。进一步地，所述电阻层的材料包括Ni-P，Ni-B，Ni-S，Ni-W，Co-P，Co-S，Co-W，Ni-W-P，Ni-Cu-P，Ni-Cr-P，Ni-Mo-P，Ni-W-B，Ni-Cu-B，Ni-Sn-P，Co-Ni-P，Co-Zn-P，Co-W-B，Co-W-P，Ni-Co-W-P中至少一种合金体系。

与现有技术相比，本发明的有益效果如下：

运用本发明方法能使制得不同批次间埋嵌式电阻的方阻基本保持一致，均匀性良好，并且与标准电阻值的相对误差很小，符合一级器件的误差标准，能够解决现有埋嵌式电阻制作过程中阻值稳定性差且埋入电阻阻值大小因为工艺敏感而不符合设计要求的问题，同时，本方法与现有埋嵌式电阻器的制作方法兼容性好，可实现大阻值电阻器的埋嵌，有利于电路设计，可实现在印制电路板行业内的大规模推广和应用。

附图说明

图1为本发明提供的埋嵌式电阻的剖面示意图。

图2为本发明提供的埋嵌式电阻制作过程中电阻层沉积区和电阻监控装置接入区的位置关系示意图。

图中：1为绝缘介质层，2为导体层，3为电阻监测装置接入区，4为电阻层，R为电阻检测装置。

具体实施方式

下面结合说明书附图和具体实施例对本发明进行详细说明：

实施例：

本实施例提供一种降低埋嵌式电阻阻值误差的方法，具体包括如下步骤：

步骤1：制作印制电路板的导电线路：

使用生益公司生产的介质层厚100μm，铜厚12μm的环氧树脂双面覆铜板作为内层板材，在双面覆铜板的导体层2表面上贴覆光阻层，采用湿膜涂覆或干膜压制而成，然后进行曝光并经显影实现导电图形的转移，具体可以采用菲林曝光方式或激光直接成像方式，再采用酸性蚀刻药水或碱性蚀刻药水去除多余导体层2，剥离覆盖在目标导电线路的光阻层，完成导电线路的制作；

步骤2：埋嵌式电阻的设计：包括。在双面覆铜板的表面设计方块电阻值为2Ω的埋嵌电阻，其尺寸设计为长5mm，宽0.5mm；

步骤3：活化基板：

包括在室温条件下将图形化的样品在含SnCl₂ 40g/L和HCl100mL/L的体系中进行敏化处理3.5min，然后取出浸入去离子水中，水解3分钟形成凝胶状的亚锡盐；将敏化、水解后的样品经去离子水清洗干净后放入含PdCl₂ 0.1g/L和HCl 10mL/L的体系中进行活化处理4分钟，使得Pd^2十还原成Pd原子吸附在样品的表面形成化学镀自催化启动中心；

步骤4：制作电阻层沉积区和电阻监控装置的接入区3：

包括在步骤3所得的半成品表面贴覆光阻层，采用湿膜涂覆或干膜压制而成，然后进行曝光并经显影将绝缘介质层1对应连接电阻监控装置的区域和沉积电阻层的区域暴露出来，具体可以采用菲林曝光方式或激光直接成像方式；

步骤5：制作电阻层：

包括在电阻监控装置的接入区3连接外源电阻监控装置，然后在电阻层沉积区使用化学镀Ni-P合金的方式沉积电阻层4，其具体工艺条件如表1所示；

当电阻监控装置中的电阻计显示的电阻达到标准电阻值(20Ω)时，立刻将样品从镀液中取出，停止化学镀，然后剥离覆盖在目标电阻层4的光阻层，至此完成内层板内电阻层(即埋嵌电阻)的制作；

表1化学镀Ni-P合金电阻层的工艺条件

硫酸镍	30g/dm<sup>3</sup>
		次亚磷酸钠	40g/dm<sup>3</sup>
柠檬酸	23.4g/dm<sup>3</sup>
		醋酸钠	10g/dm<sup>3</sup>
碘化钾	1g/dm<sup>3</sup>
		琥珀酸	10g/dm<sup>3</sup>
pH	3.5
		温度	90℃

本实施例采用万能表测试埋嵌电阻两端的阻值，一共测试了10个样品，其电阻值(四舍五入保留一位小数)分别为20.5Ω、21.0Ω、19.2Ω，19.5Ω、20.1Ω、19.4Ω，20.4Ω、20.8Ω、19.7Ω，20.6Ω，其对应的阻值误差分别为2.5％、5％、4％、2.5％、0.5％、1,5％、3％、2％、4％、1,5％、3％，均在一级器件标准规定的误差范围以内。

以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。

Claims

1.一种降低埋嵌式电阻阻值误差的方法，其特征在于，包括如下步骤：

步骤A：制作印制电路板的内层线路；

步骤C：在预设的所述电阻监控装置的接入区外接电阻监控装置，然后在预设的所述电阻层沉积区沉积电阻层以实现电阻器的制作，通过所述电阻监控装置监测所述电阻器的阻值，直到所述电阻器达到标准电阻阻值时，停止沉积电阻层。

2.根据权利要求1所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述步骤A包括制作绝缘基板并在所述绝缘基板上压合导体层，然后在导体层上形成导电线路，得到具有导电线路的印制电路板半成品。

3.根据权利要求2所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述形成导电线路采用光刻工艺；具体地，其操作步骤为贴覆光阻层、曝光、显影、蚀刻和退光阻。

4.根据权利要求3所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述形成导电线路的操作中，所述光阻层为湿膜涂覆或干膜压制而成，所述曝光采用菲林曝光方式或激光直接成像方式，所述蚀刻采用酸性蚀刻药水或碱性蚀刻药水。

5.根据权利要求1所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述步骤B中电阻监控装置的接入区设置在电阻层沉积区两侧且与所述电阻层沉积区相连。

6.根据权利要求1所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述步骤B中电阻监控装置的接入区与电阻层沉积区设置在同一面内，或者设置在电阻层沉积区相对的另一面内并通过金属化孔实现连接；电阻监控装置的接入区远离电阻层沉积区的一端靠近绝缘基板边缘以便引出。

7.根据权利要求1所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述步骤B中形成电阻层沉积区和电阻监控装置的接入区采用采用贴覆光阻层、曝光、显影使得对应位置的绝缘基板暴露。

8.根据权利要求7所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，在形成电阻层沉积区和电阻监控装置的接入区时，所述光阻层为湿膜涂覆或干膜压制而成，所述曝光采用菲林曝光方式或激光直接成像方式。

9.根据权利要求1所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，通过化学镀、印刷涂覆、溅射涂覆、电镀和气相沉积中至少一种方式实现所述电阻器的制作。

10.根据权利要求1所述的一种降低埋嵌式电阻阻值误差的方法，其特征在于，所述绝缘基板的材料为单一材料或者复合材料，并且所选材料包括采高分子材料、陶瓷材料或硅基材料；所述电阻层的材料包括Ni-P，Ni-B，Ni-S，Ni-W，Co-P，Co-S，Co-W，Ni-W-P，Ni-Cu-P，Ni-Cr-P，Ni-Mo-P，Ni-W-B，Ni-Cu-B，Ni-Sn-P，Co-Ni-P，Co-Zn-P，Co-W-B，Co-W-P，Ni-Co-W-P中至少一种合金体系。