CN109842278B - 晶体管控制端控制电路 - Google Patents

晶体管控制端控制电路 Download PDF

Info

Publication number
CN109842278B
CN109842278B CN201811422887.8A CN201811422887A CN109842278B CN 109842278 B CN109842278 B CN 109842278B CN 201811422887 A CN201811422887 A CN 201811422887A CN 109842278 B CN109842278 B CN 109842278B
Authority
CN
China
Prior art keywords
current
transistor
control
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811422887.8A
Other languages
English (en)
Other versions
CN109842278A (zh
Inventor
塔瑞克·纳斯
马塞厄斯·罗斯
阿努德·彼得·范德威
亨里克斯·科内利斯·约翰内斯·布思克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN109842278A publication Critical patent/CN109842278A/zh
Application granted granted Critical
Publication of CN109842278B publication Critical patent/CN109842278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种控制电路向晶体管的控制端提供信号以控制所述晶体管的导电性。所述控制电路包括电压到电流转换器，所述电压到电流转换器提供对晶体管的控制端到电流端电压的指示。所述控制电路包括控制电路系统，所述控制电路系统使用来自所述电压到电流转换器的所述指示来控制施加到所述控制端的电流。

Description

晶体管控制端控制电路
技术领域
本发明总体上涉及用于晶体管的控制端的控制电路。
背景技术
在包括涉及功率转换的应用在内的一些应用中，低阻功率晶体管用于实现低传导损失和高功率转换效率。在一些实施例中，期望对控制端到电流端电压(例如，FET的栅极到源极电压)进行准确控制以通过将晶体管驱动为尽可能地接近其最大容许控制端到电流端电压来使导通电阻最小化。然而，晶体管的工艺变化和装置失配可能使这种准确电压控制变得困难。此外，在晶体管切换期间，控制端到电流端电压的电压斜率可能不受控制，这可能引起过电压事件并且增加电磁辐射。
发明内容
根据本发明的第一方面，提供一种电路，包括：
第一输出端，所述第一输出端向第一晶体管的控制端提供控制信号；
电压到电流转换器，其包括耦合到所述第一输出端的第一输入端以及用于耦合到所述第一晶体管的电流端的第二输入端，所述电压到电流转换器包括第二输出端以用于提供对所述第一晶体管的控制端到电流端电压的指示；
控制电路系统，其用于控制施加到所述第一晶体管的所述控制端的电流，其中所述控制电路系统包括第三输入端来接收所述指示以用于控制由所述第一输出端施加的所述电流。
在一个或多个实施例中，所述第一晶体管是FET，所述控制端是所述FET的栅极，并且所述电流端是所述FET的源极。
在一个或多个实施例中，所述电路进一步包括所述第一晶体管，其中所述第二输入端耦合到所述第一晶体管的所述电流端，并且所述第一输出端耦合到所述第一晶体管的所述控制端。
在一个或多个实施例中，所述电压到电流转换器产生指示所述第一晶体管的所述控制端到电流端电压的测量电流；
所述控制电路系统包括电流比较器，其中所述控制电路系统在充电操作期间基于所述测量电流大于如由所述电流比较器确定的第一电流而减小提供到所述第一输出端的充电电流。
在一个或多个实施例中，所述控制电路系统包括比较器，其中所述控制电路系统基于所述指示表明比如由所述比较器确定的第一电压更高的控制端到电流端电压而减小提供到所述第一输出端的充电电流。
在一个或多个实施例中，所述电路包括第一充电电路和第二充电电路，其中所述第一充电电路被配置成以第一电流电平对所述第一输出端进行充电，并且所述第二充电电路被配置成以第二电流电平对所述第一输出端进行充电，其中所述第一电流电平大于所述第二电流电平，其中所述控制电路系统基于所述指示表明比所述第一电压更高的控制端到电流端电压而禁用从所述第一充电电路进行充电，其中所述第二充电电路在所述第一充电电路已经在充电操作期间被禁用之后对所述第一输出端进行充电。
在一个或多个实施例中，所述比较器是电流比较器，所述控制电路系统包括生成指示所述第一电压的参考电流的参考电流电路，其中所述电压到电流转换器产生指示所述控制端到电流端电压的测量电流，其中所述电流比较器将所述参考电流与所述测量电流进行比较，并且基于所述参考电流与所述测量电流的比较减小到所述第一输出端的充电电流。
在一个或多个实施例中，所述电路包括第一充电电路和第二充电电路，其中所述第一充电电路被配置成以第一电流电平对所述第一输出端进行充电，并且所述第二充电电路被配置成以第二电流电平对所述第一输出端进行充电，其中所述第一电流电平大于所述第二电流电平，其中所述控制电路系统基于所述指示表明比所述第一电压更高的控制端到电流端电压而禁用从所述第一充电电路进行充电，其中所述第二充电电路在所述第一充电电路已经在充电操作期间被禁用之后对所述第一输出端进行充电，其中所述第二电流电平取决于所述参考电流。
在一个或多个实施例中，所述电压到电流转换器包括第二晶体管，所述第二晶体管具有定向地耦合到所述第一晶体管的所述第一电流端的控制端以及通过第一电阻元件定向地耦合到所述第一输出端的第一电流端；
其中所述参考电流电路包括第三晶体管，所述第三晶体管具有定向地耦合到第二电源端的控制端以及通过第二电阻元件定向地耦合到电压端的第一电流端；
其中所述第一电阻元件和所述第二电阻元件的尺寸和装置类型相同，并且所述第二晶体管和所述第三晶体管的尺寸和装置类型相同。
在一个或多个实施例中，所述电压到电流转换器产生指示所述第一晶体管的所述控制端到电流端电压的测量电流，所述控制电路系统包括比较器，其中所述控制电路系统基于所述测量电流小于如由所述比较器确定的第一电流而减小来自所述第一输出端的放电电流。
在一个或多个实施例中，所述第一晶体管与多个晶体管串联堆叠成堆叠体，其中所述第一晶体管未被定位在所述堆叠体的末端晶体管位置中。
在一个或多个实施例中，所述电路进一步包括：
第三输出端，所述第三输出端用于向所述堆叠体的第二晶体管的控制端提供控制信号；
第二电压到电流转换器，其包括耦合到所述第三输出端的第四输入端以及用于耦合到所述第二晶体管的电流端的第五输入端，所述第二电压到电流转换器包括第四输出端以用于提供对所述第二晶体管的控制端到电流端电压的指示；
第二控制电路系统，其用于控制由所述第三输出端施加的电流，其中所述第二控制电路系统包括第六输入端来从所述第二电压到电流转换器接收所述指示以用于控制由所述第三输出端施加的所述电流。
在一个或多个实施例中，所述电路进一步包括：
电荷泵；
其中所述控制电路系统包括第一比较器，其中所述控制电路系统基于来自所述电压到电流转换器的所述指示表明所述第一晶体管的控制端到电流端电压高于如由所述第一比较器确定的第一电压而减小从所述电荷泵提供到所述第一输出端的充电电流。
其中所述第二控制电路系统包括第二比较器，其中所述第二控制电路系统基于来自所述第二电压到电流转换器的所述指示表明所述第二晶体管的控制端到电流端电压高于如由所述第二比较器确定的电压而减小提供到所述第三输出端的、来自所述电荷泵的充电电流。
在一个或多个实施例中，所述控制电路系统包括：
第一比较器，其中所述控制电路系统基于所述指示表明比如由所述第一比较器确定的第一电压更高的控制端到电流端电压而减小到所述第一输出端的充电电流；
第二比较器，其中所述控制电路系统基于所述指示表明比如由所述第二比较器确定的第二电压更低的控制端到电流端电压而减小来自所述第一输出端的放电电流。
根据本发明的第二方面，提供一种方法，包括：
由控制电路向晶体管的控制端提供控制信号；
由电压到电流转换器测量所述晶体管的控制端到电流端电压，并且提供指示所述晶体管的所述控制端到电流端电压的测量电流；
利用所述测量电流改变所述控制信号的电流。
在一个或多个实施例中，所述晶体管是FET，所述控制端是所述FET的栅极，并且所述电流端是所述FET的源极。
在一个或多个实施例中，所述提供所述控制信号包括向所述晶体管的所述控制端提供电流；
其中所述利用所述测量电流包括将所述测量电流与第一电流进行比较，并且在所述测量电流超过所述第一电流，表明所述控制端到电流端电压超过第一电压电平时，减小提供到所述控制端的所述电流的电流电平。
在一个或多个实施例中，所述提供所述控制信号包括从所述晶体管的所述控制端释放电流；
其中所述利用所述测量电流包括将所述测量电流与第一电流进行比较，并且在所述测量电流小于所述第一电流，表明所述控制端到电流端电压小于第一电压电平时，减小从所述控制端释放的所述电流的电流电平。
在一个或多个实施例中，所述方法进一步包括
由第二控制电路向第二晶体管的第二控制端提供第二控制信号；
由第二电压到电流转换器测量所述第二晶体管的第二控制端到电流端电压，并且提供指示所述第二晶体管的所述第二控制端到电流端电压的第二测量电流；
利用所述第二测量电流改变所述第二控制信号的电流；
其中所述晶体管和所述第二晶体管串联地定位在晶体管堆叠体中。
根据本发明的第三方面，提供一种电路，包括：
串联堆叠的晶体管堆叠体；
电荷泵；
多个控制电路，所述多个控制电路中的每个控制电路向所述堆叠体的对应晶体管的控制端提供控制信号，每个控制电路包括：
第一输出端，其用于向所述堆叠体的所述对应晶体管的控制端提供所述控制信号；
电压到电流转换器，其包括耦合到所述第一输出端的第一输入端以及耦合到所述对应晶体管的电流端的第二输入端，所述电压到电流转换器包括第二输出端以用于提供对所述对应晶体管的控制端到电流端电压的指示；
控制电路系统，其用于控制从所述电荷泵提供到所述第一输出端以便对所述第一输出端进行充电的电流，其中所述控制电路系统包括比较器，其中所述控制电路系统基于所述指示表明比如由所述比较器确定的第一电压更高的控制端到电流端电压而减小从所述电荷泵到所述第一输出端的充电电流。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
通过参考附图，可以更好地理解本发明，并且可以使其许多目的、特征和优点对于所属领域的技术人员来说变得显而易见。
图1是根据本发明的一个实施例的实施串联堆叠晶体管的电路的电路图。
图2是根据本发明的一个实施例的控制端控制电路的一部分的电路图。
图3是根据本发明的一个实施例的控制端控制电路的一部分的电路图。
除非另外指出，否则在不同附图中使用相同附图标记指示相同的项目。附图不一定按比例绘制。
具体实施方式
下文阐述了对本发明实施方式的详细描述。所述描述旨在说明本发明且不应被视为是限制性的。
如本文所述，一种控制电路向晶体管的控制端提供信号以控制晶体管的导电性。所述控制电路包括电压到电流转换器，所述电压到电流转换器提供对晶体管的控制端到电流端电压的指示。所述控制电路包括控制电路系统，所述控制电路系统使用来自所述电压到电流转换器的所述指示来控制施加到所述控制端的电流。在一些实施例中，所述控制电路系统使用所述指示、通过基于所述指示减小由电荷泵提供到控制端的电流来控制施加到所述控制端的电流。在其它实施例中，所述控制电路系统使用所述指示、通过基于所述指示减小从所述控制端释放的电流来控制施加到所述控制端的电流。
在一些实施例中，提供用于生成对晶体管的控制端到电流端电压的指示的电压到电流转换器可以提供可以更准确地控制施加到晶体管的控制端的电流的控制端控制电路。在一些实施例中，使用这种特征，可以控制所述电流以更准确地对控制端到电流端电压进行控制，从而通过晶体管实现尽可能低的导通电阻并且减少切换期间的控制端到电流端电压的过电压问题以减少电磁辐射并且防止可靠性问题。
图1是根据本发明的一个实施例的具有串联堆叠晶体管堆叠体的电路101的电路图，其中所述堆叠体的每个晶体管包括对应控制端控制电路。在图1中，晶体管堆叠体103包括串联堆叠于VDD端与接地电源端之间的四个晶体管105、107、109和111。在所示实施例中，晶体管105、107、109和111是功率NFET晶体管，但在其它实施例中可以是其它类型的晶体管，如PFET、GaN装置、GaAs装置、IGBT或者双极型晶体管。每个控制端(例如，FET的栅极或者双极型晶体管的基极)连接到对应控制电路115、117、119和121以便为晶体管的控制端提供控制信号。对一些FET装置来说，在一些实施例中，控制电路115、117、119和121可以被表征为栅极驱动器。每个控制电路包括用于从控制器131接收接通信号(接通1到接通N)和斜率控制信号(斜率控制)的输入端。接通信号指示晶体管何时应当处于导通状态，并且斜率控制信号控制在晶体管导电性状态发生变化期间提供到晶体管(105、107、109和111)的控制端的充电电流的量。
每个控制电路(115、117、119和121)包括用于从电荷泵123接收电流的输入端(CP)，所述电荷泵123用于在充电操作期间提高和保持控制端的电压时对晶体管105、107、109和111的控制端进行充电。控制电路115、117、119和121控制在充电操作期间从电荷泵123提供到控制端的电流的量。在一些实施例中，VDD高于提供到控制电路(115、117、119和121)的电源电压(VDDA)。在一些实施例中，电荷泵的输出端的电压可以高于VDD。在一个实施例中，VDD为1.5伏，电荷泵电压比VDD高6伏，并且VDDA为1.8伏。然而，在其它实施例中，这些值可以根据电路实施方式而不同。例如，在一些实施例中，电荷泵123输出端的电压可以处于4伏到70伏的范围内。在一些实施例中，VDD可以在操作期间例如在1.5伏到60伏之间的范围内变化。
控制电路115、117、119和121还控制在晶体管的切换操作期间降低控制端的电压时或者在使控制端的电压保持处于接地电源电压时从控制端释放的电流的放电速率。
在这些实施例中的一些的情况下，堆叠体103的源极关于接地浮置。在本文示出和描述的控制电路115、117、119和121的情况下，每个晶体管可以不需要单独的浮置电源块。相反，一个电荷泵123可以向堆叠体103的所有晶体管供应控制端充电电流。
在其它实施例中，使用GaN FET实施堆叠体103。因为在一些GaN FET的情况下，栅极具有Schotty栅极触点而非绝缘栅极触点，所以栅极-源极电压要求可能更加严格。例如，栅极-源极电压可以被指定为5伏，最大值为6伏。因此，电路101可以提供较严格的充电电流控制以防止过电压状况。
电路101可以在许多类型的应用中使用。在一个实施例中，堆叠体103被用作LED矩阵驱动器，其中堆叠体103的每个节点驱动特定LED或者串联的LED。在另一个实施例中，堆叠体103被用作电池单元级光伏转换器。
在另一个实施例中，堆叠体103被用作USB电源以提供+5伏。在这些实施例中的一些中，堆叠体103包括较低电压晶体管，所述较低电压晶体管级联以经受较高电源电压从而以较低电压装置满足USB所需功能。电路101可以有利地允许这种电路，而每个级联的晶体管不需要浮置电源。在另一个实施例中，堆叠体103还可以用于平衡锂离子汽车牵引电池堆叠体中的电池单元电压。
在其它实施例中，电路101可以具有其它配置。例如，堆叠体103的每个晶体管可以包括其自身的电荷泵。在一些实施例中，堆叠体103可以连接到另一个电压的电源电压端而非接地端(例如，-20伏)。在一些实施例中，每个控制电路115、117、119和121可以接收相同的接通信号线。另外，在一些实施例中，堆叠体103可以包括更大或更小数目的串联堆叠晶体管。
图2是控制电路117的一部分的电路图，所述一部分用于提供充电电流以提高或保持提供到晶体管107的栅极(节点202)的控制信号的电压。电路117包括电压到电流转换器203，所述电压到电流转换器203用于提供对晶体管107的栅极-源极电压的指示。在所示实施例中，电压到电流转换器203包括电阻器205和PFET 207，所述PFET 207的源极通过电阻器205定向地耦合到晶体管107的栅极(节点202)。在一个实施例中，电阻器205是多晶硅电阻器，但是在其它实施例中可以是另一种类型的电阻器。晶体管207的栅极连接到晶体管107的源极。转换器203包括采用二极管配置的NFET 209。在操作期间，转换器203产生电流IM，所述电流IM指示晶体管107的栅极电压与源极电压之间的差(栅极-源极电压)。
晶体管107的栅极-源极电压越大，电流IM越大，这是因为PFET 207变得更加导通。PFET 207变得更加导通将晶体管209的栅极(节点210)的电压拉得更高，这也使晶体管209变得更加导通。节点210的电压指示电流IM，所述电流IM指示晶体管107的栅极-源极电压。利用电压到电流转换器来测量栅极-源极电压允许测量晶体管的栅极-源极电压，而无论晶体管在堆叠体103中的位置如何。因此，即使晶体管107的源极电压高于VDDA，转换器203也可以测量晶体管107的栅极-源极电压，所述VDDA是控制电路117的其它电路系统的电源电压。在所示实施例中，电路117包括连接在晶体管107的栅极与晶体管107的源极之间的二极管204，所述二极管204用于在断开状态期间栅极对地放电时将栅极电压限制为源极电压减去二极管电压。
电路117包括参考电路223。参考电路223包括PFET 227、电阻器225和晶体管231。参考电路223产生电流IREF，所述电流IREF是对参考电压(VREF)的指示。在一些实施例中，VREF被设置为与晶体管107的期望最大栅极-源极电压相对应的电压。在一个实施例中，VREF被设置为3伏，但是在其它实施例中可以被设置为其它值。晶体管227的控制端连结到地。在一个实施例中，电阻器225与电阻器205的大小相同、类型相同，并且晶体管227与晶体管207的大小相同、类型相同。在一些实施例中，使这些装置的大小和类型相同可以在晶体管107的VGS与VREF相匹配时提高电路117使IM与IREF匹配的精确度。
电路117包括电流比较器电路212，所述电流比较器电路212用于将IM与IREF进行比较并且在节点221处提供IREF还是IM更大的指示。IM大于IREF表明晶体管107的栅极-源极电压高于VREF。电路212包括PFET213、215和NFET 219、217。晶体管217形成电流镜，其中晶体管209用于复制(mirror)比较器电路212的一个分支中的IM，并且晶体管219形成电流镜，其中晶体管231复制比较器电路212的另一个分支中的IREF。如果IM大于IREF(表明晶体管107的栅极-源极电压大于VREF)，则节点221被相比晶体管219更加导通的晶体管217拉到低电压。如果IM小于IREF(表明晶体管107的栅极-源极电压小于VREF)，则节点221处于高电压。在其它实施例中，电流比较器电路212可以包括晶体管219的分支中的电流源(未示出)，所述电流源在不利用电流镜的情况下提供指示参考电压的电流。
电路117包括用于控制节点202正以较高电流还是较低电流进行充电的充电速率控制电路222。电路222包括逆变器224和229、SR触发器226以及与门228和230。逆变器224的输出端连接到触发器226的设置(SET)输入端，并且触发器226的重置(RESET)输入端从逆变器229接收经逆变的接通N-1信号。接通N-1信号为高表明晶体管107应当处于导通状态。触发器226的Q输出端连接到与门228的输入端，并且bar Q输入端连接到与门230。接通N-1信号连接到与门228和230两者的其它输入端。当接通N-1信号处于表明晶体管107将不导通的状态时，重置输入为高并且触发器226重置(Q＝低，bar Q＝H)。当接通N-1信号转变到表明晶体管107将导通的状态时，与门228和230被启用。如果节点221为高(表明晶体管107的栅极-源极电压小于VREF，这是晶体管107开始从非导通状态转变成导通状态的状况)，设置输入将为低，HC将为高，并且LC将为低。如果节点221为低(表明在晶体管107变得完全导通之后，晶体管107的栅极-源极电压大于VREF)，则设置输入将为高，并且LC将为高，并且HC将为低。为充电速率控制电路222提供锁存器(触发器226)防止电路117在晶体管107的栅极-源极电压为约VREF的充电操作期间在节点202的较高充电电流与较低充电电流之间来回切换。
电路117包括高充电电流电路250和低充电电流电路240，这些电路各自用于控制在接通N-1信号为高时从电荷泵123提供到晶体管107的栅极的充电电流的量。高充电电流电路250包括由晶体管251、247、253和249形成的电流镜。在一个实施例中，晶体管251、247、253和249的电流镜被配置成将通过晶体管251和晶体管253的电流路径的电流I高充电乘以乘数K为节点202提供充电电流K*I高充电。在一个实施例中，K为10，但是在其它实施例中可以是其它值。电路250包括缓冲晶体管255和用于启用电路250的控制晶体管257，所述缓冲器晶体管255的栅极连接到VDDA电源端。晶体管257的栅极从电路222接收HC信号。一些实施例不包括缓冲晶体管255和237，这取决于CP电压范围以及斜率控制电路260和晶体管233、235和257的电压闭锁能力。
电路250包括用于设置I高充电电流的斜率控制电路260。电路260包括多个电流源(259、261、263、265和267)。在一个实施例中，每个电流源(259、261、263、265和267)提供不同的电流值(例如，3.5uA、7uA、14uA、28uA和56uA)。斜率控制信号控制启动哪些电流源来设置通过晶体管257以及在晶体管257导通时通过晶体管255的I高充电的电流电平。晶体管251、253、247和249的电流镜然后将I高充电的期望电流电平乘以K以向节点202提供电流K*I高充电来对节点202的电压进行充电。在一些实施例中，在充电操作期间改变I高充电的电流电平以调整提供到节点202的电流的量。
在一些实施例中，当节点202的电压在充电操作期间增加到超过晶体管107的阈值电压时，提供到节点202的电流K*I高充电的大部分由于米勒效应而用于对晶体管107的本征栅极-漏极电容(CGD)进行充电。在一些实施例中，通过斜率控制信号设置I高充电的电平以在充电操作期间获得晶体管107的漏极-栅极电压和漏极-源极电压的期望斜率。
低充电电路240包括电流镜，所述电流镜包括晶体管241、243、239和245。在一个实施例中，晶体管241、243、239和245的电流镜被配置成将通过晶体管241和239的电流路径的电流乘以乘数L。在一个实施例中，L是10，但是在其它实施例中可以是其它值。电路240包括缓冲晶体管237，所述晶体管237的栅极连接到VDDA电源端。电路240还包括用于启用电路240的控制晶体管235，所述控制晶体管235的栅极从电路222接收LC信号。电路240还包括晶体管233，所述晶体管233是具有晶体管231的电流镜的一部分。在一个实施例中，晶体管233和231的大小被配置成使电流镜对通过晶体管235以及在晶体管235导通时通过晶体管237的路径的参考电流(IREF)进行除法运算。晶体管241、243、239和245的电流镜然后将对除法运算后的参考电流((1/N)*IREF)进行乘法运算以将电流L*(1/N)*IREF提供到节点202从而保持节点202的电压。在一个实施例中，N为10，但是在其它实施例中可以是其它值。在一个实施例中，IREF为5uA，但是在其它实施例中可以是其它值。在其它实施例中，IREF不会被通过电路240的电流镜进行乘法运算和除法运算。
所示实施例的一个优点在于，参考电路223既用于为比较器电路212提供参考电流，又用于为电路240设置低充电电流。其它实施例可以包括两个不同的参考电路以实现这些功能。
在所示实施例中，电路250和电路240的PFET电流镜各自包括两个PFET晶体管组(例如，电路250包括晶体管251和247的晶体管组以及晶体管253和249的晶体管组，并且电路240包括晶体管241和243的晶体管组以及晶体管239和245的晶体管组)。利用两个晶体管组提供电流镜电路的较高输出阻抗。并且，利用两个晶体管组连同晶体管255和237允许使用较低电压晶体管从较高电压电荷泵输出端(CP)提供充电电流，而不损坏电路250和240的晶体管，这是因为来自电荷泵123的较高电压输出端(CP)的电压降低分布于这些晶体管当中。
在操作中，当晶体管107处于非导通状态，并且晶体管107的栅极-源极电压为0伏时，接通N-1信号从低状态改变为高状态使来自电路222的信号HC转变为高状态，这是因为IM在那时小于IREF。断言HC使电路250将电流K*I高电流从电荷泵123供应到节点202以提高节点202的电压从而使晶体管107导通。电流I高电流通过斜率控制信号设置。在一个实施例中，K*I高电流处于15uA到1000uA的范围内，但是在其它实施例中可以是其它值。随着电流从电荷泵123供应到节点202，晶体管107的栅极的电压开始上升直至其达到功率晶体管107的电压阈值。此时，晶体管107开始导通。当晶体管107的漏极-源极电压下降到0伏时，晶体管107的栅极-源极电压继续增加，直到其超过电压VREF，此时IM大于IREF。此时，HC转变到其中电路250被禁用的低状态，并且LC转变到其中电路240被启用以将充电电流L*(1/N)*IREF提供到节点202的高状态。在一个实施例中，电流L*(1/N)*IREF处于5uA的范围内，但是在其它实施例中可以是其它值。向节点202提供较低电流L*(1/N)*IREF使节点202的电压保持处于通过VREF设置的期望电压电平以将晶体管107的导电性控制处于期望水平，而不会引起过电压状况。
在一个实施例中，VREF被设置为其中晶体管107的栅极-源极电压处于期望电平的电平，并且任何另外的电压上升可能引起栅极-源极电压的过电压状况。在一些实施例中，较低电流L*(1/N)*IREF被设置为某个值，所述值使得其保持节点202处的电压，但是不显著提高所述电压。
在一个实施例中，图2的电流镜的晶体管使用长通道晶体管实施以便最小化装置失配从而提高电路准确性。在一些实施例中，电阻器205和225匹配并且晶体管207和227匹配以提高电路准确性。
图3是控制电路117的一部分电路图，所述一部分用于在放电操作期间从节点202释放电流以改变晶体管107的导电性状态或者使节点202的栅极电压保持处于低电压值。电路117包括电流比较器303，所述电流比较器303具有晶体管305、307和309以及电流源311。在一个实施例中，电流源311提供250nA的电流，但是在其它实施例中可以提供其它值。电流比较器303用于确定晶体管107的栅极-源极电压何时低于由电流IREF2表示的特定电压值，例如100mV。特定电压值IREF2表示其中晶体管107完全断开的栅极-源极电压。只要晶体管107的栅极-源极电压值超过特定电压值，那么电流IM大于IREF2，并且节点308的电压仍然为高。当电流IM下降到低于IREF2时，节点308的电压变低，从而表明晶体管107的栅极-源极电压已经下降到低于特定电压值。
节点308的电压被逆变器313逆变并且提供到触发器315的设置输入端。接通N-1信号提供到触发器315的重置输入端。触发器315的Q输出提供到延迟电路317，所述延迟电路317包括逆变器341和343、电容器345、晶体管346以及电流源344，用于在所述Q输出提供到与门319之前延迟触发器315的状态改变。在一个实施例中，电路317可以包括触发器315的输出端与晶体管346的栅极之间的两个逆变器(未示出)以增强触发器315的输出信号的驱动能力。在一个实施例中，电容器345为0.8pf，并且电流源344提供1uA的电流，但是在其它实施例中，根据待提供的延迟量，这些可以是其它值。一些实施例不包括延迟电路。在其它实施例中，延迟电路317包括用于在接通N-1信号为高时断开电流源344的开关。
与门319的输出端接通，从而启用开关323，所述开关323闭合放电电流源321到晶体管325和327的电流镜的电流路径。在所示实施例中，电流镜被配置成对来自电流源321的放电电流IFD进行乘法运算(乘以P)以通过电流P*IFD对节点202进行放电。在一个实施例中，P＝5，但是在其它实施例中可以是其它值。在一个实施例中，IFD等于760uA，其中节点202以电流5*760uA进行放电，但是在其它实施例中可以以另一电流进行放电。与门319的另一输入端从逆变器331接收经逆变的接通N-1信号。因此，开关323仅在接通N-1信号为低，表明晶体管107应当断开时才闭合。在一个实施例中，开关323用NFET实施，但是在其它实施例中可以用其它类型的开关实施(例如，传输门、其它类型的晶体管)。
逆变器331的输出端还耦合到晶体管335以使电流源333能够在接通N-1信号为低时提供电流ISD以对节点202进行放电。在一个实施例中，电流ISD为20uA，但是在其它实施例中可以是其它值。
在操作期间，当晶体管107接通时，接通N-1信号通过控制器131从高状态转变为低状态以断开晶体管107。因为晶体管107在那时导通，所以IM大于IREF2，并且因此，当R输入端处的接通N-1信号改变为非重置低状态时，触发器315的S输入处于低值。因为触发器315的输出此时为低，所以开关323闭合。在开关323闭合的情况下，节点202通过来自晶体管327和329的电流镜的电流P*IFD和来自电流源333的电流ISD进行放电。然而，因为电流P*IFD显著大于电流ISD，所以节点202主要通过晶体管327对地放电。
在放电期间，一旦电流IM下降到低于R*IREF2(例如，50nA)(这表明晶体管107的栅极-源极电压下降到低于特定电压值(例如，0.7V))，触发器315的S输入就变高以使触发器315的输出也变高。在延迟电路317延迟传输触发器315的在与门319处变低的经逆变输出之后，开关323断开。此时，节点202的唯一放电路径通过电流为ISD的电流源333，其中只要接通N-1为低，表明晶体管107应当断开，节点202就连续放电。这种放电电流防止晶体管107的栅极浮置并且防止其以不期望的方式接通。
在一个实施例中，延迟电路317的目的是甚至在IM下降到低于IREF2之后的在有限的时间量内继续以较高电流率对节点202进行放电。当节点202的电压下降到低于晶体管107的阈值电压时，晶体管107变得非导通。然而，仍然需要自此刻起使节点202的电压降低到0V。
在一些实施例中，为晶体管控制端控制电路提供用于提供对控制端到电流端电压的指示的电压到电流转换器可以允许对晶体管堆叠体的控制端到电流端电压的指示，其中控制端电压和电流端电压随着晶体管在堆叠体中的位置而变化。提供这种指示允许充电电路在晶体管状态变化的第一部分期间快速充电，并且在晶体管达到期望的控制端到电流端电压(如由电压到电流转换器的测量电流所指示的)时减小充电电流以防止过电压状况。同样，提供这种指示可以允许放电电路初始状态初始改变期间对晶体管进行快速放电，并且然后在这之后施加较小的放电电流以使控制端保持处于放电电压电平。
在其它实施例中，控制电路117可以包括用于测量控制端到电流端电压的两个电压到电流转换器。一个用于充电电路(图2)，并且另一个用于放电电路(图3)。在一些实施例中，电压到电流转换器203将仅向充电电路(图2)提供对控制端到电流端电压的指示，而不向放电电路(图3)提供所述指示。在其它实施例中，电压到电流转换器203将仅向放电电路(图3)提供对控制端到电流端电压的指示，而不向充电电路(图2)提供所述指示。在其它实施例中，充电电路可以具有其它配置和/或放电电路可以有其它配置。在仍其它实施例中，控制电路117可以与PFET功率晶体管一起使用，其中充电电路用于断开PFET，并且放电电路用于接通PFET。在仍其它实施例中，控制电路117可以用于控制双极型晶体管的导电性，其中转换器203测量基极-发射极电压。
关于一个实施例示出或描述的特征可以与所示出或描述的其它实施例一起实施。
如本文所描述，晶体管的电流端“定向地耦合”到另一节点或装置意味着所述电流端直接地或通过路径间接地耦合到所述节点或装置，而不是通过电流端晶体管的通道或通过电源端进行连接。例如，晶体管209的源极定向地耦合到接地端，但是并未定向地耦合到晶体管207或晶体管309。
在一个实施例中，一种电路包括第一输出端。所述第一输出端向第一晶体管的控制端提供控制信号。所述电路包括电压到电流转换器，所述电压到电流转换器包括耦合到所述第一输出端的第一输入端以及用于耦合到所述第一晶体管的电流端的第二输入端。所述电压到电流转换器包括第二输出端，所述第二输出端用于提供对所述第一晶体管的控制端到电流端电压的指示。所述电路包括控制电路系统，所述控制电路系统用于控制施加到所述第一晶体管的所述控制端的电流。所述控制电路系统包括第三输入端，所述第三输入端用于接收所述指示以用于控制由所述第一输出端施加的所述电流。
在另一个实施例中，一种方法包括：由控制电路向晶体管的控制端提供控制信号；由电压到电流转换器测量所述晶体管的控制端到电流端的电压，并且提供指示所述晶体管的所述控制端到电流端电压的测量电流；以及利用所述测量电流改变所述控制信号的电流。
在另一个实施例中，一种电路包括串联堆叠的晶体管堆叠体、电荷泵以及多个控制电路。所述多个控制电路中的每个控制电路向所述堆叠体中对应晶体管的控制端提供控制信号。每个控制电路包括：第一输出端，所述第一输出端用于向所述堆叠体的所述对应晶体管的控制端提供所述控制信号；以及电压到电流转换器，其包括耦合到所述第一输出端的第一输入端以及耦合到所述对应晶体管的电流端的第二输入端。所述电压到电流转换器包括第二输出端，所述第二输出端用于提供对所述对应晶体管的控制端到电流端电压的指示。所述电路包括控制电路系统，所述控制电路系统用于控制从所述电荷泵提供到所述第一输出端以便对所述第一输出端进行充电的电流。所述控制电路包括比较器，其中所述控制电路系统基于所述指示表明比如由所述比较器确定的第一电压更高的控制端到电流端电压而减小从所述电荷泵到所述第一输出端的充电电流。
虽然已经示出和描述了本发明的具体实施例，但所属领域的技术人员将认识到，基于本文中的教导，可在不脱离本发明和其更广泛方面的情况下做出另外改变和修改，且因此，所附权利要求书意图将在本发明的真实精神和范围内的所有此类改变和修改涵盖在其范围内。

Claims (5)

1.一种控制电路，其特征在于，包括：
第一输出端，所述第一输出端向第一晶体管的控制端提供控制信号；
电压到电流转换器，其包括耦合到所述第一输出端的第一输入端以及用于耦合到所述第一晶体管的电流端的第二输入端，第二输出端以用于提供对所述第一晶体管的控制端到电流端电压的指示，以及第二晶体管，所述第二晶体管的控制端被配置为耦合到所述第一晶体管的电流端并且所述第二晶体管的电流端通过第一电阻元件耦合到第一输出端；
控制电路系统，其用于控制施加到所述第一晶体管的所述控制端的电流，其中所述控制电路系统包括第三输入端来接收所述指示以用于控制由所述第一输出端施加的所述电流，以及电流比较器，其中所述控制电路系统被配置成基于所述指示指示由所述电流比较器确定的比第一电压高的控制端到电流端电压而减小提供到所述第一输出端的充电电流；
其中所述控制电路系统包括参考电流电路，被配置成产生参考电流，所述参考电流指示所述第一电压；
其中所述电压到电流转换器被配置成产生测量电流，所述测量电流指示控制端到电流端的测量电流，其中所述电流比较器被配置成将所述参考电流和所述测量电流进行比较，并且基于所述比较减少提供到所述第一输出端的充电电流；并且
其中所述控制电路系统包括第三晶体管，所述第三晶体管的控制端耦合到第二电源端，所述第三晶体管的第一电流端通过第二电阻元件耦合到电压端，其中所述第一电阻元件和所述第二电阻元件的尺寸和类型相同，并且所述第二晶体管和所述第三晶体管的尺寸和类型相同。
2.根据权利要求1所述的控制电路，其特征在于，所述第一晶体管是FET，所述控制端是所述FET的栅极，并且所述电流端是所述FET的源极。
3.根据权利要求1所述的控制电路，其特征在于，所述第一晶体管与多个晶体管串联堆叠成堆叠体，其中所述第一晶体管未被定位在所述堆叠体的末端晶体管位置中。
4.根据权利要求1所述的控制电路，其特征在于，所述控制电路系统包括：
第一比较器，其中所述控制电路系统基于所述指示表明比如由所述第一比较器确定的第一电压更高的控制端到电流端电压而减小到所述第一输出端的充电电流；
第二比较器，其中所述控制电路系统基于所述指示表明比如由所述第二比较器确定的第二电压更低的控制端到电流端电压而减小来自所述第一输出端的放电电流。
5.一种电路，其特征在于，包括：
串联堆叠的晶体管堆叠体；
电荷泵；
多个控制电路，所述多个控制电路中的每个控制电路向所述堆叠体的对应晶体管的控制端提供控制信号，每个根据权利要求1-4中任一项所述的控制电路包括：
第一输出端，其用于向所述堆叠体的所述对应晶体管的控制端提供所述控制信号；
电压到电流转换器，其包括耦合到所述第一输出端的第一输入端以及耦合到所述对应晶体管的电流端的第二输入端，所述电压到电流转换器包括第二输出端以用于提供对所述对应晶体管的控制端到电流端电压的指示；
控制电路系统，其用于控制从所述电荷泵提供到所述第一输出端以便对所述第一输出端进行充电的电流，其中所述控制电路系统包括比较器，其中所述控制电路系统基于所述指示表明比如由所述比较器确定的第一电压更高的控制端到电流端电压而减小从所述电荷泵到所述第一输出端的充电电流。
CN201811422887.8A 2017-11-29 2018-11-26 晶体管控制端控制电路 Active CN109842278B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/825,797 2017-11-29
US15/825,797 US10181849B1 (en) 2017-11-29 2017-11-29 Transistor control terminal control circuit

Publications (2)

Publication Number Publication Date
CN109842278A CN109842278A (zh) 2019-06-04
CN109842278B true CN109842278B (zh) 2024-03-05

Family

ID=63685605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811422887.8A Active CN109842278B (zh) 2017-11-29 2018-11-26 晶体管控制端控制电路

Country Status (3)

Country Link
US (1) US10181849B1 (zh)
EP (1) EP3499722B1 (zh)
CN (1) CN109842278B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211832B1 (en) * 2017-12-05 2019-02-19 Micron Technology, Inc. Input buffer circuit
JP7323473B2 (ja) * 2020-01-31 2023-08-08 ローム株式会社 基準電流源回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369308A (en) * 1992-02-03 1994-11-29 U.S. Philips Corporation Power transistor switching circuit with controlled turn-off
CN1441547A (zh) * 2002-02-25 2003-09-10 日本电气株式会社 差动电路、放大电路、驱动电路及使用它们的显示装置
CN106027028A (zh) * 2015-03-31 2016-10-12 英飞凌科技股份有限公司 电子驱动电路和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750638B1 (en) * 2001-04-18 2004-06-15 National Semiconductor Corporation Linear regulator with output current and voltage sensing
JP4641178B2 (ja) * 2004-11-17 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5119894B2 (ja) 2007-12-06 2013-01-16 富士電機株式会社 ドライバ回路
US8664997B2 (en) 2011-03-07 2014-03-04 Dialog Semiconductor Gmbh Rapid switchable HV P-MOS power transistor driver with constant gate-source control voltage
US8493146B2 (en) * 2011-03-10 2013-07-23 Silicon Laboratories Inc. Amplifier using fast discharging reference
JP2012203673A (ja) * 2011-03-25 2012-10-22 Seiko Instruments Inc ボルテージレギュレータ
TWI595735B (zh) * 2015-03-24 2017-08-11 立錡科技股份有限公司 可降低電流漣波之電流調節電路及降低電流漣波的方法
US9831852B2 (en) * 2015-08-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for a configurable high-side NMOS gate control with improved gate to source voltage regulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369308A (en) * 1992-02-03 1994-11-29 U.S. Philips Corporation Power transistor switching circuit with controlled turn-off
CN1441547A (zh) * 2002-02-25 2003-09-10 日本电气株式会社 差动电路、放大电路、驱动电路及使用它们的显示装置
CN106027028A (zh) * 2015-03-31 2016-10-12 英飞凌科技股份有限公司 电子驱动电路和方法

Also Published As

Publication number Publication date
CN109842278A (zh) 2019-06-04
EP3499722B1 (en) 2020-07-29
EP3499722A1 (en) 2019-06-19
US10181849B1 (en) 2019-01-15

Similar Documents

Publication Publication Date Title
EP0140349B1 (en) Semiconductor switching device
US8040162B2 (en) Switch matrix drive circuit for a power element
US8134388B2 (en) Low EMC/EMI emissions' gate driver for wide supply voltage ranges
US10848145B2 (en) Driver circuit, switching control circuit, and switching device
US7109780B2 (en) Control circuit for semiconductor component
US7649364B2 (en) Circuit comprising a MOS transistor and a control circuit for the MOS transistor
CN107078733B (zh) 驱动电路
CN110943722B (zh) 驱动电路
US9912332B2 (en) Semiconductor device
CN110086455B (zh) 一种新型开关电路结构
CN109842278B (zh) 晶体管控制端控制电路
US20210184667A1 (en) Semiconductor integrated circuit and control method of semiconductor integrated circuit
CN112255519A (zh) 半导体元件的电流检测电路和电流检测方法、以及半导体模块
US11114880B2 (en) Current regulating circuit and power supply management circuit including the same
EP3627702A1 (en) Determining an operating condition of a transistor
CN109155626B (zh) 供电控制装置
US9318973B2 (en) Driving device
CN105897246B (zh) 用于高电压应用的电压电平移位器
US11646733B2 (en) Digital output driver circuit and method
US10924102B2 (en) Method for driving a transistor device and electronic circuit
US20010004193A1 (en) Pulse-controlled analog flip-flop
US11881863B2 (en) Comparator circuit
US20240048136A1 (en) Semicondcutor device
US11342600B2 (en) Switch
RU146917U1 (ru) Силовое полупроводниковое устройство

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant