CN109839582A - 一种集成电路三维电流的磁成像测试方法及装置 - Google Patents

Abstract

本发明公开了一种集成电路三维电流的磁成像测试方法及装置，磁成像装置包括芯片级原子磁力计、巨磁电阻传感器、光电测距传感器、电路测试探针、可移动检测平台和电脑；三维电流磁的成像测试方法包括：使用傅里叶变换将芯片级原子磁力计扫描的磁场数据转换为电流密度图像；根据样品封装的电流路径设计布局建立三维仿真磁场模型；改变变量求解毕奥‑萨伐尔方程，比对原始磁场数据和磁场模拟数据，通过匹配磁场强度确定电流与传感器的间距；计算电流实际深度，根据电流实际深度和电流密度图像建立三维电流密度图像。该装置体积小，测量速度快，流程简单操作便捷，可以对集成电路中三维电流进行有效的磁成像测量。

Description

一种集成电路三维电流的磁成像测试方法及装置

技术领域

本发明涉及测量技术领域，特别是涉及一种集成电路三维电流的磁成像测试方法及装置。

技术背景

由于磁场能够穿透半导体工业使用的绝大多数材料，具有其他技术所没有的独特能力，已成为检测集成电路(IC)样品中的短路、漏电和开路的重要技术。磁电流成像是一种磁场成像技术，其通过扫描集成电路来感知电路中电流产生的磁场。通过使用傅里叶变换反演技术将磁场图像转换为电流密度图像。

为了确定故障位置，需要将电流密度图像叠加到光学或近红外图像上，比对两者之间的区别从而确定故障点。硅通孔技术(TSV)是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。随着硅通孔技术的发展，集成电路的封装形式将变成芯片堆叠形式，封装变得更加复杂，缺陷的定位变得相应地更加困难。现有确认故障位置方法由于只能用于确定集成电路二维平面故障位置，而无法通过堆叠金属层确定故障深度观察电流信号而变得过时。

发明内容

本发明旨在克服上述技术的不足，提供了一种集成电路三维电流的磁成像测试方法及装置，可以对集成电路中的三维电流进行磁成像测试。

本发明的技术要点如下：

一种集成电路三维电流的磁成像测试方法及装置，其特征在于，磁成像装置包括：芯片级原子磁力计(1)、巨磁电阻传感器(2)、光电测距传感器(3)、电路测试探针(4)、可移动检测平台(5)和电脑(6)；

三维电流的磁成像测试方法包括：

步骤一、通过电路测试探针将测试电流注入待测集成电路板，使用芯片级原子磁力计或巨磁电阻传感器对集成电路板进行逐行扫描获得集成电路中电流的磁场数据，使用傅里叶变换将磁场数据转换为电流密度图像；

步骤二、根据被测集成电路的封装形式和电流路径设计布局建立三维仿真磁场模型；

步骤三、使用正演法不断改变毕奥-萨伐尔定律中的变量求解毕奥-萨伐尔方程，将测量的原始磁场数据与检测电路的磁场模拟数据进行比较，通过匹配磁场强度确定三维电流与传感器距离Z；

步骤四、通过电流距传感器的深度Z和传感器距电路板高度z计算电流实际深度h，根据电流实际深度和电流密度图像建立三维电流图像，判断电流实际路径和电流深度。

所述芯片级原子磁力计用于小于10μA低检测电流时的快速扫描，在检测使用时测量头位于电路板上方100～200μm处，测量头侧面与用于测量原子磁力计高度的光电测距传感器相连接。

所述巨磁电阻传感器用于80～120μA中等检测电流量时使用，巨磁电阻传感器安置于软悬臂上，检测时传感器与电路板表面直接物理接触。

所述可移动检测平台上的置物台可在x，y，z三个方向上自由移动，能够对放置的检测电路板进行自动调平。

所述电脑与芯片级原子磁力计(1)、巨磁电阻传感器(2)、光电测距传感器(3)、电路测试探针(4)和可移动检测平台(5)相连接，用于数据存储、三维建模和数据比对。

所述三维电流的磁成像测试方法步骤一中的将磁场数据转换为电流密度图像算法如下：

测量区域位置上的磁感应强度B为：

使用快速傅立叶变换来计算B_x的空间傅里叶变换(FT)：

b_x(k_x，k_y，z)＝FT{B_x(x，y，z)}

使用卷积定理将毕奥-萨伐尔公式转换为：

使用逆傅立叶变换获得期望的电流密度图像：

J_y＝FT^-1{j_y(k_x，k_y)}

其中，d为电路板的厚度，z为传感器与电路板的距离，μ₀＝4π·10^-7T·m/A为真空中的磁导率，B_x(x，y，z)为x方向上的磁感应分量，J_y(x′，y′)为点(x′，y′)上的电流密度，b_x(k_x，k_y，z)为x方向上的磁感应分量经过空间傅里叶变换后的量，j_y(k_x，k_y)为电流密度J_y经过空间傅里叶变换后的量。

所述三维电流的磁成像测试方法步骤二中的三维仿真磁场模型为毕奥-萨伐尔公式：

其中，为从原点到传感器的矢量，表示处的磁感应强度，代表源点的位置矢量μ₀＝4π·10^-7T·m/A为表示真空中的磁导率，J(r′)表示r′处的电流密度。

所述三维电流的磁成像测试方法步骤四中电流实际深度的算法为：

h＝Z-z

其中，h为电流实际深度，Z为电流距传感器的深度，z为传感器距电路板高度z。

本发明一种集成电路三维电流的磁成像测试方法及装置针对不同的电流大小采用了芯片级原子磁力计和巨磁电阻传感器两种磁通量传感器，并且该两种传感器体积较小实现了小型化，能够准确且快速的测量集成电路的磁通量并转换为电流密度图像，根据集成电路的封装形式对电流路径进行三维建模，通过匹配磁场强度比对数据后确认电流深度，该测量成像方法流程简单操作便捷，提供了一种有效的三维电流的磁成像测试方法。

附图说明

图1为本发明集成电路三维电流的磁成像测试方法流程图；

图2为本发明集成电路三维电流的磁成像装置图；

符号说明：

芯片级原子磁力计(1)，巨磁电阻传感器(2)，光电测距传感器(3)，电路测试探针(4)，可移动检测平台(5)，电脑(6)，探针垫(7)，待测电路板样品(8)。

具体实施方式

下面将结合本发明附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下述实施例介绍的是该集成电路三维电流的磁成像装置用于检测堆叠厚度为725μm芯片顶部的25μm厚双层晶元。

图2为本发明实施例集成电路三维电流的磁成像装置图。如图2所示集成电路三维电流的磁成像装置包括芯片级原子磁力计(1)，巨磁电阻传感器(2)，光电测距传感器(3)，电路测试探针(4)，可移动检测平台(5)，电脑(6)，探针垫(7)，待测电路板样品(8)。

其中，芯片级原子磁力计用于小于10μA低检测电流时快速扫描，在检测使用时测量头位于电路板上方100～200μm处，测量头侧面与用于测量原子磁力计高度的光电测距传感器相连接。

光电测距传感器用于检测原子磁力计距集成电路板的高度。

巨磁电阻传感器用于80～120μA中等检测电流量时使用，巨磁电阻传感器安置于软悬臂上，检测时传感器与电路板表面直接物理接触。

电路测试探针和探针垫用于向检测电路注入检测电流。

可移动检测平台上的置物台可在x，y，z三个方向上自由移动，能够对放置的检测电路板进行自动调平。

电脑用于数据存储、三维建模和数据比对。

本实施例具体检测步骤如下：

将待检测集成电路板放置在可移动检测平台的置物台上，启动检测平台的自动调平功能将待检测集成电路板调平至水平放置。

本次检测的是堆叠厚度为725μm芯片顶部的25μm厚双层晶元，样品面积较小，因此使用巨磁电阻传感器进行高精度成像。

使用电路测试探针向样品的探针垫处注入100μA检测电流，然后在巨磁电阻传感器下对样品进行光栅扫描，并将扫描的磁通量数据传输至电脑，扫描阶段巨磁电阻传感器紧贴样品表面。

使用反演法利用傅里叶变换将磁场数据转换为电流密度图像，将磁场数据转换为电流密度图像算法如下：

测量区域位置上的磁感应强度B为：

使用快速傅立叶变换来计算B_x的空间傅里叶变换(FT)：

b_x(k_x，k_y，z)＝FT{B_x(x，y，z)}

使用卷积定理将毕奥-萨伐尔公式转换为：

使用逆傅立叶变换获得期望的电流密度图像：

J_y＝FT^-1{j_y(k_x，k_y)}

其中，d为电路板的厚度，z为传感器与电路板的距离，μ₀＝4π·10^-7T·m/A为真空中的磁导率，B_x(x，y，z)为x方向上的磁感应分量，J_y(x′，y′)为点(x′，y′)上的电流密度，b_x(k_x，k_y，z)为x方向上的磁感应分量经过空间傅里叶变换后的量，j_y(k_x，k_y)为电流密度J_y经过空间傅里叶变换后的量。

为了研究样品电流路径是否正常，我们进行正向模拟。根据被测集成电路的封装形式和电流路径设计布局建立三维仿真磁场模型，三维仿真磁场模型为毕奥-萨伐尔公式：

其中，为从原点到传感器的矢量，表示处的磁感应强度，代表源点的位置矢量，μ₀＝4π·10^-7T·m/A为表示真空中的磁导率，J(r′)表示r′处的电流密度。

使用正演法不断改变毕奥-萨伐尔定律中的变量求解毕奥-萨伐尔方程，将测量的原始磁场数据与检测电路的磁场模拟数据进行比较，通过匹配磁场强度确定电流与传感器距离Z，在本实施例中样品结构为双层式，测得顶层电流距离传感器深度为2μm，第二层电流层距离传感器深度为27μm。由于已测得样品的厚度为25μm，根据电流实际深度的算法：

h＝Z-z

其中，h为电流实际深度，Z为电流距传感器的深度，z为传感器距电路板高度z。

可以确认电流实际深度为0μm和25μm，即位于检测样品的表面和背面，同时可以判断巨磁电阻传感器虽然在测量时紧贴样品，但仍然存在2μm的间隙。

根据电流实际深度和电流密度图像建立三维电流路径图像。

正常情况下原始磁场数据与检测电路的磁场模拟数据应当是及其相似的，一旦两者间的数据在对比时发现差异，说明集成电路板样品中存在故障位置。此时需要根据二维磁场电流密度图像判断异常情况的原因，根据不同的故障模拟故障位置重新建立新的三维仿真磁场模型，再次比对数据确认故障位置的深度建立新的三维电流图像。上述实施例中样品不存在故障位置，因此不需要重新建立新的三维仿真磁场模型。

以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种集成电路三维电流的磁成像测试方法及装置，其特征在于，磁成像装置包括：芯片级原子磁力计(1)、巨磁电阻传感器(2)、光电测距传感器(3)、电路测试探针(4)、可移动检测平台(5)和电脑(6)；

三维电流的磁成像测试方法包括：

步骤一、通过电路测试探针将测试电流注入待测集成电路板，使用芯片级原子磁力计或巨磁电阻传感器对集成电路板进行逐行扫描获得集成电路中电流的磁场数据，使用傅里叶变换将磁场数据转换为电流密度图像；

步骤二、根据被测集成电路的封装形式和电流路径设计布局建立三维仿真磁场模型；

步骤三、使用正演法不断改变毕奥-萨伐尔定律中的变量求解毕奥-萨伐尔方程，将测量的原始磁场数据与检测电路的磁场模拟数据进行比较，通过匹配磁场强度确定三维电流与传感器距离Z；

步骤四、通过电流距传感器的深度Z和传感器距电路板高度z计算电流实际深度h，根据电流实际深度和电流密度图像建立三维电流图像，判断电流实际路径和电流深度。

2.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述芯片级原子磁力计用于小于10μA低检测电流时的快速扫描，在检测使用时测量头位于电路板上方100～200μm处，测量头侧面与用于测量原子磁力计高度的光电测距传感器相连接。

3.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述巨磁电阻传感器用于80～120μA中等检测电流量时使用，巨磁电阻传感器安置于软悬臂上，检测时传感器与电路板表面直接物理接触。

4.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述可移动检测平台上的置物台可在x，y，z三个方向上自由移动，能够对放置的检测电路板进行自动调平。

5.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述电脑与芯片级原子磁力计(1)、巨磁电阻传感器(2)、光电测距传感器(3)、电路测试探针(4)和可移动检测平台(5)相连接，用于数据存储、三维建模和数据比对。

6.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述三维电流的磁成像测试方法步骤一中的将磁场数据转换为电流密度图像算法如下：

测量区域位置上的磁感应强度B为：

使用快速傅立叶变换来计算B_x的空间傅里叶变换(FT)：

b_x(k_x，k_y，z)＝FT{B_x(x，y，z)}

使用卷积定理将毕奥-萨伐尔公式转换为：

使用逆傅立叶变换获得期望的电流密度图像：

J_y＝FT^-1{j_y(k_x，k_y)}

其中，d为电路板的厚度，z为传感器与电路板的距离，μ₀＝4π·10^-7T·m/A为真空中的磁导率，B_x(x，y，z)为x方向上的磁感应分量，J_y(x′，y′)为点(x′，y′)上的电流密度，b_x(k_x，k_y，z)为x方向上的磁感应分量经过空间傅里叶变换后的量，j_y(k_x，k_y)为电流密度J_y经过空间傅里叶变换后的量。

7.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述三维电流的磁成像测试方法步骤二中的三维仿真磁场模型为毕奥-萨伐尔公式：

其中，为从原点到传感器的矢量，表示处的磁感应强度，代表源点的位置矢量，μ₀＝4π·10^-7T·m/A为表示真空中的磁导率，J(r′)表示r′处的电流密度。

8.根据权力要求1中所述的一种集成电路三维电流的磁成像测试方法及装置，其特征在于，所述三维电流的磁成像测试方法步骤四中电流实际深度的算法为：

h＝Z-z

其中，h为电流实际深度，Z为电流距传感器的深度，z为传感器距电路板高度z。