CN109802036B - 积体电感 - Google Patents

积体电感 Download PDF

Info

Publication number
CN109802036B
CN109802036B CN201711137114.0A CN201711137114A CN109802036B CN 109802036 B CN109802036 B CN 109802036B CN 201711137114 A CN201711137114 A CN 201711137114A CN 109802036 B CN109802036 B CN 109802036B
Authority
CN
China
Prior art keywords
coil
region
area
wound around
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711137114.0A
Other languages
English (en)
Other versions
CN109802036A (zh
Inventor
颜孝璁
简育生
叶达勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201711137114.0A priority Critical patent/CN109802036B/zh
Publication of CN109802036A publication Critical patent/CN109802036A/zh
Application granted granted Critical
Publication of CN109802036B publication Critical patent/CN109802036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本案涉及一种积体电感,其包含第一线圈及第二线圈。第一线圈部分绕组设置于第一区且部分绕组设置于第二区,其于第一区及第二区的绕组圈数不同。第二线圈亦部分绕组设置于第一区且部分绕组设置于第二区,其于第一区及第二区的绕组圈数不同。其中第一线圈于第一区的绕组圈数与第二线圈于第一区的绕组圈数不同,第一线圈于第二区的绕组圈数与第二线圈于第一区的绕组圈数不同。

Description

积体电感
技术领域
本案涉及一种电感结构,尤为一种积体电路中的电感结构。
背景技术
电感结构为现今积体电路中不可或缺的一种元件。其中,八字型电感其具有对称的电性,且其两端可产生方向相反的磁场,使八字型电感产生的磁场可以相互抵消,如此可对积体电路中的其他元件造成较小的影响,反之也不容易被其他元件或是金属绕线其藕合(coupling)所影响,故被广泛使用于积体电路当中。然而,习知技术中的八字型电感具有品质因子(Q factor) 较不理想的缺陷。
发明内容
本案之一目的是在提供一种积体电感,其具有对称的电性且较一般八字型电感具有更高的品质因子(Q factor)。
本案的实施态样是为一种积体电感,包含第一线圈以及第二线圈。第一线圈部分绕组于第一区且部分绕组于第二区,其中第一线圈于第一区及第二区分别绕组的圈数不同。第二线圈亦部分绕组于第一区且部分绕组于第二区,其中第二线圈于该第一区及该第二区分别绕组的圈数不同。其中第一线圈于第一区绕组的圈数与第二线圈于第一区绕组的圈数不同,第一线圈于第二区绕组的圈数与第二线圈于第一区绕组的圈数亦不同。
因此,根据本案的技术内容,本案实施例藉由提供一种积体电感,包含分别部分绕组于第一区及第二区的两组线圈,提供较一般八字型电感更高的品质因子。
附图说明
图1为本案一实施例的积体电感的示意图;
图2为本案一实施例的积体电感的示意图;
图3为本案一实施例的积体电感的示意图;以及
图4为本案一实施例的积体电感的实验结果示意图。
【符号说明】
100、300、500:第一线圈
101、301、501:第一埠
102~108、302~308、502~508:金属线段
110、310、510:第二埠
200、400、600:第二线圈
201、401、601:第三埠
202~208、402~406、602~606:金属线段
210、410、610:第四埠
700:中央抽头
A:第一区
B:第二区
L:假想直线
CA:第一中心点
CB:第二中心点
Q1:曲线
Q2:曲线
A1、B1:第一侧
A2、B2:第二侧
A3、B3:第三侧
A4、B4:第四侧
具体实施方式
图1为本案一实施例的积体电感的示意图,绘示了一积体电路板的上视图。在本实施例中,该积体电路板可于空间中划分为第一区A以及第二区B,第一区具有第一中心点CA,第二区B具有第二中心点CB。在该积体电路板的第一层中,第一线圈100包含部分绕组设置于第一区A中,第一线圈100更包含部分绕组设置于第二区B中。在该积体电路板的第一层中,第二线圈200包含部分绕组设置于第一区A中,第二线圈200更包含部分绕组设置于第二区B中,第一线圈100与第二线圈200于第一区A中的绕组大致是以第一中心点CA作为绕组基准,第一线圈100与第二线圈 200于第二区B中的绕组大致是以第二中心点CB作为绕组基准。
延续图1的实施例,第一区A具有第一侧A1以及第二侧A2,自第一区A的第一侧A1向第一区A的第二侧A2作一假想直线L,假想直线L 上下端更分别具有第三侧A3与第四侧A4。第一区A的方形区域内包含有由外向内排列的第一圈、第二圈及第三圈,用于设置第一线圈100以及第二线圈200部分绕组的复 数金属线段。此外,第二区B亦具有第一侧B1、第二侧B2、第三侧B3以及第四侧B4,假想直线L由左至右地通过第二区 B的第一侧B1以及第二侧B2。第二区B的方形区域内亦包含有由外向内排列的第一圈、第二圈及第三圈,用于设置第一线圈100以及第二线圈200 部分绕组的复 数金属线段。
请继续参照图1,于此实施例中,第一线圈100包含第一埠101,第一埠101是设置于第一区A的第一侧A1,第一埠101是设置于该积体电路板中的第二层,第二层不同于第一层。第一线圈100包含金属线段102,第一埠101于第一区A的第一侧A1与金属线段102藕接,金属线段102沿第一区A的第二圈向第一区A的第四侧A4逆时针绕设,金属线段102于第一区A的第四侧A4透过金属线段103交错藕接至金属线段104,其中金属线段103是配置于该积体电路板中的第二层,金属线段104是配置于第一区A的第一圈,金属线段104沿第一区A的第一圈向第一区A的第二侧 A2逆时针绕设,金属线段104于第一区A的第二侧A2透过金属线段105 交错藕接至金属线段106,其中金属线段105是配置于该积体电路板中的第二层。
金属线段106设置于第二区B的第二圈,金属线段106自第二区B的第一侧B1起沿第二区B的第三侧B3向第二区B的第二侧B2顺时针绕设,金属线段106继续绕设至第二区B的第四侧B4,金属线段106于第二区B 的第四侧B4透过金属线段107交错藕接至配置于第二区B的第三圈的金属线段108,金属线段108自第二区B的第四侧B4开始根据第二中心点 CB顺时针绕设一圈至第二区B的第四侧B4,金属线段108于第二区B的第四侧B4再交错绕设回第二区B的第二圈,金属线段108沿第二区B的第二圈逆时针绕设至第二区B的第一侧B1,金属线段108于第二区B的第一侧B1交错绕设至第一区A的第一圈,金属线段108自第一区A的第二侧A2起沿第一区A的第一圈逆时针绕设至第一区A的第一侧A1,金属线段108于第一区A的第一侧A1藕接至第二埠110,第二埠110亦是设置于该积体电路板中的第二层。依据上述方式绕设,第一埠101、金属线段 102~108以及第二埠110构成了第一线圈100。然而,应当理解,本案的实施例是用以解释,而非用以限定本案的结构,例如,图中所示的金属线段 106也可以于第二区B的第二侧B2或第三侧B3透过金属线段107交错藕接至第二区B的第三圈的金属线段108。
请继续参照图1,于此实施例中,第二线圈200包含第三埠201,第三埠201是设置于第一区A的第一侧A1,第三埠201是设置于该积体电路板中的第二层。第二线圈200包含金属线段202,第三埠201于第一区A的第一侧A1与金属线段202藕接,金属线段102沿第一区A的第二圈向第一区A的第三侧A3顺时针绕设,金属线段202于第一区A的第三侧A3 透过金属线段203交错藕接至金属线段204,其中金属线段203是配置于该积体电路板中的第二层,而金属线段204是配置于第一区A的第三圈,金属线段204沿第一区A的第三圈根据第一中心点CA顺时针绕设一圈至第一区A的第三侧A3,金属线段204于第一区A的第三侧A3交错绕设回第一区A的第二圈,金属线段204继续顺时针绕设至第一区A的第二侧 A2,金属线段204于第一区A的第二侧A2交错绕设至第二区B的第一圈。
金属线段204自第二区B的第一侧B1根据第二中心点CB逆时针绕设一圈回第二区B的第一侧B1,金属线段204于第二区B的第一侧B1透过金属线段205藕接至金属线段206,其中金属线段205是配置于该积体电路板中的第二层,金属线段206设置于第一区A的第二圈,金属线段206 沿第一区A的第二圈顺时针绕设至第一区A的第四侧A4,金属线段206 于第一区A的第四侧A4交错绕设至第一区A的第一圈,金属线段206沿第一区A的第一圈顺时针绕设至第一区A的第一侧A1,金属线段206于第一区A的第一侧A1藕接至第四埠210,第四埠210亦是设置于该积体电路板中的第二层。依据上述方式绕设,第三埠201、金属线段202~206以及第四埠210构成了第二线圈200。
请继续参照图1。于此实施例中,第一线圈100大致包含三圈,其绕组分别设置于第一区A以及第二区B当中,其中,第一线圈100于第一区 A的绕组圈数约为一圈,而第一线圈100于第二区B的绕组圈数约为两圈,亦即,第一线圈100于第一区A与第二区B当中分别绕组的圈数具有一第一比例,该第一比例是为一比二。于此实施例中,第二线圈200亦大致包含三圈,其绕组分别设置于第一区A以及第二区B当中,其中,第二线圈 200于第一区A的绕组圈数约为两圈,而第二线圈200于第二区B的绕组圈数约为一圈,亦即,第二线圈200于第一区A与第二区B当中分别绕组的圈数具有一第二比例,该第二比例是为二比一。在此实施例中,第一比例与第二比例成反比,亦即,第一线圈100与第二线圈200于第一区A与第二区B当中分别绕组的圈数的比例成反比。
于此实施例中,第一线圈100于第一区A当中的绕组大致设置于第一区A的第一圈,而第二线圈200于第一区A当中的绕组大致设置于第一区 A的第二圈及第三圈,其中,第一线圈100设置于第一区A的绕组大致上是为四分之三圈地环绕第二线圈200于第一区A的绕组。于此实施例中,第一线圈100于第二区B当中的绕组大致设置于第二区B的第二圈及第三圈,而第二线圈200于第二区B当中的绕组大致设置于第二区B的第一圈,其中,第二线圈200设置于第二区B的绕组大致上是为完整地环绕第一线圈100于第二区B的绕组。
请继续参照图1,于此实施例中,第一线圈100的第二埠110与第二线圈200的第四埠210于第一区A的第一侧A1共同藕接于中央抽头(center tap)700,而中央抽头700设置于该积体电路板中的第一层,中央抽头700 是位于第一埠101与第三埠201之间。须注意的是,先前技术中,大多数的电感结构其输出入端与中央抽头皆是分别设置于电感结构的两侧,若希望自电感结构的同一侧获取输出入端与中央抽头的讯号,则必须自中央抽头拉线跨越整体电感结构方能达成。相较之下,本案所提供的电感结构包含第一线圈100与第二线圈200,其第一埠101与第三埠201皆是设置于电感结构的一侧,且中央抽头700亦设置于同一侧。亦即,本案的电感结构的输出入端与中央抽头皆位于电感结构的同一侧。然而,虽本案实施例中的中央抽头位于电感结构的同一侧,在本案的其他实施例中,亦有可能将中央抽头藕接至设置于该积体电路板中的第三层的金属线段,将中央抽头的讯号延伸至电感结构的另一侧,或是将中央抽头同时藕接至设置于第二层及第三层的金属线段,以将中央抽头的讯号自不同的两层延伸至电感结构的另一侧,使其贯穿整体电感结构。
由上述本案实施方式可知,本案实施例藉由提供一种电感结构,其输出入端与中央抽头皆位于电感结构的同一侧,其结构克服了先前技术所无法达成的技术效果。此外,本案提供的电感结构不仅电性对称,其品质因子更大幅优于先前技术。
图2为本案一实施例的积体电感的示意图,绘示了一积体电路板的上视图。类似于图1的实施例,在本实施例中,该积体电路板可于空间中划分为第一区A以及第二区B,第一线圈300与第二线圈400皆在第一区A 及第二区B以螺旋状方式围绕。
与上一个实施例不同的是,第一线圈300及第二线圈400的起始端点第一埠301及第三埠401为由第一区A的第一圈第一侧A1开始绕设,第一线圈300及第二线圈400的最终端点第二埠310及第四埠410为绕设至第一区A的第一圈第一侧A1。
请继续参照图2。第一线圈300于第一区A的绕组圈数约为两圈,于第二区B的绕组圈数约为一圈,亦即,第一线圈300于第一区A与第二区 B当中分别绕组的圈数具有一第一比例,该第一比例是为二比一。第二线圈400于第一区A的绕组圈数约为一圈,于第二区B的绕组圈数约为两圈,亦即,第二线圈400于第一区A与第二区B当中分别绕组的圈数具有一第二比例,该第二比例是为一比二。
第一线圈300于第一区A当中的绕组大致设置于第一区A的第二圈及第三圈,而第二线圈400于第一区A当中的绕组大致设置于第一区A的第一圈,其中,第二线圈400设置于第一区A的绕组大致上是为四分之三圈地环绕第一线圈300于第一区A的绕组。于此实施例中,第一线圈300于第二区B当中的绕组大致设置于第二区B的第一圈,而第二线圈400于第二区B当中的绕组大致设置于第二区B的第二圈及第三圈,其中,第一线圈300设置于第二区B的绕组大致上是为完整地环绕第二线圈400于第二区B的绕组。
请继续参照图2,于此实施例中,第一线圈300的第二埠310与第二线圈400的第四埠410于第一区A的第一侧A1共同藕接于中央抽头700,中央抽头700设置于该积体电路板中的第一层,中央抽头700是位于第一埠301与第三埠401之间。同于图1的实施例,本案的电感结构的输出入端与中央抽头皆位于电感结构的同一侧。
图3为本案一实施例的积体电感的示意图,绘示了一积体电路板的上视图。类似于图1与图2的实施例,在本实施例中,该积体电路板可于空间中划分为第一区A以及第二区B,需注意的是,于本实施例中,第一区 A以及第二区B的配置与图1和图2的实施例是为左右调换的。第一线圈 500与第二线圈600皆在第一区A及第二区B以螺旋状方式围绕。
不同的是,第一线圈500及第二线圈600的起始端点第一埠501及第三埠601为由第一区A的第一圈第一侧A1开始绕设,第一线圈500及第二线圈600的最终端点第二埠510及第四埠610为绕设至第一区A的第一圈第一侧A1。
请继续参照图3。第一线圈500于第一区A的绕组圈数约为一圈,于第二区B的绕组圈数约为两圈,亦即,第一线圈500于第一区A与第二区 B当中分别绕组的圈数具有一第一比例,该第一比例是为一比二。第二线圈600于第一区A的绕组圈数约为两圈,于第二区B的绕组圈数约为一圈,亦即,第二线圈600于第一区A与第二区B当中分别绕组的圈数具有一第二比例,该第二比例是为二比一。
于此实施例中,第一线圈500于第一区A当中的绕组大致上一半设置于第一区A的第一圈且一半设置于第一区A的第二圈,而第二线圈600于第一区A当中的绕组大致设置于第一区A的第二圈及第三圈,但亦有半圈设置于第一区A的第一圈,其中,第一线圈500设置于第一区A的绕组大致上是为半圈地环绕第二线圈600于第一区A的绕组,反之亦然。于此实施例中,第一线圈500于第二区B当中的绕组大致设置于第二区B的第二圈及第三圈,而第二线圈600于第二区B当中的绕组大致设置于第二区B 的第三圈,其中,第二线圈600设置于第二区B的绕组大致上是为四分之三圈地环绕第一线圈500于第二区B的绕组。
请继续参照图3,于此实施例中,第一线圈500的第二埠510与第二线圈600的第四埠610于第一区A的第一侧A1共同藕接于中央抽头700,中央抽头700设置于该积体电路板中的第一层,中央抽头700是位于第一埠501与第三埠601之间。同于图1的实施例,本案的电感结构的输出入端与中央抽头皆位于电感结构的同一侧。
图4为本案一实施例的积体电感的实验结果示意图。请参照图4,其中横轴表示的是为频率,纵轴表示的是为品质因子(Q factor)的值。其中,曲线Q1所绘示者是为利用本案上述实施例的电感结构的品质因子曲线,而曲线Q2所绘示者是为非利用本案的电感结构的品质因子曲线。显然地,在频率约大于3GHz以上的区间,曲线Q1皆是位于曲线Q2之上,尤其于高频率时,曲线Q1与曲线Q2之间具有更大的差距。故知,本案所提供的电感结构其量测到的品质因子优于非利用本案的电感结构者的品质因子。
由上述本案实施方式可知,本案实施例提供一种电感结构,其包含第一线圈及第二线圈,第一线圈及第二线圈各自于第一区及第二区的绕组圈数不同,且第一线圈及第二线圈各自于其中一区绕组的圈数也不同,然而两线圈却是电性对称的,另外,两线圈的输出入端与两线圈藕接的中央抽头皆位于电感结构的同一侧,其结构克服了先前技术所无法达成的技术效果,此种电感结构的品质因子优于先前技术。另外,在本案的其他实施例中,可以透过增加本案的电感结构第一线圈及第二线圈各自于第一区及第二区的绕组圈数数量,以达调配所需电感值的目的。

Claims (8)

1.一种积体电感,包含:
一第一线圈,该第一线圈的部分绕组设置于一第一区且部分绕组设置于一第二区,该第一线圈于该第一区及该第二区的绕组圈数不同;以及
一第二线圈,该第二线圈的部分绕组设置于该第一区且部分绕组设置于该第二区,该第二线圈于该第一区及该第二区的绕组圈数不同;
其中该第一线圈于该第一区的绕组圈数与该第二线圈于该第一区的绕组圈数不同,该第一线圈于该第二区的绕组圈数与该第二线圈于该第一区的绕组圈数不同;
其中该第一线圈包含一第一埠以及一第二埠,该第二线圈包含一第三埠以及一第四埠,其中该积体电感更包含一中央抽头,该中央抽头与该第一埠、该第二埠、该第三埠以及该第四埠设置于同一侧;
其中该第一区包含一第一侧及一第二侧,该第二侧与该第二区相邻,该第一侧为该第二侧的相对侧,该第二埠与该第四埠于该第一侧共同藕接于该中央抽头,以及中央抽头位于该第一埠与该第三埠之间;
其中该第一线圈于该第一区和该第二区的绕组圈数的比例为一第一比例,该第二线圈于该第一区和该第二区的绕组圈数的比例为一第二比例,该第一比例与该第二比例成反比;
其中该第一比例为一比二。
2.根据权利要求1所述的积体电感,其中替代性地该第一比例为二比一。
3.根据权利要求2所述的积体电感,其中该第一线圈于该第一区的绕组是四分之三圈地环绕该第二线圈于该第一区的绕组,该第二线圈于该第二区的绕组是完整地环绕该第一线圈于该第二区的绕组。
4.根据权利要求1所述的积体电感,其中该第一区及该第二区各自包含由外向内排列的一第一圈、一第二圈及一第三圈,由该第一区的该第一侧向该第二侧延伸一假想直线,该假想直线依序通过该第一区的该第一侧、一第一中心点、该第一区的该第二侧、该第二区的一第一侧、该第二区的一第二中心点以及该第二区的一第二侧,该假想直线将该第一区划分出一第三侧及一第四侧,该假想直线亦将该第二区划分出一第三侧及一第四侧。
5.根据权利要求4所述的积体电感,其中该第一线圈由该第一埠开始绕设于该第一区的该第二圈,该第一线圈于该第一区的该第四侧交错绕设至该第一区的该第一圈,该第一线圈于该第一区的该第二侧交错绕设至该第二区的该第二圈,该第一线圈于该第二区的该第四侧交错绕设至该第二区的该第三圈,该第一线圈根据该第二中心点绕设于该第二区并于该第二区的该第四侧交错绕设至该第二区的该第二圈,该第一线圈于该第二区的该第一侧交错绕设至该第一区的该第一圈,该第一线圈沿该第一区的该第一圈绕设至该第二埠,其中该第二线圈由该第三埠开始绕设于该第一区的该第二圈,该第一线圈于该第一区的该第三侧交错绕设至该第一区的该第三圈,该第二线圈根据该第一中心点绕设于该第一区并于该第一区的该第三侧交错绕设至该第一区的该第二圈,该第二线圈于该第一区的该第二侧交错绕设至该第二区的该第一圈,该第二线圈根据该第二中心点绕设于该第二区并于该第二区的该第一侧交错绕设至该第一区的该第二圈,该第二线圈于该第一区的该第四侧交错绕设至该第一区的该第一圈,该第二线圈沿该第一区的该第一圈绕设至该第四埠。
6.根据权利要求4所述的积体电感,其中该第一线圈由该第一埠开始绕设于该第一区的该第一圈,该第一线圈于该第一区的该第四侧交错绕设至该第一区的该第二圈,该第一线圈于该第一区的该第二侧交错绕设至该第二区的该第一圈,该第一线圈根据该第二中心点绕设于该第二区并于该第二区的该第一侧交错绕设至该第一区的该第二圈,该第一线圈于该第一区的该第三侧交错绕设至该第一区的该第三圈,该第一线圈根据该第一中心点绕设于该第一区并于该第一区的该第三侧交错绕设至该第一区的该第二圈,该第一线圈沿该第一区的该第二圈绕设至该第二埠,其中该第二线圈由该第三埠开始绕设于该第一区的该第一圈,该第二线圈于该第一区的该第二侧交错绕设至该第二区的该第二圈,该第二线圈于该第二区的该第四侧交错绕设至该第二区的该第三圈,该第二线圈根据该第二中心点绕设于该第二区并于该第二区的该第四侧交错绕设至该第二区的该第二圈,该第二线圈于该第二区的该第一侧交错绕设至该第一区的该第一圈,该第二线圈于该第一区的该第四侧交错绕设至该第一区的该第二圈,该第二线圈沿该第一区的该第二圈绕设至该第四埠。
7.根据权利要求4所述的积体电感,其中该第一线圈由该第一埠开始绕设于该第一区的该第一圈,该第一线圈于该第一区的该第二侧交错绕设至该第二区的该第二圈,该第二线圈于该第二区的该第三侧交错绕设至该第二区的该第三圈,该第一线圈根据该第二中心点绕设于该第二区并于该第二区的该第三侧交错绕设至该第二区的该第二圈,该第一线圈于该第二区的该第四侧交错绕设至该第二区的该第一圈,该第一线圈于该第二区的该第一侧交错绕设至该第一区的该第二圈,该第一线圈沿该第一区的该第二圈绕设至该第二埠,其中该第二线圈由该第三埠开始绕设于该第一区的该第一圈,该第二线圈于该第一区的该第二侧交错绕设至该第二区的该第二圈,该第二线圈于该第二区的该第四侧交错绕设至该第二区的该第一圈,该第二线圈根据该第二中心点绕设于该第二区并于该第二区的该第一侧交错绕设至该第一区的该第二圈,该第二线圈于该第一区的该第四侧交错绕设至该第一区的该第三圈,该第二线圈根据该第一中心点绕设于该第一区并于该第一区的该第四侧交错绕设至该第一区的该第二圈,该第二线圈沿该第一区的该第二圈绕设至该第四埠。
8.根据权利要求1所述的积体电感,其中该第一区是与该第二区是相邻地配置于同一层中。
CN201711137114.0A 2017-11-16 2017-11-16 积体电感 Active CN109802036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711137114.0A CN109802036B (zh) 2017-11-16 2017-11-16 积体电感

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711137114.0A CN109802036B (zh) 2017-11-16 2017-11-16 积体电感

Publications (2)

Publication Number Publication Date
CN109802036A CN109802036A (zh) 2019-05-24
CN109802036B true CN109802036B (zh) 2022-12-20

Family

ID=66555383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711137114.0A Active CN109802036B (zh) 2017-11-16 2017-11-16 积体电感

Country Status (1)

Country Link
CN (1) CN109802036B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223461A (ja) * 1997-01-31 1998-08-21 Toko Inc インダクタンス素子及びその製造方法
US6396362B1 (en) * 2000-01-10 2002-05-28 International Business Machines Corporation Compact multilayer BALUN for RF integrated circuits
TWI469160B (zh) * 2014-04-23 2015-01-11 Realtek Semiconductor Corp 積體變壓器
CN105023914A (zh) * 2014-04-24 2015-11-04 瑞昱半导体股份有限公司 电感电容谐振电路的半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223461A (ja) * 1997-01-31 1998-08-21 Toko Inc インダクタンス素子及びその製造方法
US6396362B1 (en) * 2000-01-10 2002-05-28 International Business Machines Corporation Compact multilayer BALUN for RF integrated circuits
TWI469160B (zh) * 2014-04-23 2015-01-11 Realtek Semiconductor Corp 積體變壓器
CN105023914A (zh) * 2014-04-24 2015-11-04 瑞昱半导体股份有限公司 电感电容谐振电路的半导体装置

Also Published As

Publication number Publication date
CN109802036A (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
TWI643216B (zh) 積體電感
US11636973B2 (en) Common mode filter
US10748701B2 (en) Inductor device
US20200013534A1 (en) Methods and apparatus for improving winding balance on inductive devices
US20150364244A1 (en) Induction Coil Structure for Wireless Charging Device
JP6303123B2 (ja) コモンモードノイズフィルタ
CN106068541A (zh) 共模噪声滤波器
US11615910B2 (en) Transformer structure
CN108962563B (zh) 电感装置
WO2016079903A1 (ja) コモンモードノイズフィルタ
US20160133374A1 (en) Common mode choke coil
TWI694475B (zh) 電感裝置
WO2011114859A1 (ja) コモンモードフィルタ用インダクタおよびコモンモードフィルタ
KR20170117375A (ko) 커먼 모드 노이즈 필터
JP2005191217A (ja) スパイラルインダクタおよびそれを備えた回路装置または差動回路
JP2016178278A (ja) コモンモードフィルタ
JP2016174058A (ja) 巻線型チップトランスおよび分配器
US11387034B2 (en) Asymmetric spiral inductor
TWI715510B (zh) 電感裝置
CN109802036B (zh) 积体电感
TWI692781B (zh) 電感裝置
CN109560070B (zh) 积体电感装置
JP2022174304A (ja) コモンモードチョークコイル
US11901111B2 (en) Inductor device
KR101823236B1 (ko) 공통 모드 필터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant