CN109786525A - 一种发光二极管外延片的制造方法 - Google Patents
一种发光二极管外延片的制造方法 Download PDFInfo
- Publication number
- CN109786525A CN109786525A CN201811502838.5A CN201811502838A CN109786525A CN 109786525 A CN109786525 A CN 109786525A CN 201811502838 A CN201811502838 A CN 201811502838A CN 109786525 A CN109786525 A CN 109786525A
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- aln buffer
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片的制造方法,属于半导体技术领域。方法包括:提供一衬底;将衬底放入物理气相沉积设备中,采用物理气相沉积法在衬底上沉积AlN缓冲层;控制AlN缓冲层的沉积电压为100~500V,AlN缓冲层的沉积时间为10~60s,使AlN缓冲层的翘曲度为‑10~‑60um;在AlN缓冲层上依次生长未掺杂的GaN层、N型层、有源层和P型层。AlN缓冲层的翘曲度在特定范围,会驰豫一部分固有的内部应力,相当于有源层的阱层中的部分压应力可以在AlN缓冲层得到释放,从而使得阱层中的压应力减小。阱层中的压应力减小,有利于阱层中富In发光中心的形成,从而可以提高LED的发光效率。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片的制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
外延片是LED中的主要构成部分,现有的GaN基LED外延片包括衬底和依次层叠在衬底上的AlN缓冲层、未掺杂的GaN层、N型层、有源层和P型层。N型层为掺Si的GaN层,可以提供电子,P型层为掺Mg的GaN层,可以提供空穴。当电流注入GaN基LED外延片中时,N型层提供的电子和P型层提供的空穴在电流的驱动下,向有源层迁移,并在有源层中辐射复合发光。有源层由多个周期的超晶格结构组成,每个周期的超晶格结构均包括InGaN阱层和GaN垒层。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于InGaN阱层和GaN垒层之间存在着很大的晶格失配,导致阱层中存在着很大的压应力,一方面压应力会产生压电极化电场,引起有源层能带的倾斜,使电子和空穴波函数的交叠减少,造成内量子发光效率的下降,即所谓的量子限制斯塔克效应,另一方面,压应力会影响阱层中In的有效合并,使其难以形成晶体质量良好的高In组分的量子阱,从而使LED的发光效率降低。且阱层中存在的压应力越大,LED的发光效率越低。
发明内容
本发明实施例提供了一种发光二极管外延片的制造方法,可以降低有源层的阱层中的压应力,提高LED的发光效率。所述技术方案如下:
本发明实施例提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
将所述衬底放入物理气相沉积设备中,采用物理气相沉积法在所述衬底上沉积AlN缓冲层;控制所述AlN缓冲层的沉积电压为100~500V,所述AlN缓冲层的沉积时间为10~60s,使所述AlN缓冲层的翘曲度为-10~-60um;其中,所述AlN缓冲层的翘曲度为所述AlN缓冲层的中部向靠近所述衬底方向凹陷的最大距离;
在所述AlN缓冲层上依次生长未掺杂的GaN层、N型层、有源层和P型层。
进一步地,所述AlN缓冲层的沉积电压为150~300V。
进一步地,所述AlN缓冲层的沉积时间为20~40s。
进一步地,所述AlN缓冲层的沉积温度为200~800℃。
进一步地,所述AlN缓冲层的沉积温度为400~600℃。
进一步地,所述AlN缓冲层的沉积功率为1000~5000W。
进一步地,所述AlN缓冲层的沉积功率为2000~4000W。
进一步地,所述AlN缓冲层的沉积压力为5~10mtorr。
进一步地,所述AlN缓冲层的厚度为10~30nm。
进一步地,所述AlN缓冲层的厚度为15~30nm。
本发明实施例提供的技术方案带来的有益效果是:
通过控制AlN缓冲层的沉积电压和沉积时间在一定范围内,使沉积出的AlN缓冲层的翘曲度在-10~-60um范围内,即AlN缓冲层的中部向衬底方向凹陷的最大距离为10~60um。一方面,AlN缓冲层的翘曲度在特定范围,会驰豫一部分固有的内部应力,相当于有源层的阱层中的部分压应力可以在AlN缓冲层得到释放,从而阱层中的压应力减小。阱层中的压应力减小,有利于阱层中富In发光中心的形成,从而可以提高LED的发光效率。另一方面,阱层压应力减小,有利于改善有源层的晶体质量,降低有源层的缺陷密度和位错,从而可以提高LED的抗静电能力。且本发明将使沉积出的AlN缓冲层的翘曲度控制在-10~-60um范围内,既可以保证AlN缓冲层不会由于翘曲度不会过小而产生较大的张应力,影响阱层中的压应力减小,从而影响阱层中富In发光中心的形成,又可以防止AlN缓冲层不会由于翘曲度过大,而在外延片生长过程中发生裂片现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的制造方法流程图;
图2是本发明实施例提供的一种AlN缓冲层的局部结构示意图;
图3是本发明实施例提供的另一种发光二极管外延片的制造方法流程图;
图4是本发明实施例提供的又一种发光二极管外延片的制造方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管外延片的制造方法流程图,如图1所示,该制造方法包括:
步骤101、提供一衬底。
步骤102、在衬底上沉积AlN缓冲层。
具体地,将衬底放入PVD设备中,采用PVD法在衬底上沉积AlN缓冲层。
在本实施例中,控制AlN缓冲层的沉积电压为100~500V,AlN缓冲层的沉积时间为10~60s,得到翘曲度为-10~-60um的AlN缓冲层。
图2是本发明实施例提供的一种AlN缓冲层的局部结构示意图,如图2所示,AlN缓冲层2的翘曲度为AlN缓冲层2的中部向靠近衬底方向凹陷的最大距离D。此时,10um≤D≤60um。
步骤103、在AlN缓冲层上依次生长未掺杂的GaN层、N型层、有源层和P型层。
在上述步骤完成之后,将反应室的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
本发明实施例通过控制AlN缓冲层的沉积电压和沉积时间,使沉积出的AlN缓冲层的翘曲度在-10~-60um范围内,即AlN缓冲层的中部向衬底方向凹陷的最大距离为10~60um。一方面,AlN缓冲层的翘曲度在特定范围,会驰豫一部分固有的内部应力,相当于有源层的阱层中的部分压应力可以在AlN缓冲层得到释放,从而使得阱层中的压应力减小。阱层中的压应力减小,有利于阱层中富In发光中心的形成,从而可以提高LED的发光效率。另一方面,阱层压应力减小,有利于改善有源层的晶体质量,降低有源层的缺陷密度和位错,从而可以提高LED的抗静电能力。且本发明将使沉积出的AlN缓冲层的翘曲度控制在-10~-60um范围内,既可以保证AlN缓冲层不会由于翘曲度不会过小而产生较大的张应力,影响阱层中的压应力减小,从而影响阱层中富In发光中心的形成,又可以防止AlN缓冲层不会由于翘曲度过大,而在外延片生长过程中发生裂片现象。
图3是本发明实施例提供的另一种发光二极管外延片的制造方法流程图,如图3所示,该制造方法包括:
步骤301、提供一衬底。
可选地,衬底为蓝宝石衬底。
步骤302、在衬底上沉积翘曲度为-10~-60um的AlN缓冲层。
其中,可以在蓝宝石衬底的[0001]面上沉积AlN缓冲层。
具体地,步骤步骤302可以包括:
将衬底放入PVD设备中,采用PVD法在衬底上沉积翘曲度为-10~-60um的AlN缓冲层。若AlN缓冲层的翘曲度小于-10μm,会因为AlN缓冲层的翘曲度太小而在底层产生较大的张应力,影响有源层的压应力变小,从而影响到InGaN阱层中富In发光中心的形成,进而影响到LED的发光效率。若AlN缓冲层的翘曲度大于-60μm时,会因为AlN缓冲层的翘曲度太大,导致AlN缓冲层整体太凹,在外延片生长过程中发生裂片现象。
进一步地,AlN缓冲层的沉积电压为100~500V。若AlN缓冲层的沉积电压低于100V,会因为电压太低而影响到AlN缓冲层的沉积效率。若AlN缓冲层的沉积电压高于500V,又会因为电压太高会影响沉积出的AlN缓冲层的致密性。
进一步地,AlN缓冲层的沉积时间为10~60s。若AlN缓冲层的沉积时间少于10s,会使得沉积出的AlN缓冲层太薄,从而导致后续外延生长困难,造成生长出的垒晶的晶体质量较差。同时,由于AlN缓冲层会吸光,若AlN缓冲层的沉积时间多于60s,又会导致沉积出的AlN缓冲层过厚,从而影响LED的发光效率。
可选地,AlN缓冲层的厚度为10~30nm。若AlN缓冲层的厚度过薄,则便于不便于后续外延层的生长,同时还会使得垒晶质量较差。同时AlN缓冲层会吸光,若AlN缓冲层的厚度过厚,会影响LED的发光效率。
可选地,AlN缓冲层的沉积温度为200~800℃。若AlN缓冲层的沉积温度低于200℃,则会导致沉积出的AlN缓冲层的质量较差。若AlN缓冲层的沉积温度高于200℃,又会因为沉积温度较高,降温所需时间较长而影响到外延片的生产效率。
可选地,AlN缓冲层的沉积功率为1000~5000W。若AlN缓冲层的沉积功率低于1000W,则会导致沉积出的AlN缓冲层的质量较差。若AlN缓冲层的沉积功率高于5000W,又会因为功率过高会影响沉积出的AlN缓冲层的致密性。
可选地,AlN缓冲层的沉积压力为5~10mtorr。若AlN缓冲层的沉积压力低于5mtorr,会加大PVD设备中抽真空的难度。若AlN缓冲层的沉积压力高于10mtorr,又会由于沉积室内真空度不够高而影响沉积出的AlN缓冲层的膜层质量。
S303、在AlN缓冲层上生长未掺杂的GaN层。
在本实施例中,可以采用Veeco K465i or C4MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现后续外延层的生长。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
具体地,控制反应室温度为1000~1100℃,控制反应室压力为200~600torr,生长厚度为2~3.5um的不掺杂的GaN层。
步骤304、在未掺杂的GaN层上生长N型层。
在本实施例中,N型层可以为掺Si的GaN层。
具体地,控制反应室温度为1000~1100℃,控制反应室压力为200~300torr,生长厚度为2~3um的不掺杂的N型层。
步骤305、在N型层上生长有源层。
在本实施例中,有源层可以包括11~13个周期交替生长的InGaN阱层和GaN垒层。有源层的总厚度可以为130~160nm。
具体地,生长有源层时,反应室压力控制在200torr。生长InGaN阱层时,反应室温度为760-780℃。生长GaN垒层时,反应室温度为860-890℃。
步骤306、在有源层上生长P型层。
在本实施例中,P型层可以包括电子阻挡层和高温P型层。其中电子阻挡层可以为掺Al、掺Mg的AlyGa1-yN(0.15≤y≤0.25)层,高温P型层可以为高温高掺杂Mg的GaN层。
具体地,步骤306可以包括:
控制反应室温度为930~970℃,控制反应室压力为100torr,生长厚度为30~50nm的电子阻挡层。
控制反应室温度为940~980℃,控制反应室压力为200~600torr,生长厚度为50~80nm的高温P型层。
在上述步骤完成之后,将反应室的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
本发明实施例通过控制AlN缓冲层的沉积电压和沉积时间,使沉积出的AlN缓冲层的翘曲度在-10~-60um范围内,即AlN缓冲层的中部向衬底方向凹陷的最大距离为10~60um。一方面,AlN缓冲层的翘曲度在特定范围,会驰豫一部分固有的内部应力,相当于有源层的阱层中的部分压应力可以在AlN缓冲层得到释放,从而使得阱层中的压应力减小。阱层中的压应力减小,有利于阱层中富In发光中心的形成,从而可以提高LED的发光效率。另一方面,阱层压应力减小,有利于改善有源层的晶体质量,降低有源层的缺陷密度和位错,从而可以提高LED的抗静电能力。且本发明将使沉积出的AlN缓冲层的翘曲度控制在-10~-60um范围内,既可以保证AlN缓冲层不会由于翘曲度不会过小而产生较大的张应力,影响阱层中的压应力减小,从而影响阱层中富In发光中心的形成,又可以防止AlN缓冲层不会由于翘曲度过大,而在外延片生长过程中发生裂片现象。
图4是本发明实施例提供的一种发光二极管外延片的制造方法流程图,如图4所示,该制造方法包括:
步骤401、提供一衬底。
可选地,衬底为蓝宝石衬底。
步骤402、在衬底上沉积翘曲度为-20~-60umAlN缓冲层。
其中,可以在蓝宝石衬底的[0001]面上沉积AlN缓冲层。
具体地,步骤402可以包括:
将衬底放入PVD设备中,采用PVD法在衬底上沉积翘曲度为-20~-60um的AlN缓冲层。此时,即可降低有源层中InGaN阱层中的压应力,又不会导致裂片的发生。
优选地,AlN缓冲层的沉积电压为150~300V。此时既可保证AlN缓冲层的沉积效率,又可保证沉积出的AlN缓冲层的致密性。
优选地,AlN缓冲层的沉积时间为20~40s。此时既可保证外延生长出的垒晶的晶体质量,又不会影响LED的发光效率。
优选地,AlN缓冲层的厚度为15~30nm。此时即可保证外延生长出的垒晶的晶体质量,又不会影响LED的发光效率。
优选地,AlN缓冲层的沉积温度为400~600℃。此时既可保证沉积出的AlN缓冲层的质量,又不会对外延片的生产效率产生负影响。
优选地,AlN缓冲层的沉积功率为2000~4000W。此时既可保证沉积出的AlN缓冲层的质量,又可保证沉积出的AlN缓冲层的致密性。
优选地,AlN缓冲层的沉积压力为5~8mtorr。此时既不会使得PVD设备中抽真空的难度较大,又可以保证沉积出的AlN缓冲层的膜层质量。
步骤403、在AlN缓冲层上生长未掺杂的GaN层。
在本实施例中,可以采用Veeco K465i or C4MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现后续外延层的生长。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
具体地,控制反应室温度为1000~1100℃,控制反应室压力为200~600torr,生长厚度为2~3.5um的不掺杂的GaN层。
步骤404、在未掺杂的GaN层上生长N型层。
在本实施例中,N型层可以为掺Si的GaN层。
具体地,控制反应室温度为1000~1100℃,控制反应室压力为200~300torr,生长厚度为2~3um的不掺杂的N型层。
步骤405、在N型层上生长有源层。
在本实施例中,有源层可以包括11~13个周期交替生长的InGaN阱层和GaN垒层。有源层的总厚度可以为130~160nm。
具体地,生长有源层时,反应室压力控制在200torr。生长InGaN阱层时,反应室温度为760-780℃。生长GaN垒层时,反应室温度为860-890℃。
步骤406、在有源层上生长P型层。
在本实施例中,P型层可以包括电子阻挡层和高温P型层。其中电子阻挡层可以为掺Al、掺Mg的AlyGa1-yN(0.15≤y≤0.25)层,高温P型层可以为高温高掺杂Mg的GaN层。
具体地,步骤406可以包括:
控制反应室温度为930~970℃,控制反应室压力为100torr,生长厚度为30~50nm的电子阻挡层。
控制反应室温度为940~980℃,控制反应室压力为200~600torr,生长厚度为50~80nm的高温P型层。
在上述步骤完成之后,将反应室的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
本发明实施例通过控制AlN缓冲层的沉积电压和沉积时间,使沉积出的AlN缓冲层的翘曲度在-20~-60um范围内,即AlN缓冲层的中部向衬底方向凹陷的最大距离为20~60um。一方面,AlN缓冲层的翘曲度在特定范围,会驰豫一部分固有的内部应力,相当于有源层的阱层中的部分压应力可以在AlN缓冲层得到释放,从而使得阱层中的压应力减小。阱层中的压应力减小,有利于阱层中富In发光中心的形成,从而可以提高LED的发光效率。另一方面,阱层压应力减小,有利于改善有源层的晶体质量,降低有源层的缺陷密度和位错,从而可以提高LED的抗静电能力。且本发明将使沉积出的AlN缓冲层的翘曲度控制在-20~-60um范围内,既可以保证AlN缓冲层不会由于翘曲度不会过小而产生较大的张应力,影响阱层中的压应力减小,从而影响阱层中富In发光中心的形成,又可以防止AlN缓冲层不会由于翘曲度过大,而在外延片生长过程中发生裂片现象。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
将所述衬底放入物理气相沉积设备中,采用物理气相沉积法在所述衬底上沉积AlN缓冲层;控制所述AlN缓冲层的沉积电压为100~500V,所述AlN缓冲层的沉积时间为10~60s,使所述AlN缓冲层的翘曲度为-10~-60um;其中,所述AlN缓冲层的翘曲度为所述AlN缓冲层的中部向靠近所述衬底方向凹陷的最大距离;
在所述AlN缓冲层上依次生长未掺杂的GaN层、N型层、有源层和P型层。
2.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积电压为150~300V。
3.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积时间为20~40s。
4.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积温度为200~800℃。
5.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积温度为400~600℃。
6.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积功率为1000~5000W。
7.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积功率为2000~4000W。
8.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的沉积压力为5~10mtorr。
9.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的厚度为10~30nm。
10.根据权利要求1所述的制造方法,其特征在于,所述AlN缓冲层的厚度为15~30nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811502838.5A CN109786525A (zh) | 2018-12-10 | 2018-12-10 | 一种发光二极管外延片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811502838.5A CN109786525A (zh) | 2018-12-10 | 2018-12-10 | 一种发光二极管外延片的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109786525A true CN109786525A (zh) | 2019-05-21 |
Family
ID=66496145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811502838.5A Withdrawn CN109786525A (zh) | 2018-12-10 | 2018-12-10 | 一种发光二极管外延片的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786525A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114093989A (zh) * | 2021-09-30 | 2022-02-25 | 华灿光电(浙江)有限公司 | 深紫外发光二极管外延片及其制造方法 |
-
2018
- 2018-12-10 CN CN201811502838.5A patent/CN109786525A/zh not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114093989A (zh) * | 2021-09-30 | 2022-02-25 | 华灿光电(浙江)有限公司 | 深紫外发光二极管外延片及其制造方法 |
CN114093989B (zh) * | 2021-09-30 | 2023-11-14 | 华灿光电(浙江)有限公司 | 深紫外发光二极管外延片及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109119515B (zh) | 一种发光二极管外延片及其制造方法 | |
US20240120434A1 (en) | Light-emitting diode epitaxial wafer, growth method therefor, and light-emitting diode chip | |
CN108198921B (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
CN106611808B (zh) | 一种发光二极管外延片的生长方法 | |
CN108336198B (zh) | 一种发光二极管外延片及其制造方法 | |
CN114975704B (zh) | 一种led外延片及制备方法 | |
CN109950368A (zh) | 氮化镓基发光二极管外延片及其制造方法 | |
CN109216519A (zh) | 一种发光二极管外延片及其制造方法 | |
CN109671814A (zh) | 一种发光二极管外延片及其制造方法 | |
WO2019015217A1 (zh) | 一种深紫外led | |
CN109545924A (zh) | 一种发光二极管外延片及其制造方法 | |
CN107086256B (zh) | 一种发光二极管外延片的制造方法 | |
CN109524517A (zh) | 一种发光二极管外延片及其制造方法 | |
CN109449264A (zh) | 一种发光二极管外延片及其制造方法 | |
CN115986018B (zh) | 一种外延片、外延片制备方法及发光二极管 | |
CN108470805B (zh) | 一种发光二极管外延片及其制造方法 | |
CN109545926A (zh) | 一种发光二极管外延片及其制造方法 | |
CN108878597B (zh) | 一种发光二极管外延片及其制造方法 | |
CN113161453B (zh) | 发光二极管外延片及其制造方法 | |
CN112366256B (zh) | 发光二极管外延片及其制造方法 | |
CN110518096A (zh) | 发光二极管外延片的制备方法 | |
CN109301041A (zh) | 一种发光二极管外延片及其制造方法 | |
CN109786526A (zh) | 一种发光二极管外延片及其制造方法 | |
CN108281519A (zh) | 一种发光二极管外延片及其制造方法 | |
CN108550668A (zh) | 一种发光二极管外延片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190521 |
|
WW01 | Invention patent application withdrawn after publication |