CN109785787B - 移位寄存器、其驱动方法、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，通过在移位寄存器的栅极信号输出端与第一参考信号端之间设置降噪电路，在移位寄存器的输入信号端输入信号之前，降噪电路被配置为在第二参考信号端信号的控制下，导通第一参考信号端与移位寄存器的栅极信号输出端，低电位的第一参考信号端的信号拉低移位寄存器的栅极信号输出端的信号；以及降噪电路被配置为在控制信号端信号的控制下，断开低电位的第一参考信号端与移位寄存器的栅极信号输出端；这样可以在移位寄存器的输入信号端输入信号之前提前拉低移位寄存器的栅极信号输出端的信号，防止在显示产品开机瞬间出现横向条纹的现象，从而提高显示产品的品质。

Description

移位寄存器、其驱动方法、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。

背景技术

随着显示技术的飞速发展，显示器呈现出了高集成度和低成本的发展趋势。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。

但是，现有的GOA电路在显示装置开机瞬间会由于栅极信号不良而出现横向条纹现象，从而影响显示产品品质。

发明内容

有鉴于此，本发明实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以在移位寄存器的输入信号端输入信号之前拉低移位寄存器的栅极信号输出端的电位，从而解决现有的移位寄存器由于在开机瞬间，数据信号线输入信号时会拉动栅极信号输出端的信号，出现横向条纹现象，影响显示产品品质的问题。

因此，本发明实施例提供了一种移位寄存器，包括：连接于所述移位寄存器的栅极信号输出端与第一参考信号端之间的降噪电路；其中，

在所述移位寄存器的输入信号端输入信号之前，所述降噪电路被配置为在第二参考信号端信号的控制下，导通所述第一参考信号端与所述移位寄存器的栅极信号输出端，以及在控制信号端信号的控制下，断开所述第一参考信号端与所述移位寄存器的栅极信号输出端。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述降噪电路包括：第一开关晶体管、第二开关晶体管、第三开关晶体管和第一电容；其中，

所述第一开关晶体管的栅极和第一极均与所述第二参考信号端相连，第二极与所述第二开关晶体管的栅极相连；

所述第二开关晶体管的第一极与所述移位寄存器的栅极信号输出端相连，第二极与所述第一参考信号端相连；

所述第三开关晶体管的栅极与所述控制信号端相连，第一极与所述第二开关晶体管的栅极相连，第二极与所述第一参考信号端相连；

所述第一电容的第一端与所述第二开关晶体管的栅极相连，第二端与所述第一参考信号端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：输入模块、复位模块、控制模块和第一输出模块；其中，

所述输入模块用于根据所述输入信号端的输入信号控制第一节点的电位；

所述复位模块用于在复位信号端信号的控制下将第三参考信号端的信号提供给所述第一节点；

所述控制模块用于根据所述控制信号端的信号控制所述第一节点和第二节点的电位，在所述第二节点的控制下将所述第一参考信号端的信号提供给所述移位寄存器的栅极信号输出端，以及在所述第二节点的控制下将所述第三参考信号端的信号提供给所述移位寄存器的栅极信号控制端；

所述第一输出模块用于在所述第一节点的控制下将时钟信号端的信号提供给所述移位寄存器的栅极信号输出端。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输入模块包括：第四开关晶体管；其中，

所述第四开关晶体管的栅极和第一极均与所述输入信号端相连，第二极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述复位模块包括：第五开关晶体管；其中，

所述第五开关晶体管的栅极与所述复位信号端相连，第一极与所述第一节点相连，第二极与所述第三参考信号端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出模块包括：第六开关晶体管和第二电容；其中，

所述第六开关晶体管的栅极与所述第一节点相连，第一极与所述时钟信号端相连，第二极与所述移位寄存器的栅极信号输出端相连；

所述第二电容连接于所述第六开关晶体管的栅极与第二极之间。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述控制模块包括：第七开关晶体、第八开关晶体管、第九开关晶体管、第十开关晶体管、第十一开关晶体管、第十二开关晶体管和第十三开关晶体管；其中，

所述第七开关晶体管的栅极与所述第二节点相连，第一极与所述第一节点相连，第二极与所述第三参考信号端相连；

所述第八开关晶体管的栅极与所述第二节点相连，第一极与所述移位寄存器的栅极信号输出端相连，第二极与所述第一参考信号端相连；

所述第九开关晶体管的栅极和第一极均与所述控制信号端相连，第二极分别与所述第十一开关晶体管的第一极以及所述第十开关晶体管的栅极相连；

所述第十开关晶体管的第一极与所述控制信号端相连，第二极与所述第二节点相连；

所述第十一开关晶体管的栅极与所述第一节点相连，第二极与所述第三参考信号端相连；

所述第十二开关晶体管的栅极与所述第一节点相连，第一极与所述第二节点相连，第二极与所述第三参考信号端相连；

所述第十三开关晶体管的栅极与所述第二节点相连，第一极与所述移位寄存器的栅极信号输出控制端相连，第二极与所述第三参考信号端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述控制模块为两个，分别与两个所述控制模块相连的所述控制信号端交替输入控制信号。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：第二输出模块；所述第二输出模块用于在所述第一节点的控制下将所述时钟信号端的信号提供给所述移位寄存器的栅极信号输出控制端。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输出模块包括：第十四开关晶体管；其中，

所述第十四开关晶体管的栅极与所述第一节点相连，第一极与所述时钟信号端相连，第二极与所述移位寄存器的栅极信号输出控制端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：重置模块，所述重置模块用于在重置信号端信号的控制下将所述第三参考信号端的信号提供给所述第一节点。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述重置模块包括：第十五开关晶体管；其中，

所述第十五开关晶体管的栅极与所述重置信号端相连，第一极与所述第一节点相连，第二极与所述第三参考信号端相连。

相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路。

相应地，本发明实施例还提供了一种本发明实施例提供的上述移位寄存器的驱动方法，包括：

在所述移位寄存器的输入信号端输入信号之前，在第二参考信号端信号的控制下，导通所述第一参考信号端与所述移位寄存器的栅极信号输出端，以及在控制信号端信号的控制下，断开所述第一参考信号端与所述移位寄存器的栅极信号输出端。

本发明有益效果如下：

本发明实施例提供的一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，在显示产品的开机瞬间，移位寄存器的栅极信号输出端处于浮接状态，数据信号线和栅极信号线交叉设置会形成耦合电容，在数据信号线输入信号时耦合电容会拉动栅极信号输出端的信号，导致在开机瞬间产品出现横向条纹现象，从而影响显示产品品质的问题。有鉴于此，本发明实施例通过在移位寄存器的栅极信号输出端与第一参考信号端之间设置降噪电路，在移位寄存器的输入信号端输入信号之前，降噪电路被配置为在第二参考信号端信号的控制下，导通第一参考信号端与移位寄存器的栅极信号输出端，即将低电位的第一参考信号端的信号传输至移位寄存器的栅极信号输出端，低电位的第一参考信号端的信号拉低移位寄存器的栅极信号输出端的信号；以及降噪电路被配置为在控制信号端信号的控制下，断开低电位的第一参考信号端与移位寄存器的栅极信号输出端；这样可以在移位寄存器的输入信号端输入信号之前提前拉低移位寄存器的栅极信号输出端的信号，防止在显示产品开机瞬间出现横向条纹的现象，从而提高显示产品的品质。

附图说明

图1为相关技术中提供的移位寄存器的时序结构示意图；

图2为本发明实施例提供的移位寄存器的结构示意图；

图3为本发明实施例提供的所有晶体管均为N型晶体管的移位寄存器的具体结构示意图；

图4为本发明实施例提供的移位寄存器的时序结构示意图；

图5为本发明实施例提供的栅极驱动电路的结构示意图。

具体实施方式

下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示装置的具体实施方式进行详细地说明。

如图1所示，图1为相关技术中移位寄存器中各信号的时序结构示意图，其中，VIN为显示产品的总电源端信号，VGL和VGH分别为低电位和高电位的参考信号端的信号，S-Output和G-Output分别为数据线输出的信号和栅极信号输出端的信号，VDDo和VDDe分别为控制移位寄存器中节点电位的控制信号端信号，在显示产品的开机瞬间，移位寄存器的栅极信号输出端G-Output处于浮接状态，显示面板内交叉设置的数据线和栅线之间会形成耦合电容，由于降噪信号即控制信号端VDDo和VDDe信号启动较晚，在数据线输出信号S-Output时耦合电容会拉动栅线上的信号G-Output，如图1中黑色虚线框内的凸起，导致显示产品在开机瞬间产品出现横向条纹现象，从而影响显示产品的品质，降低产品良率。

有鉴于此，本发明实施例提供的一种移位寄存器，如图2所示，包括：连接于移位寄存器的栅极信号输出端G-Output与第一参考信号端VGL1之间的降噪电路1；其中，

在移位寄存器的输入信号端Input输入信号之前，降噪电路1被配置为在第二参考信号端VGH信号的控制下，导通第一参考信号端VGL1与移位寄存器的栅极信号输出端G-Output，以及在控制信号端VDD信号的控制下，断开第一参考信号端VGL1与移位寄存器的栅极信号输出端G-Output。

本发明实施例提供的上述移位寄存器，在显示产品的开机瞬间，移位寄存器的栅极信号输出端处于浮接状态，数据信号线和栅极信号线交叉设置会形成耦合电容，在数据信号线输入信号时耦合电容会拉动栅极信号输出端的信号，导致在开机瞬间产品出现横向条纹现象，从而影响显示产品品质的问题。有鉴于此，本发明实施例通过在移位寄存器的栅极信号输出端与第一参考信号端之间设置降噪电路，在移位寄存器的输入信号端输入信号之前，降噪电路被配置为在第二参考信号端信号的控制下，导通第一参考信号端与移位寄存器的栅极信号输出端，即将低电位的第一参考信号端的信号传输至移位寄存器的栅极信号输出端，低电位的第一参考信号端的信号拉低移位寄存器的栅极信号输出端的信号；以及降噪电路被配置为在控制信号端信号的控制下，断开低电位的第一参考信号端与移位寄存器的栅极信号输出端；这样可以在移位寄存器的输入信号端输入信号之前提前拉低移位寄存器的栅极信号输出端的信号，防止在显示产品开机瞬间出现横向条纹的现象，从而提高显示产品的品质。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，降噪电路1包括：第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3和第一电容C1；其中，

第一开关晶体管M1的栅极和第一极均与第二参考信号端VGH相连，第二极与第二开关晶体管M2的栅极相连；

第二开关晶体管M2的第一极与移位寄存器的栅极信号输出端G-Output相连，第二极与第一参考信号端VGL1相连；

第三开关晶体管M3的栅极与控制信号端VDD相连，第一极与第二开关晶体管M2的栅极相连，第二极与第一参考信号端VGL1相连；

第一电容C1的第一端与第二开关晶体管M2的栅极相连，第二端与第一参考信号端VGL1相连。

下面结合图4所示的各信号时序结构示意图对本发明实施例图3提供的移位寄存器中的降噪电路1的工作原理进行说明：

具体地，如图3和图4所示，在移位寄存器的输入信号端Input输入信号之前，采用本发明实施例提供的降噪电路1提前将浮接的移位寄存器的栅极信号输出端G-Output的信号拉低，具体包括两个阶段，阶段一：在显示产品开机时，第一参考信号端VGL1和第二参考信号端VGH的电压在显示产品的总电源VIN启动后会输出，此时第一开关晶体管M1导通，自举的第一电容C1开始充电，第二开关晶体管M2逐渐导通，将移位寄存器的栅极信号输出端Gate-output的电位下拉至第一参考信号端VGL1的电位，此时数据线输出信号S-outpu时，栅极信号输出端Gate-output的电位由于已经被提前拉低，因此栅极信号输出端Gate-output的电位不会受数据线和栅线之间会形成耦合电容的影响，如图4所示，不会出现图1所示的黑色虚线框内的凸起；阶段二：控制信号端VDD(VDDo/VDDe)启动输出信号，第三开关晶体管M3管导通，自举的第一电容C1的电位降低，第二开关晶体管M2截止，栅极信号输出端Gate-output结束阶段一中的下拉动作，进入正常工作状态，此时显示产品在开机瞬间对栅极信号输出端Gate-output电位的下拉过程结束。

因此，本发明通过在移位寄存器的栅极信号输出端G-Output与第一参考信号端VGL1之间增加降噪电路1，即具体地增加第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3和第一电容C1，在显示产品开机时，通过第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3和第一电容C1的配合工作，可以在移位寄存器的输入信号端Input输入信号之前，将浮接的移位寄存器的栅极信号输出端G-output提前拉至低电位，从而可改善在显示产品开机瞬间由于降噪信号即控制信号端VDD(VDDo/VDDe)信号启动较晚，导致栅极信号输出端G-output受面内数据线和栅线之间会形成耦合电容的影响而产生的拉动，出现横向条纹现象，因此本发明实施例增加的降噪电路可以提高显示产品品质，提升产品良率。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，还包括：输入模块2、复位模块3、第一输出模块4和控制模块，为了避免一个控制模块的开关晶体管长时间直流偏置造成的开关晶体管的特性偏移甚至损害的问题，本发明实施例提供的控制模块为两个，分别为第一控制模块5和第二控制模块5’，控制信号端VDD包括分别与第一控制模块5和第二控制模块5’相连的第一控制信号端VDDo和第二控制信号端VDDe，第一控制信号端VDDo和第二控制信号端VDDe交替输入控制信号；其中，

输入模块2用于根据输入信号端Input的输入信号控制第一节点PU的电位；

复位模块3用于在复位信号端Reset信号的控制下将第三参考信号端VGL2的信号提供给第一节点PU；

第一输出模块4用于在第一节点PU的控制下将时钟信号端CLK的信号提供给移位寄存器的栅极信号输出端G-output；

第一控制模块5用于根据第一控制信号端VDDo的信号控制第一节点PU和第二节点PDo的电位，在第二节点PDo的控制下将第一参考信号端VGL1的信号提供给移位寄存器的栅极信号输出端G-output，以及在第二节点PDo的控制下将第三参考信号端VGL2的信号提供给移位寄存器的栅极信号控制端OC；

第二控制模块5’用于根据第二控制信号端VDDe的信号控制第一节点PU和第三节点PDe的电位，在第三节点PDe的控制下将第一参考信号端VGL1的信号提供给移位寄存器的栅极信号输出端G-output，以及在第三节点PDe的控制下将第三参考信号端VGL2的信号提供给移位寄存器的栅极信号控制端OC。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，还包括：第二输出模块6；第二输出模块6用于在第一节点PU的控制下将时钟信号端CLK的信号提供给移位寄存器的栅极信号输出控制端G-output。

需要说明的是，正常的移位寄存器都是本级栅极信号输出端G-output输出的信号作为下一级移位寄存器的输入信号端Input的信号，但是在具体工作过程中，栅极信号输出端G-output输出的信号由于栅线等的影响会产生波动造成输出不稳定，因此本发明通过增加第二输出模块6，该第二输出模块6输出的信号从栅极信号控制端OC输出作为下一级移位寄存器的输入信号端Input的信号，可以提高信号输出的稳定性，保证移位寄存器的正常输出。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，还包括：重置模块7，重置模块7用于在重置信号端STV0信号的控制下将第三参考信号端VGL2的信号提供给第一节点PU。具体地，在每一帧画面输出结束即级联的本发明实施例提供的多个移为寄存器输出信号之后，在下一帧画面输出之前，通过重置模块7对级联的多个移为寄存器中的所有第一节点PU的电位进行复位。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第二输出模块6具体可以包括：第十四开关晶体管M14；其中，

第十四开关晶体管M14的栅极与第一节点PU相连，第一极与时钟信号端CLK相连，第二极与移位寄存器的栅极信号输出控制端OC相连。

以上仅是举例说明移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，重置模块7具体可以包括：第十五开关晶体管M15；其中，

第十五开关晶体管M15的栅极与重置信号端STV0相连，第一极与第一节点PU相连，第二极与第三参考信号端VGL2相连。

以上仅是举例说明移位寄存器中重置模块的具体结构，在具体实施时，重置模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，输入模块2具体可以包括：第四开关晶体管M4；其中，

第四开关晶体管M4的栅极和第一极均与输入信号端Input相连，第二极与第一节点PU相连。

以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，复位模块3具体可以包括：第五开关晶体管M5；其中，

第五开关晶体管M5的栅极与复位信号端Reset相连，第一极与第一节点PU相连，第二极与第三参考信号端VGL2相连。

以上仅是举例说明移位寄存器中复位模块的具体结构，在具体实施时，复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第一输出模块4具体可以包括：第六开关晶体管M6和第二电容C2；其中，

第六开关晶体管M6的栅极与第一节点PU相连，第一极与时钟信号端CLK相连，第二极与移位寄存器的栅极信号输出端G-output相连；

第二电容连接于第六开关晶体管M6的栅极与第二极之间。

以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第一控制模块5具体可以包括：第七开关晶体M7、第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10、第十一开关晶体管M11、第十二开关晶体管M12和第十三开关晶体管M13；其中，

第七开关晶体管M7的栅极与第二节点PDo相连，第一极与第一节点PU相连，第二极与第三参考信号端VGL2相连；

第八开关晶体管M8的栅极与第二节点PDo相连，第一极与移位寄存器的栅极信号输出端G-output相连，第二极与第一参考信号端VGL1相连；

第九开关晶体管M9的栅极和第一极均与第一控制信号端VDDo相连，第二极分别与第十一开关晶体管M11的第一极以及第十开关晶体管M10的栅极相连；

第十开关晶体管M10的第一极与第一控制信号端VDDo相连，第二极与第二节点PDo相连；

第十一开关晶体管M11的栅极与第一节点PU相连，第二极与第三参考信号端VGL2相连；

第十二开关晶体管M12的栅极与第一节点PU相连，第一极与第二节点PDo相连，第二极与第三参考信号端VGL2相连；

第十三开关晶体管M13的栅极与第二节点PDo相连，第一极与移位寄存器的栅极信号输出控制端OC相连，第二极与第三参考信号端VGL2相连。

第二控制模块5’具体可以包括：第十六开关晶体M7’、第十七开关晶体管M8’、第十八开关晶体管M9’、第十九开关晶体管M10’、第二十开关晶体管M11’、第二十一开关晶体管M12’和第二十二开关晶体管M13’；其中，

第十六开关晶体M7’的栅极与第三节点PDe相连，第一极与第一节点PU相连，第二极与第三参考信号端VGL2相连；

第十七开关晶体管M8’的栅极与第三节点PDe相连，第一极与移位寄存器的栅极信号输出端G-output相连，第二极与第一参考信号端VGL1相连；

第十八开关晶体管M9’的栅极和第一极均与第二控制信号端VDDe相连，第二极分别与第十一开关晶体管M11的第一极以及第十开关晶体管M10的栅极相连；

第十九开关晶体管M10’的第一极与第二控制信号端VDDe相连，第二极与第三节点PDe相连；

第二十开关晶体管M11’的栅极与第一节点PU相连，第二极与第三参考信号端VGL2相连；

第二十一开关晶体管M12’的栅极与第一节点PU相连，第一极与第三节点PDe相连，第二极与第三参考信号端VGL2相连；

第二十二开关晶体管M13’的栅极与第三节点PDe相连，第一极与移位寄存器的栅极信号输出控制端OC相连，第二极与第三参考信号端VGL2相连。

以上仅是举例说明移位寄存器中第一控制模块和第二控制模块的具体结构，在具体实施时，第一控制模块和第二控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

本发明实施例主要是说明在显示产品开机瞬间如何将移位寄存器的栅极信号输出端的电位拉低，以防止开机瞬间出现横向条纹，影响显示产品品质的问题，移位寄存器的栅极信号输出端的电位在拉低之后进入正常工作状态的输入输出工作原理与相关技术中的移位寄存器的工作原理相同，在此不做详细说明。

需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不做限定。在具体实施中，这些开关晶体管的第一极和第二极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。具体地，本发明上述实施例中提到的开关晶体管的第一极可以为源极，第二极为漏极，或者第一极可以为漏极，第二极为源极，在此不做具体区分。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，所有开关晶体管均为N型晶体管；第一参考信号端VGL1和第三参考信号端VGL2的电位均为低电位，第二参考信号端VGH的电位为高电位，第一控制信号端VDDo和第二控制信号端VDDe交替输出高低电位，即在第一控制信号端VDDo为高电位时，第二控制信号端VDDe为低电位，在第一控制信号端VDDo为低电位时，第二控制信号端VDDe为高电位。

当然，在具体实施时，在本发明实施例提供的上述移位寄存器中，所有开关晶体管也可以均为P型晶体管。

进一步地，在具体实施时，N型晶体管在高电位作用下导通，在低电位作用下截止；P型晶体管在高电位作用下截止，在低电位作用下导通。

基于同一发明构思，本发明实施例还提供了一种的移位寄存器的驱动方法，包括：

在移位寄存器的输入信号端输入信号之前，在第二参考信号端信号的控制下，导通第一参考信号端与移位寄存器的栅极信号输出端，以及在控制信号端信号的控制下，断开第一参考信号端与移位寄存器的栅极信号输出端。

本发明实施例提供的上述移位寄存器的驱动方法，通过在移位寄存器的输入信号端输入信号之前，在第二参考信号端信号的控制下，导通第一参考信号端与移位寄存器的栅极信号输出端，即将低电位的第一参考信号端的信号传输至移位寄存器的栅极信号输出端，低电位的第一参考信号端的信号拉低移位寄存器的栅极信号输出端的信号；以及在控制信号端信号的控制下，断开低电位的第一参考信号端与移位寄存器的栅极信号输出端；这样可以在移位寄存器的输入信号端输入信号之前提前拉低移位寄存器的栅极信号输出端的信号，防止在显示产品开机瞬间出现横向条纹的现象，从而提高显示产品的品质。

在具体实施时，上述移位寄存器的驱动方法的工作原理可以参见上述移位寄存器中描述的工作原理，在此不做赘述。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的移位寄存器。

具体地，如图5所示，移位寄存器：SR(1)、SR(2)…SR(n-1)、SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N，N为正整数)，第一级移位寄存器SR(1)的输入信号端Input_1与帧触发信号端STV0相连，除第一级移位寄存器SR(1)之外，每一级移位寄存器SR(n)的输入信号端Input_n与其相邻的上一级移位寄存器SR(n-1)的栅极信号控制端OC_n-1相连；除最后一级移位寄存器SR(N)之外，每一级移位寄存器SR(n-1)的复位信号端Reset与其相邻的下一级移位寄存器SR(n)的栅极信号控制端OC_n相连。

具体地，上述栅极驱动电路中的每个移位寄存器与本发明实施例提供的移位寄存器在功能和结构上均相同，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品的显示面板。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。

本发明实施例提供的一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，在显示产品的开机瞬间，移位寄存器的栅极信号输出端处于浮接状态，数据信号线和栅极信号线交叉设置会形成耦合电容，在数据信号线输入信号时耦合电容会拉动栅极信号输出端的信号，导致在开机瞬间产品出现横向条纹现象，从而影响显示产品品质的问题。有鉴于此，本发明实施例通过在移位寄存器的栅极信号输出端与第一参考信号端之间设置降噪电路，在移位寄存器的输入信号端输入信号之前，降噪电路被配置为在第二参考信号端信号的控制下，导通第一参考信号端与移位寄存器的栅极信号输出端，即将低电位的第一参考信号端的信号传输至移位寄存器的栅极信号输出端，低电位的第一参考信号端的信号拉低移位寄存器的栅极信号输出端的信号；以及降噪电路被配置为在控制信号端信号的控制下，断开低电位的第一参考信号端与移位寄存器的栅极信号输出端；这样可以在移位寄存器的输入信号端输入信号之前提前拉低移位寄存器的栅极信号输出端的信号，防止在显示产品开机瞬间出现横向条纹的现象，从而提高显示产品的品质。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种移位寄存器，其特征在于，包括：连接于所述移位寄存器的栅极信号输出端与第一参考信号端之间的降噪电路；其中，

在所述移位寄存器的输入信号端输入信号之前，所述降噪电路被配置为在第二参考信号端信号的控制下，导通所述第一参考信号端与所述移位寄存器的栅极信号输出端，以及在控制信号端信号的控制下，断开所述第一参考信号端与所述移位寄存器的栅极信号输出端；

所述降噪电路包括：第一开关晶体管、第二开关晶体管、第三开关晶体管和第一电容；其中，

所述第一开关晶体管的栅极和第一极均与所述第二参考信号端相连，第二极与所述第二开关晶体管的栅极相连；

所述第二开关晶体管的第一极与所述移位寄存器的栅极信号输出端相连，第二极与所述第一参考信号端相连；

所述第三开关晶体管的栅极与所述控制信号端相连，第一极与所述第二开关晶体管的栅极相连，第二极与所述第一参考信号端相连；

所述第一电容的第一端与所述第二开关晶体管的栅极相连，第二端与所述第一参考信号端相连。

2.如权利要求1所述的移位寄存器，其特征在于，还包括：输入模块、复位模块、控制模块和第一输出模块；其中，

所述输入模块用于根据所述输入信号端的输入信号控制第一节点的电位；

所述复位模块用于在复位信号端信号的控制下将第三参考信号端的信号提供给所述第一节点；

所述控制模块用于根据所述控制信号端的信号控制所述第一节点和第二节点的电位，在所述第二节点的控制下将所述第一参考信号端的信号提供给所述移位寄存器的栅极信号输出端，以及在所述第二节点的控制下将所述第三参考信号端的信号提供给所述移位寄存器的栅极信号控制端；

所述第一输出模块用于在所述第一节点的控制下将时钟信号端的信号提供给所述移位寄存器的栅极信号输出端。

3.如权利要求2所述的移位寄存器，其特征在于，所述输入模块包括：第四开关晶体管；其中，

所述第四开关晶体管的栅极和第一极均与所述输入信号端相连，第二极与所述第一节点相连。

4.如权利要求2所述的移位寄存器，其特征在于，所述复位模块包括：第五开关晶体管；其中，

所述第五开关晶体管的栅极与所述复位信号端相连，第一极与所述第一节点相连，第二极与所述第三参考信号端相连。

5.如权利要求2所述的移位寄存器，其特征在于，所述第一输出模块包括：第六开关晶体管和第二电容；其中，

所述第六开关晶体管的栅极与所述第一节点相连，第一极与所述时钟信号端相连，第二极与所述移位寄存器的栅极信号输出端相连；

所述第二电容连接于所述第六开关晶体管的栅极与第二极之间。

6.如权利要求2所述的移位寄存器，其特征在于，所述控制模块包括：第七开关晶体、第八开关晶体管、第九开关晶体管、第十开关晶体管、第十一开关晶体管、第十二开关晶体管和第十三开关晶体管；其中，

所述第七开关晶体管的栅极与所述第二节点相连，第一极与所述第一节点相连，第二极与所述第三参考信号端相连；

所述第八开关晶体管的栅极与所述第二节点相连，第一极与所述移位寄存器的栅极信号输出端相连，第二极与所述第一参考信号端相连；

所述第九开关晶体管的栅极和第一极均与所述控制信号端相连，第二极分别与所述第十一开关晶体管的第一极以及所述第十开关晶体管的栅极相连；

所述第十开关晶体管的第一极与所述控制信号端相连，第二极与所述第二节点相连；

所述第十一开关晶体管的栅极与所述第一节点相连，第二极与所述第三参考信号端相连；

所述第十二开关晶体管的栅极与所述第一节点相连，第一极与所述第二节点相连，第二极与所述第三参考信号端相连；

所述第十三开关晶体管的栅极与所述第二节点相连，第一极与所述移位寄存器的栅极信号输出控制端相连，第二极与所述第三参考信号端相连。

7.如权利要求6所述的移位寄存器，其特征在于，所述控制模块为两个，分别与两个所述控制模块相连的所述控制信号端交替输入控制信号。

8.如权利要求2所述的移位寄存器，其特征在于，还包括：第二输出模块；所述第二输出模块用于在所述第一节点的控制下将所述时钟信号端的信号提供给所述移位寄存器的栅极信号输出控制端。

9.如权利要求8所述的移位寄存器，其特征在于，所述第二输出模块包括：第十四开关晶体管；其中，

所述第十四开关晶体管的栅极与所述第一节点相连，第一极与所述时钟信号端相连，第二极与所述移位寄存器的栅极信号输出控制端相连。

10.如权利要求2-9任一项所述的移位寄存器，其特征在于，还包括：重置模块，所述重置模块用于在重置信号端信号的控制下将所述第三参考信号端的信号提供给所述第一节点。

11.如权利要求10所述的移位寄存器，其特征在于，所述重置模块包括：第十五开关晶体管；其中，

所述第十五开关晶体管的栅极与所述重置信号端相连，第一极与所述第一节点相连，第二极与所述第三参考信号端相连。

12.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-11任一项所述的移位寄存器。

13.一种显示装置，其特征在于，包括如权利要求12所述的栅极驱动电路。

14.一种如权利要求1-11任一项所述的移位寄存器的驱动方法，其特征在于，包括：

在所述移位寄存器的输入信号端输入信号之前，在第二参考信号端信号的控制下，导通所述第一参考信号端与所述移位寄存器的栅极信号输出端，以及在控制信号端信号的控制下，断开所述第一参考信号端与所述移位寄存器的栅极信号输出端。

Images