CN109784213B - 一种低成本的非极大值抑制电路结构 - Google Patents
一种低成本的非极大值抑制电路结构 Download PDFInfo
- Publication number
- CN109784213B CN109784213B CN201811611249.0A CN201811611249A CN109784213B CN 109784213 B CN109784213 B CN 109784213B CN 201811611249 A CN201811611249 A CN 201811611249A CN 109784213 B CN109784213 B CN 109784213B
- Authority
- CN
- China
- Prior art keywords
- input
- gradient
- gate
- central point
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Analysis (AREA)
- Picture Signal Circuits (AREA)
Abstract
本发明公开一种低成本的非极大值抑制电路，涉及图像处理和集成电路设计领域，包括预处理模块、方向区间选择模块和极大值比较模块；预处理模块根据中心点和邻域内参考点梯度，计算中心点和邻域内参考点的梯度幅值和梯度符号；方向区间选择模块根据输入的中心点梯度幅值和梯度符号，确定输入中心点所属的方向区间；极大值比较模块根据输入的方向区间结果，从所有邻域内参考点中，选择出中心点所属梯度区间的参考点，通过梯度幅值比较，确定中心点被保留或被抑制。本发明将中心点梯度方向划分为六个区域，借助简单的逻辑电路将中心点的梯度方向定位至上述六个梯度区域之一，通过与相应区域参考点进行极大值比较，实现了低成本的非极大值抑制运算。
Description
技术领域
本发明涉及图像处理和集成电路设计领域，具体涉及一种非极大值抑制电路结构。
背景技术
非极大值抑制算法是图像处理领域的重要算法，广泛应用于目标跟踪、目标识别、纹理分析等。其原理是对图像中以某像素点为中心的邻域进行最大值搜索，如果中心点像素的梯度强度与邻域内具有相同方向的其他像素相比是最大的，则该中心点被保留，否则，该中心点将被抑制。
实际应用中，邻域内各像素点的方向是离散分布的，以3×3的邻域为例，仅在水平、垂直和两个对角线共四个方向(简称为标准方向)上有对应的像素点。而对于梯度方向不在水平、垂直和对角线方向上的像素点，需要计算其梯度方向角的斜率，并以相邻标准方向上的像素点为参考，通过线性内插的方法获得。但在集成电路实现时，梯度方向角、斜率和线性内插的计算需要除法器、三角函数、乘法器和加法器等运算单元，特别是除法器和三角函数是集成电路中较为复杂的运算单元，因此，精确实现非极大值抑制的功能需占用大量电路逻辑资源。为了简化非极大值抑制的运算量，使其易于集成电路实现，常用的方法是将中心像素点的梯度方向离散化为四个标准方向，即将中心像素点的梯度方向近似为最接近的四个标准方向之一，但这种离散化近似会影响非极大值抑制算法的精度。
发明内容
为了解决上述问题，本发明公开了一种低成本的非极大值抑制电路，以较少的运算逻辑资源实现了较为精确的非极大值抑制运算。
本发明具体采用如下技术方案：
一种低成本的非极大值抑制电路，其特征在于包括预处理模块、方向区间选择模块和极大值比较模块；
所述预处理模块，根据输入的中心点梯度和邻域内参考点梯度，计算中心点和邻域内参考点的梯度幅值、水平方向梯度幅值、垂直方向梯度幅值、水平方向梯度符号和垂直方向梯度符号，并将预处理的结果输出至方向区间选择模块和极大值比较模块；
所述方向区间选择模块与预处理模块相连，根据输入的中心点水平方向梯度幅值、垂直方向梯度幅值、水平方向梯度符号和垂直方向梯度符号，确定输入中心点梯度方向所属的方向区间，并将方向区间结果输出至极大值比较模块；
所述极大值比较模块与预处理模块和方向区间选择模块相连，根据输入的方向区间结果，从所有邻域内参考点中，选择出中心点梯度方向所属方向区间的参考点，将输入的中心点梯度幅值与选取的参考点梯度幅值比较，判断中心点梯度幅值是否是其梯度方向区间上的最大值，如果中心点的梯度幅值大于所属方向区间内所有参考点的梯度幅值，则该中心点将被保留，否则，该中心点将被抑制。
优选地，所述预处理模块包括绝对值计算模块一、绝对值计算模块二、梯度幅值计算模块一、梯度幅值计算模块二、梯度幅值计算模块三、梯度幅值计算模块四、梯度幅值计算模块五、梯度幅值计算模块六、梯度幅值计算模块七、梯度幅值计算模块八、梯度幅值计算模块九；其中，绝对值计算模块一用于计算中心点水平方向梯度幅值，绝对值计算模块二用于计算中心点垂直方向梯度幅值，梯度幅值计算模块一用于计算中心点梯度幅值，梯度幅值计算模块二至梯度幅值计算模块九分别用于计算八个邻域点的梯度幅值。
优选地，所述方向区间选择模块包括绝对值大小比较模块、同号判断模块、区域选择模块；其中，绝对值大小比较模块用于比较|Gx|与|Gy|、2|Gy|和|Gy|/2的大小,并将结果输出至区域选择模块，Gx表示中心点水平方向梯度，Gy表示中心点垂直方向梯度；同号判断模块用于判断中心点水平方向梯度与垂直方向梯度的符号位是同号还是异号，并将判断结果输出至区域选择模块；区域选择模块用于根据输入的|Gx|与|Gy|、2|Gy|和|Gy|/2的大小结果，和输入的中心点水平方向梯度与垂直方向梯度的符号位判断结果，将梯度方向空间分成六个区域，并判断输入中心点梯度方向所属方向区域，当|Gx|>2|Gy|时，中心点梯度方向属于候选区域一，当|Gx|>|Gy|且|Gx|<2|Gy|且Gx与Gy异号时，中心点梯度方向属于候选区域二，当|Gx|>|Gy|且|Gx|<2|Gy|且Gx与Gy同号时，中心点梯度方向属于候选区域三，当|Gx|>|Gy|/2且|Gx|<|Gy|且Gx与Gy异号时，中心点梯度方向属于候选区域四，当|Gx|>|Gy|/2且|Gx|<|Gy|且Gx与Gy同号时，中心点梯度方向属于候选区域五，当|Gx|<|Gy|/2时，中心点梯度方向属于候选区域六。
优选地，所述极大值比较模块根据所述方向区间选择模块输出的方向区间，当中心点(x,y)的梯度方向属于候选区域一时，选取邻域内水平方向参考点(x-1,y)和(x+1,y)用于极大值比较，当中心点梯度方向属于候选区域二时，选取邻域内水平方向参考点(x-1,y)、(x+1,y)和对角线方向参考点(x-1,y+1)、(x+1,y-1)用于极大值比较，当中心点梯度方向属于候选区域三时，选取邻域内水平方向参考点(x-1,y)、(x+1,y)和对角线方向参考点(x+1,y+1)、(x-1,y-1)用于极大值比较，当中心点梯度方向属于候选区域四时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)和对角线方向参考点(x-1,y+1)、(x+1,y-1)用于极大值比较，当中心点梯度方向属于候选区域五时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)和对角线方向参考点(x+1,y+1)、(x-1,y-1)用于极大值比较，当中心点梯度方向属于候选区域六时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)用于极大值比较，当中心点梯度幅值大于所述方向区间内所有参考点梯度幅值时，中心点为所属梯度方向内的梯度最大值，当中心点梯度幅值小于所述方向区间内任意参考点梯度幅值时，中心点不是所属方向区间内的梯度最大值。
本发明有益效果：
本发明采用较为简单的电路结构可以实现较为准确的非极大值抑制处理；可以快速计算输入中心点的梯度方向，判断其梯度所属方向区间，并与该方向区间的参考点进行极大值比较；本发明避免了除法器、三角函数、乘法器和加法器等较复杂的运算单元，仅采用比较器、逻辑门等简单电路实现非极大值抑制处理，本发明具有电路结构简单，运算速度快的特点。
附图说明：
图1为本发明非极大值抑制电路的整体结构框图；
图2为预处理模块结构框图；
图3为方向区间选择模块结构框图；
图4为方向区间选择模块实施例电路图；
图5为极大值比较模块实施例电路图；
图6为梯度区域划分示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明：
本发明的思路是利用集成电路中乘2和除2运算易于电路实现的原理，以中心点水平方向梯度幅值|Gx|、垂直方向梯度幅值|Gy|及其两倍和二分之一大小为参考，即以|Gx|＝0，|Gx|＝2|Gy|，|Gx|＝|Gy|，|Gx|＝|Gy|/2，和|Gy|＝0为临界点，如图6所示，将中心点梯度方向划分为六个区域，并借助简单的逻辑电路将输入中心点的梯度方向定位至上述六个梯度区域之一，通过与相应区域参考点进行极大值比较，从而实现非极大值抑制运算。
本发明的低成本的非极大值抑制电路的模块框架如图1所示，该非极大值抑制电路包括预处理模块100、方向区间选择模块101和极大值比较模块102。
预处理模块100，根据输入的中心点梯度和邻域内参考点梯度相连，计算中心点和邻域内参考点的梯度幅值、水平方向梯度幅值、垂直方向梯度幅值、水平方向梯度符号和垂直方向梯度符号，并将预处理的结果输出至方向区间选择模块101极大值比较模块102。
作为本发明实施的一种方式，预处理模块100包括绝对值计算模块一200、绝对值计算模块二201、梯度幅值计算模块一202、梯度幅值计算模块二203、梯度幅值计算模块三204、梯度幅值计算模块四205、梯度幅值计算模块五206、梯度幅值计算模块六207、梯度幅值计算模块七208、梯度幅值计算模块八209、梯度幅值计算模块九210；其中，绝对值计算模块一200用于计算中心点梯度水平分量的绝对值，即中心点水平方向梯度幅值；绝对值计算模块二201用于计算中心点梯度垂直分量的绝对值，即中心点垂直方向梯度幅值；梯度幅值计算模块一202用于计算中心点梯度幅值，梯度幅值计算模块二203至梯度幅值计算模块九210分别用于计算八个邻域点的梯度幅值。
方向区间选择模块101与预处理模块100相连，根据输入的中心点水平方向梯度幅值(|Gx|)、垂直方向梯度幅值(|Gy|)、水平方向梯度符号和垂直方向梯度符号，确定输入中心点所属的方向区间，并将方向区间结果输出至参考点选择模块102。方向区间选择模块101包括绝对值大小比较模块300、同号判断模块301、区域选择模块302；其中，绝对值大小比较模块300用于比较|Gx|与|Gy|、2|Gy|和|Gy|/2的大小，并将结果输出至区域选择模块；同号判断模块301用于判断中心点梯度水平分量与垂直分量的符号位是同号还是异号，并将判断结果输出至区域选择模块；区域选择模块用于根据输入的|Gx|与|Gy|、2|Gy|和|Gy|/2的大小结果，和输入的中心点梯度水平分量与垂直分量的符号位判断结果，将梯度方向空间分成六个区域，并判断输入中心点所属梯度方向区域，当|Gx|＞2|Gy|时，中心点梯度方向属于候选区域一，当|Gx|＞|Gy|且|Gx|＜2|Gy|且Gx与Gy异号时，中心点梯度方向属于候选区域二，当|Gx|＞|Gy|且|Gx|＜2|Gy|且Gx与Gy同号时，中心点梯度方向属于候选区域三，当|Gx|＞|Gy|/2且|Gx|＜|Gy|且Gx与Gy异号时，中心点梯度方向属于候选区域四，当|Gx|＞|Gy|/2且|Gx|＜|Gy|且Gx与Gy同号时，中心点梯度方向属于候选区域五，当|Gx|＜|Gy|/2时，中心点梯度方向属于候选区域六，如下表所示：
其中，Gx和Gy分别是中心点(x，y)在水平方向和垂直方向的梯度，SGx、SGy分别表示Gx和Gy的符号位，XOR()表示异或运算。
作为本发明实施的一种方式，如图4所示，为了区分输入中心点的梯度方向，所述方向区间选择模块设置了左移器400，右移器401，比较器一402，比较器二403，比较器三404，非门一405，非门二406，非门三407，非门四408，非门五409，两输入与门一410，两输入与门二411，两输入与门三412，两输入与门四413，两输入异或门414；其中，左移器400和右移器401与输入中心点垂直方向梯度幅值(|Gy|)相连，两输入异或门414的输入端与输入信号Gx和Gy的符号位相连，比较器一402、比较器二403、比较器三404都有两个输入端，比较器一402的两个输入端分别与输入中心点水平方向梯度幅值(|Gx|)和左移器400的输出端相连，比较器二403的两个输入端分别与输入中心点水平方向梯度幅值(|Gx|)和输入中心点垂直方向梯度幅值(|Gy|)相连，比较器三404的两个输入端分别与输入中心点水平方向梯度幅值(|Gx|)和右移器401的输出端相连，非门一405的输入端与比较器一402的输出端相连，非门二406的输入端与比较器二403的输出端相连，非门三407的输入端与比较器三404的输出端相连，两输入与门一410的输入端与非门一405和比较器二403的输出端相连，两输入与门二411的输入端与非门二406和比较器三404的输出端相连，两输入与门三412的输入端与两输入与门一410和两输入异或门414的输出端相连，两输入与门四413的输入端与两输入与门二411和两输入异或门414的输出端相连，非门四408的输入端与两输入与门三412的输出端相连，非门五409的输入端与两输入与门四413的输出端相连。
极大值比较模块102与预处理模块100和方向区间选择模块101相连，根据输入的方向区域信号，从输入的邻域参考点中，选择出中心点所属梯度区域上用于极大值比较的参考点。当中心点(x,y)梯度方向属于候选区域一时，选取邻域内水平方向参考点(x-1,y)和(x+1,y)用于极大值比较，当中心点梯度方向属于候选区域二时，选取邻域内水平方向参考点(x-1,y)、(x+1,y)和对角线方向参考点(x-1,y+1)、(x+1,y-1)用于极大值比较，当中心点梯度方向属于候选区域三时，选取邻域内水平方向参考点(x-1,y)、(x+1,y)和对角线方向参考点(x+1,y+1)、(x-1,y-1)用于极大值比较，当中心点梯度方向属于候选区域四时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)和对角线方向参考点(x-1,y+1)、(x+1,y-1)用于极大值比较，当中心点梯度方向属于候选区域五时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)和对角线方向参考点(x+1,y+1)、(x-1,y-1)用于极大值比较，当中心点梯度方向属于候选区域六时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)用于极大值比较，选取对应的参考点后，比较输入中心点和参考点的梯度幅值，并判断输入中心点是否为邻域内所属梯度方向区间的最大值，当中心点梯度幅值大于所有输入参考点梯度幅值时，中心点为所属梯度方向内的梯度最大值，该中心点将被保留；当中心点梯度幅值小于任意输入参考点梯度幅值时，中心点不是所属梯度方向内的梯度最大值，该中心点将被抑制。
作为本发明实施的一种方式，如图5所示，为了选择中心点所属梯度方向区间的参考点进行极大值比较，所述极大值比较模块102设置了比较器一500、比较器二501、比较器三502、比较器四503、比较器五504、比较器六505、比较器七506、比较器八507、两输入与门一508、两输入与门二509、两输入与门三510、两输入与门四511、两输入与门五512、两输入与门六513、两输入与门七514、两输入与门八515、六选一选择器516；其中，比较器一500的两输入端分别与参考点(x,y-1)和中心点(x，y)的梯度幅值相连，比较器二501的两输入端分别与参考点(x,y+1)和中心点(x，y)的梯度幅值相连，比较器三502的两输入端分别与参考点(x-1,y-1)和中心点(x，y)的梯度幅值相连，比较器四503的两输入端分别与参考点(x+1,y+1)和中心点(x，y)的梯度幅值相连、比较器五504的两输入端分别与参考点(x+1,y-1)和中心点(x，y)的梯度幅值相连，比较器六505的两输入端分别与参考点(x-1,y+1)和中心点(x，y)的梯度幅值相连，比较器七506的两输入端分别与参考点(x+1,y)和中心点(x，y)的梯度幅值相连，比较器八507的两输入端分别与参考点(x-1,y)和中心点(x，y)的梯度幅值相连，两输入与门一508的输入端分别与比较器一500和比较器二501的输出端相连，两输入与门二509的输入端分别与比较器三502和比较器四503的输出端相连，两输入与门三510的输入端分别与比较器五504和比较器六505的输出端相连，两输入与门四511的输入端分别与比较器七506和比较器八507的输出端相连，两输入与门五512的输入端分别与两输入与门一508和两输入与门三510的输出端相连，两输入与门六513的输入端分别与两输入与门一508和两输入与门二509的输出端相连，两输入与门七514的输入端分别与两输入与门二509和两输入与门四511的输出端相连，两输入与门八515的输入端分别与两输入与门三510和两输入与门四511的输出端相连，六选一选择器516的六个候选输入信号端分别与两输入与门一508、两输入与门五512、两输入与门六513、两输入与门七514、两输入与门八515、两输入与门四511的输出端相连，六选一选择器516的输入选择信号端与方向区间选择模块的输出信号相连。
Claims (6)
1.一种低成本的非极大值抑制电路，其特征在于包括预处理模块100、方向区间选择模块(101)和极大值比较模块(102)；
所述预处理模块(100)，根据输入的中心点梯度和邻域内参考点梯度，计算中心点和邻域内参考点的梯度幅值、水平方向梯度幅值、垂直方向梯度幅值、水平方向梯度符号和垂直方向梯度符号，并将预处理的结果输出至方向区间选择模块(101)和极大值比较模块(102)；
所述方向区间选择模块(101)与预处理模块(100)相连，根据输入的中心点水平方向梯度幅值、垂直方向梯度幅值、水平方向梯度符号和垂直方向梯度符号，确定输入中心点梯度方向所属的方向区间，并将方向区间结果输出至极大值比较模块(102)；
所述极大值比较模块(102)与预处理模块(100)和方向区间选择模块(101)相连，根据输入的方向区间结果，从所有邻域内参考点中，选择出中心点梯度方向所属方向区间的参考点，将输入的中心点梯度幅值与选取的参考点梯度幅值比较，判断中心点梯度幅值是否是其梯度方向区间上的最大值，如果中心点的梯度幅值大于所属梯度方向区间内所有参考点的梯度幅值，则该中心点将被保留，否则，该中心点将被抑制。
2.如权利要求1所述的低成本的非极大值抑制电路，其特征在于所述预处理模块(100)包括绝对值计算模块一(200)、绝对值计算模块二(201)、梯度幅值计算模块一(202)、梯度幅值计算模块二(203)、梯度幅值计算模块三(204)、梯度幅值计算模块四(205)、梯度幅值计算模块五(206)、梯度幅值计算模块六(207)、梯度幅值计算模块七(208)、梯度幅值计算模块八(209)、梯度幅值计算模块九(210)；其中，绝对值计算模块一(200)用于计算中心点水平方向梯度幅值，绝对值计算模块二(201)用于计算中心点垂直方向梯度幅值，梯度幅值计算模块一(202)用于计算中心点梯度幅值，梯度幅值计算模块二(203)至梯度幅值计算模块九(210)分别用于计算八个邻域点的梯度幅值。
3.如权利要求1所述的低成本的非极大值抑制电路，其特征在于所述方向区间选择模块(101)包括绝对值大小比较模块(300)、同号判断模块(301)、区域选择模块(302)；其中，绝对值大小比较模块(300)用于比较|Gx|与|Gy|、2|Gy|和|Gy|/2的大小,并将结果输出至区域选择模块(302)，Gx表示中心点水平方向梯度，Gy表示中心点垂直方向梯度；同号判断模块(301)用于判断中心点水平方向梯度与垂直方向梯度的符号位是同号还是异号，并将判断结果输出至区域选择模块(302)；区域选择模块(302)用于根据输入的|Gx|与|Gy|、2|Gy|和|Gy|/2的大小结果，和输入的中心点水平方向梯度与垂直方向梯度的符号位判断结果，将梯度方向空间分成六个区域，并判断输入中心点梯度方向所属的方向区域，当|Gx|>2|Gy|时，中心点梯度方向属于候选区域一，当|Gx|>|Gy|且|Gx|<2|Gy|且Gx与Gy异号时，中心点梯度方向属于候选区域二，当|Gx|>|Gy|且|Gx|<2|Gy|且Gx与Gy同号时，中心点梯度方向属于候选区域三，当|Gx|>|Gy|/2且|Gx|<|Gy|且Gx与Gy异号时，中心点梯度方向属于候选区域四，当|Gx|>|Gy|/2且|Gx|<|Gy|且Gx与Gy同号时，中心点梯度方向属于候选区域五，当|Gx|<|Gy|/2时，中心点梯度方向属于候选区域六。
4.如权利要求3所述的低成本的非极大值抑制电路，其特征在于所述极大值比较模块(102)根据所述方向区间选择模块(101)输出的方向区间，当中心点(x,y)的梯度方向属于候选区域一时，选取邻域内水平方向参考点(x-1,y)和(x+1,y)用于极大值比较，当中心点梯度方向属于候选区域二时，选取邻域内水平方向参考点(x-1,y)、(x+1,y)和对角线方向参考点(x-1,y+1)、(x+1,y-1)用于极大值比较，当中心点梯度方向属于候选区域三时，选取邻域内水平方向参考点(x-1,y)、(x+1,y)和对角线方向参考点(x+1,y+1)、(x-1,y-1)用于极大值比较，当中心点梯度方向属于候选区域四时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)和对角线方向参考点(x-1,y+1)、(x+1,y-1)用于极大值比较，当中心点梯度方向属于候选区域五时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)和对角线方向参考点(x+1,y+1)、(x-1,y-1)用于极大值比较，当中心点梯度方向属于候选区域六时，选取邻域内垂直方向参考点(x,y-1)、(x,y+1)用于极大值比较，当中心点梯度幅值大于所述梯度方向区间内所有参考点梯度幅值时，中心点为所属梯度方向内的梯度最大值，当中心点梯度幅值小于所述梯度方向区间内任意参考点梯度幅值时，中心点不是所属梯度方向内的梯度最大值。
5.如权利要求1或3所述的低成本的非极大值抑制电路，其特征在于方向区间选择模块(101)包括左移器(400)，右移器(401)，比较器一(402)，比较器二(403)，比较器三(404)，非门一(405)，非门二(406)，非门三(407)，非门四(408)，非门五(409)，两输入与门一(410)，两输入与门二(411)，两输入与门三(412)，两输入与门四(413)，两输入异或门(414)；其中，左移器(400)和右移器(401)的输入信号是中心点垂直方向梯度幅值，两输入异或门(414)的输入信号是中心点水平方向梯度和垂直方向梯度的符号位，比较器一(402)、比较器二(403)、比较器三(404)都有两个输入端，比较器一(402)的一个输入端输入中心点水平方向梯度幅值，另一个输入端和左移器(400)的输出端相连；比较器二(403)的两个输入端分别输入中心点水平方向梯度幅值和中心点垂直方向梯度幅值，比较器三(404)的一个输入端输入中心点水平方向梯度幅值，另一个输入端和右移器(401)的输出端相连；非门一(405)的输入端与比较器一(402)的输出端相连，非门二(406)的输入端与比较器二(403)的输出端相连，非门三(407)的输入端与比较器三(404)的输出端相连，两输入与门一(410)的输入端与非门一(405)和比较器二(403)的输出端相连，两输入与门二(411)的输入端与非门二(406)和比较器三(404)的输出端相连，两输入与门三(412)的输入端与两输入与门一(410)和两输入异或门(414)的输出端相连，两输入与门四(413)的输入端与两输入与门二(411)和两输入异或门(414)的输出端相连，非门四(408)的输入端与两输入与门三(412)的输出端相连，非门五(409)的输入端与两输入与门四(413)的输出端相连。
6.如权利要求1或4所述的低成本的非极大值抑制电路，其特征在于所述极大值比较模块(102)包括比较器一(500)、比较器二(501)、比较器三(502)、比较器四(503)、比较器五(504)、比较器六(505)、比较器七(506)、比较器八(507)、两输入与门一(508)、两输入与门二(509)、两输入与门三(510)、两输入与门四(511)、两输入与门五(512)、两输入与门六(513)、两输入与门七(514)、两输入与门八(515)、六选一选择器(516)；其中，比较器一(500)的两输入端分别输入参考点(x,y-1)和中心点(x，y)的梯度幅值，比较器二(501)的两输入端分别输入参考点(x,y+1)和中心点(x，y)的梯度幅值，比较器三(502)的两输入端分别输入参考点(x-1,y-1)和中心点(x，y)的梯度幅值，比较器四(503)的两输入端分别输入参考点(x+1,y+1)和中心点(x，y)的梯度幅值、比较器五(504)的两输入端分别输入参考点(x+1,y-1)和中心点(x，y)的梯度幅值，比较器六(505)的两输入端分别输入参考点(x-1,y+1)和中心点(x，y)的梯度幅值，比较器七(506)的两输入端分别输入参考点(x+1,y)和中心点(x，y)的梯度幅值，比较器八(507)的两输入端分别输入参考点(x-1,y)和中心点(x，y)的梯度幅值，两输入与门一(508)的输入端分别与比较器一(500)和比较器二(501)的输出端相连，两输入与门二(509)的输入端分别与比较器三(502)和比较器四(503)的输出端相连，两输入与门三(510)的输入端分别与比较器五(504)和比较器六(505)的输出端相连，两输入与门四(511)的输入端分别与比较器七(506)和比较器八(507)的输出端相连，两输入与门五(512)的输入端分别与两输入与门一(508)和两输入与门三(510)的输出端相连，两输入与门六(513)的输入端分别与两输入与门一(508)和两输入与门二(509)的输出端相连，两输入与门七(514)的输入端分别与两输入与门二(509)和两输入与门四(511)的输出端相连，两输入与门八(515)的输入端分别与两输入与门三(510)和两输入与门四(511)的输出端相连，六选一选择器(516)的六个候选输入信号端分别与两输入与门一(508)、两输入与门五(512)、两输入与门六(513)、两输入与门七(514)、两输入与门八(515)、两输入与门四(511)的输出端相连，六选一选择器(516)的输入选择信号端与方向区间选择模块(101)的输出信号相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811611249.0A CN109784213B (zh) | 2018-12-27 | 2018-12-27 | 一种低成本的非极大值抑制电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811611249.0A CN109784213B (zh) | 2018-12-27 | 2018-12-27 | 一种低成本的非极大值抑制电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109784213A CN109784213A (zh) | 2019-05-21 |
| CN109784213B true CN109784213B (zh) | 2022-10-11 |
Family
ID=66497955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811611249.0A Active CN109784213B (zh) | 2018-12-27 | 2018-12-27 | 一种低成本的非极大值抑制电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109784213B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113240567A (zh) * | 2021-05-07 | 2021-08-10 | 北京航空航天大学 | 一种并行非极大值抑制运算装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103647919A (zh) * | 2013-12-24 | 2014-03-19 | 上海交通大学 | 一种边缘敏感的场内去隔行方法 |
| WO2014065160A1 (ja) * | 2012-10-24 | 2014-05-01 | シャープ株式会社 | 画像処理装置 |
| WO2018107939A1 (zh) * | 2016-12-14 | 2018-06-21 | 国家海洋局第二海洋研究所 | 一种基于边缘完备度的图像分割最优识别方法 |
| CN108416789A (zh) * | 2018-06-04 | 2018-08-17 | 武汉斑马快跑科技有限公司 | 图像边缘检测方法及系统 |
| CN108510510A (zh) * | 2017-02-24 | 2018-09-07 | 南宁市富久信息技术有限公司 | 基于梯度方向的图像边缘检测方法 |
-
2018
- 2018-12-27 CN CN201811611249.0A patent/CN109784213B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014065160A1 (ja) * | 2012-10-24 | 2014-05-01 | シャープ株式会社 | 画像処理装置 |
| CN103647919A (zh) * | 2013-12-24 | 2014-03-19 | 上海交通大学 | 一种边缘敏感的场内去隔行方法 |
| WO2018107939A1 (zh) * | 2016-12-14 | 2018-06-21 | 国家海洋局第二海洋研究所 | 一种基于边缘完备度的图像分割最优识别方法 |
| CN108510510A (zh) * | 2017-02-24 | 2018-09-07 | 南宁市富久信息技术有限公司 | 基于梯度方向的图像边缘检测方法 |
| CN108416789A (zh) * | 2018-06-04 | 2018-08-17 | 武汉斑马快跑科技有限公司 | 图像边缘检测方法及系统 |
Non-Patent Citations (1)
| Title |
|---|
| 基于均值梯度的脉冲噪声图像边缘检测算法;沈德海等;《现代电子技术》;20150315(第06期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109784213A (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2858030B1 (en) | Performing a histogram using an array of addressable registers | |
| Bora | A novel approach for color image edge detection using multidirectional Sobel filter on HSV color space | |
| US20140348431A1 (en) | Corner detection | |
| JP7368924B2 (ja) | 勾配方向ヒストグラムの演算のためのハードウェアアクセレレータ | |
| CN109784213B (zh) | 一种低成本的非极大值抑制电路结构 | |
| Seo et al. | Efficient architecture for circle detection using Hough transform | |
| KR100252728B1 (ko) | 순환미디언필터 | |
| El Hajjouji et al. | FPGA based real-time lane detection and tracking implementation | |
| US10177902B2 (en) | Circuit and method for processing data | |
| US20180082149A1 (en) | Clustering method with a two-stage local binary pattern and an iterative image testing system thereof | |
| Alyammahi et al. | A hardware accelerator for real-time extraction of the linear-time MSER algorithm | |
| Hagara et al. | FPGA Implementation of Unimodal Thresholding | |
| KR101511087B1 (ko) | 영상내 특징점들에 대한 회전 불변을 갖는 실시간 특징점 정합 처리 방법 | |
| CN105323419B (zh) | 产生方位图像的方法 | |
| RU2562411C1 (ru) | Устройство для вычисления модуля комплексного числа | |
| EP2919032A1 (en) | Low latency sort | |
| Fung et al. | A multiplier-less implementation of the canny edge detector on FPGA and microcontroller | |
| US20160350076A1 (en) | Increment/Decrement Apparatus and Method | |
| Li et al. | SoC oriented real-time high-quality stereo vision system | |
| WO2023100372A1 (ja) | データ処理装置、データ処理方法、及びデータ処理プログラム | |
| Putra et al. | FPGA implementation of template matching using binary sum of absolute difference | |
| Moon et al. | Efficient implementation of computing unit for Hough transform | |
| KR102435525B1 (ko) | 공통 컴포넌트를 갖는 신호들을 처리하는 방법 | |
| Hsiao et al. | A lane departure warning system with fpga modular design | |
| Wang et al. | A Low-Cost and Fault-Tolerant Stochastic Architecture for the Bernsen Algorithm Using Bitstream Correlation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |