CN109782528B - 光学邻近修正和光掩模 - Google Patents

光学邻近修正和光掩模 Download PDF

Info

Publication number
CN109782528B
CN109782528B CN201811334345.5A CN201811334345A CN109782528B CN 109782528 B CN109782528 B CN 109782528B CN 201811334345 A CN201811334345 A CN 201811334345A CN 109782528 B CN109782528 B CN 109782528B
Authority
CN
China
Prior art keywords
process conditions
layout
target
profile
profiles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811334345.5A
Other languages
English (en)
Other versions
CN109782528A (zh
Inventor
郑东祐
谢艮轩
张世明
李志杰
周硕彦
刘如淦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109782528A publication Critical patent/CN109782528A/zh
Application granted granted Critical
Publication of CN109782528B publication Critical patent/CN109782528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本文提供了用于执行光学邻近修正和用于形成光掩模的技术的各个实例。在一些实例中，接收布局，布局包括要在光掩模上形成的形状。确定用于形状的多个目标光刻轮廓，多个目标光刻轮廓包括用于第一组工艺条件的第一目标轮廓和用于第二组工艺条件的与第一目标轮廓不同的第二目标轮廓。执行布局的光刻模拟以在第一组工艺条件下产生第一模拟轮廓，并且在第二组工艺条件下产生第二模拟轮廓。基于第一模拟轮廓和第一目标轮廓之间以及第二模拟轮廓和第二目标轮廓之间的边缘放置误差确定对布局的修改。本发明的实施例还涉及光学邻近修正和光掩模。

Description

光学邻近修正和光掩模
技术领域
本发明的实施例涉及光学邻近修正和光掩模。
背景技术
半导体集成电路(IC)工业经历了快速增长。在IC演变过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，这种按比例缩小也伴随着包含这些IC的器件的设计和制造的复杂性增加。制造业的平行进步使得越来越复杂的设计能够以精确和可靠的方式制造。
例如，一些进步补偿了在光刻极限附近发生的光学效应和处理缺陷。在许多实例中，使用一组光刻掩模在半导体衬底上限定和形成IC部件。掩模具有由透射和/或反射区域形成的图案。在光刻曝光期间，诸如紫外光的辐射在撞击衬底上的光刻胶涂层之前穿过掩模或从掩模反射。掩模将图案转移到光刻胶上，然后选择性地去除光刻胶以显示图案。然后衬底经历处理步骤，该处理步骤利用剩余光刻胶的形状以在衬底上产生电路部件。当处理步骤完成时，施加另一光刻胶并且使用下一掩模曝光衬底。通过这种方式，部件被分层以产生最终电路。
然而，形成在衬底上的图案可以与掩模的图案不同。例如，包括衍射、散射和干涉的光学效应可能影响辐射落在工件上的位置。同样地，掩模、光刻系统和/或工件的特性可以确定光刻胶的哪些部分被暴露。诸如光刻胶显影、蚀刻、沉积、注入等处理步骤的可变性也可能影响最终图案的形状。如果不加以考虑，这些影响可能会导致变化，例如圆角、散射误差、缩颈、桥接和不完整的部件。
发明内容
本发明的实施例提供了一种制造光掩模的方法，包括：接收布局，所述布局包括要在光掩模上形成的形状；确定用于所述形状的多个目标光刻轮廓，其中，所述多个目标光刻轮廓包括用于第一组工艺条件的第一目标光刻轮廓和用于第二组工艺条件的与所述第一目标光刻轮廓不同的第二目标光刻轮廓；执行所述布局的光刻模拟以在所述第一组工艺条件下产生第一模拟轮廓，并且在所述第二组工艺条件下产生第二模拟轮廓；在所述第一模拟轮廓和所述第一目标光刻轮廓之间确定第一边缘放置误差，并且在所述第二模拟轮廓和所述第二目标光刻轮廓之间确定第二边缘放置误差；基于所述第一边缘放置误差和所述第二边缘放置误差确定对所述布局的修改；以及提供具有所述修改的所述布局以用于制造所述光掩模。
本发明的另一实施例提供了一种制造光掩模的方法，包括：接收用于制造掩模的布局；确定对应于多组工艺条件的多个目标轮廓，其中，所述多个目标轮廓的第一轮廓不同于所述多个目标轮廓的第二轮廓；对于所述布局的多个潜在修改中的每一个：模拟在所述多组工艺条件下的相应潜在修改的光刻工艺以产生多个模拟轮廓；基于所述多个模拟轮廓和所述多个目标轮廓确定边缘放置误差；并且基于所述边缘放置误差将成本与相应的潜在修改相关联；以及提供所述布局和具有最低相关成本的所述多个潜在修改的修改以用于制造所述掩模。
本发明的又一实施例提供了一种制造光掩模的方法，包括：接收布局，所述布局包括与要在工件上形成的部件相对应的形状；通过以下步骤确定对所述布局执行的补偿工艺：确定与工艺窗口内的工艺条件对应的所述形状的多个目标轮廓，其中，所述多个目标轮廓的第一轮廓不同于所述多个目标轮廓的第二轮廓；在所述工艺窗口内的所述工艺条件下模拟对所述布局的多个潜在修改以产生模拟轮廓；和基于将所述模拟轮廓与所述多个目标轮廓进行比较，评估所述多个潜在修改的成本；以及提供所述布局和具有最低成本的所述多个潜在修改的修改，以制造用于在所述工件上形成部件的光掩模。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的各个实施例的光刻系统的框图。
图2A和图2B是根据本发明的各个实施例的限定用于制造集成电路的掩模的方法的流程图。
图3是根据本发明的各个实施例的用于制造经历制造方法的集成电路的布局的部分的图。
图4是根据本发明的各个实施例的工艺窗口内的工艺条件的图。
图5A至图7C是根据本发明的各个实施例的方法的过程期间的模拟环境的图。
图8是根据本发明的各个实施例的制造光刻掩模的方法的流程图。
图9和图10是根据本发明的各个实施例制造的掩模的部分的截面图。
图11是根据本发明的各个实施例制造的掩模的部分的俯视图。
图12是根据本发明的各个实施例的光刻环境的框图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参照标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，在随后的本发明中的另一部件上、连接到和/或耦合到另一部件的部件的形成可以包括其中部件以直接接触的方式形成的实施例，并且还可以包括其中可以形成附加部件插入部件之间的实施例，使得部件可以不直接接触。此外，空间相对术语，例如，“下”、“上”、“水平”、“垂直”、“之上”、“上方”、“之下”、“下方”、“向上”、“向下”、“顶部”、“底部”等以及其衍生物(例如，“水平地”，“向下地”，“向上地”等)用于使本发明的一个部件与另一个部件的关系变得容易。空间相对术语旨在覆盖包括部件的器件的不同取向。
随着部件尺寸的缩小，掩模部件与在工件上形成的部件之间的差异对器件性能产生更大的影响。在简单线的实例中，各种效果可能倾向于使线端变圆而不是产生清晰的角并且可能倾向于产生不规则宽度的线。这些影响可以来自照明源、掩模、光刻系统、制造工艺(例如，显影、蚀刻、沉积等)和/或其他来源。当然，这些只是集成电路形成中出现的部件差异及其原因的一些实例。其他厚度变化、放置变化和不规则可以单独或组合发生。随着部件的尺寸缩小，这些变化的影响可能会恶化，因为变化保持相同或变大，并且因此缺陷相对于部件增长。
为了对此进行补偿，本发明的许多实例接收指定要在掩模上并且进而在工件上形成的形状的布局。使用各种修正工艺来修改布局形状，使得当基于布局形成掩模时，工件上的部件按预期打印。在一些这样的实例中，这包括使用布局中的形状和对布局和/或光刻系统的潜在修改来模拟光刻工艺，以确定工件上的所得部件。可以将模拟结果与光刻目标进行比较，并且可以通过所得部件与目标的接近程度来评估每个潜在修改。可以基于其结果来选择修改并将其应用于布局。
因为工艺条件可能不可避免地在工件中和工件之间变化，所以可以在多于一组的工艺条件下进行模拟。在一些这样的实例中，这通过为特定的多组工艺条件选择特定的光刻目标来完成。具体地，可以基于其他工艺条件下的模拟结果来确定一些目标。模拟目标可以被配置为优化工艺条件的均匀性的修改而不是符合理想部件。以这种方式和其他方式，一些实施例减少了条件的可变性，改善了对比度，改善了部件保真度，并为光刻工艺提供了其他优点。然而，应理解，没有特定优点是任何特定实施例都需要的。
如下所述，本发明提供了一种用于修改掩模图案以补偿光刻效应和其他制造变化以便增加最终部件的均匀性的技术。参照图1描述根据掩模曝光工件的系统的实例和可能影响最终部件的效果的实例。在这方面，图1是根据本发明的各个实施例的光刻系统100的框图。光刻系统100(也可以称为扫描仪)可操作以利用特征辐射源和曝光模式实施光刻曝光工艺。在所示实施例中，光刻系统100是远紫外(EUV)光刻系统，其被设计为使用波长范围在约1nm和约100nm之间的EUV辐射来曝光工件。在一些示例性实施例中，光刻系统100包括辐射源102，其产生波长集中在约13.5nm的EUV辐射。在一个这样的实施例中，EUV辐射源102利用激光产生的等离子体(LPP)通过使用激光将诸如锡液滴的介质加热成高温等离子体来产生EUV辐射。
光刻系统100还可以包括聚焦和成形由辐射源102产生的辐射的照明器104。照明器104可以包括折射光学组件，包括单片透镜和/或阵列透镜(例如，波带片)，并且可以包括反射光学组件，包括单片反射镜和/或反射镜阵列。为了清楚起见，图1所示的光学组件的数量已被减少，并且在实际实施例中，照明器104包括数十个甚至数百个透镜和/或反射镜。光学组件被布置和对准以将由辐射源102发射的辐射投射到保持在掩模台108中的掩模106上。将在后续附图中进一步详细描述示例性掩模106。照明器104的光学组件还可以沿着光路对辐射进行成形，以便在掩模106上产生特定的照明图案。
在穿过掩模106或从掩模106反射之后，辐射被引导通过投影光学模块110，也称为投影光学盒(POB)。类似于照明器104，投影光学模块110可以包括折射光学组件，包括单片透镜和/或阵列透镜(例如，波带片)，并且可以包括反射光学组件，包括单片反射镜和/或反射镜阵列。投影光学模块110的光学组件被布置和对准以引导透射穿过掩模106或从掩模106反射的辐射并将其投射到工件112(例如保持在衬底台中的图示的半导体衬底或任何其他合适的工件)上。除了引导辐射之外，投影光学模块110的光学组件还可以沿光路放大、缩小、聚焦和/或以其他方式成形辐射。
由投影光学模块110投射在工件112上的辐射引起目标的光敏组件的变化。在一个实例中，工件112包括具有光刻胶116的半导体衬底。光刻胶116暴露于辐射的部分经历化学转变，使得它们对显影工艺或多或少地敏感。在示例性实施例中，在曝光之后，光刻胶116经历曝光后烘焙、显影、冲洗和干燥以完成转变。在工件112上实施的后续处理步骤可以使用剩余的光刻胶116的图案来选择性地处理工件112的部分。
如上所述，许多影响可能导致在光刻胶116中形成的图案与预期图案不同。这些可包括诸如衍射、散射和干涉的光学效应。图案的差异也可能由系统100的各方面引起。例如，系统100提供的照明可以在工件112上或在工件112之间变化。换句话说，即使使用无缺陷的光学器件和掩模，系统100内的光束路径和其他光学效应的复杂性可以导致剂量(即，曝光强度)在给定工件112的表面上变化，并且可以导致剂量在工件与工件之间变化。类似地，由于光束路径、光学器件的质量、工件112中的变化、光刻胶116表面的不规则性和/或其他因素，投影部件的焦点可能在工件112中和工件之间变化。因此，在随后的实例中，掩模106部件被配置为补偿光学效应和工艺条件，例如剂量变化、聚焦变化、制造缺陷(包括掩模误差)和/或影响光刻胶116中形成的部件的其他条件。
参照图2A、图2B和图3至图7C描述用于制造光刻掩模的技术。在这方面，图2A和图2B是根据本发明的各个实施例的限定用于制造集成电路的掩模的方法200的流程图。可以在方法200之前、期间和之后提供附加步骤，并且对于方法200的其他实施例，可以替换或消除所描述的一些步骤。图3是根据本发明的各个实施例的用于制造经历方法200的集成电路的布局300的部分的图。图4是根据本发明的各个实施例的工艺窗口内的工艺条件的图400。图5A至图7C是根据本发明的各个实施例的方法200的过程期间的模拟环境的图。具体而言，图5A、图6A和图7A是第一模拟环境500的图。图5B、图6B和图7B是第二模拟环境520的图，并且图5C、图6C和图7C是第三模拟环境540的图。
首先参照图2A的框202和图3，接收布局300以用于制造掩模106。在各种实例中，布局300采用存储在非暂时性计算机可读介质上的数据文件的形式，并且以诸如GDSII、OASIS和/或
Figure BDA0001860798760000061
(应用材料公司的注册商标)的设计标准来表示。布局300可以是集成电路的数字表示，并且布局300的形状302可以对应于并且限定掩模的物理部件，并且通过扩展，可以对应于由掩模形成的集成电路的部件。由于布局300可以包括数百万个形状302或更多，因此为简化起见，图3的布局300已被简化以示出形状302的子集。在各个实施例中，布局300的形状302对应于集成电路工件112的部件(例如，掺杂阱、掺杂有源区、器件栅极、接触件、互连线、互连通孔等)，并且在一些实例中，当接收布局300时，形状302对应于要在工件112上形成的集成电路部件的理想化版本。
为了补偿各种光学和制造影响，方法200可以改变现有形状302并且可以将附加形状302添加到布局300，使得当基于布局300形成掩模106时，得到的集成电路部件与理想版本密切相关。修改布局300以补偿这些影响的工艺可以称为光学邻近修正(OPC)。OPC包括基于模型的补偿，其中图案匹配用于确定修正的形状和基于模拟的补偿，其中模拟光刻工艺并且基于模拟的结果修改形状。在后者的实例中，可以对布局300的形状302执行多个模拟，具有或不具有潜在的OPC修改以模拟光刻工艺。可以将模拟结果与一组目标进行比较，并且可以使用差异(例如，边缘放置误差(EPE))来确定将哪种潜在的修改结合到布局300中。为了提高工件112中和工件之间的一致性。可以在最佳工艺条件下以及工艺窗口内的各种不太理想的条件下执行模拟。
在图4的上下文中示出了各种工艺条件。在这方面，图4示出了工艺条件的3轴图400，每个轴表示工艺参数的值(条件)。在实例中，第一轴402表示掩模误差(例如，掩模部件预期的位置与形成掩模部件的位置之间的变化、掩模部件的预期反射率/透射率/相移与实际反射率/透射率/相移之间的变化。在该实例中，第二轴404表示辐射撞击光刻胶116的焦点变化(即，散焦)。在该实例中，第三轴406表示辐射撞击光刻胶116的剂量变化。当然，这些工艺参数仅仅是示例性的，并且其他实例使用任意数量的轴并且同样考虑任何数量的工艺参数。例如，在各个实施例中，轴表示膜堆叠灵敏度、像差灵敏度、显影剂可变性、蚀刻可变性和/或其他合适的参数。同样地，诸如散焦的参数可以根据散焦源被分解成多个轴。
可以在工艺窗口408内的多个工艺条件下执行模拟，工艺窗口408是工艺参数的一组期望值。例如，标记410A表示使用掩模误差、散焦和剂量的最佳值的光刻模拟。标记410B表示使用掩模误差的最佳值和与最佳值不同的散焦和剂量值的光刻模拟。类似地，标记410C表示使用掩模误差的最佳值和与最佳值不同的散焦和剂量值的光刻模拟。用于模拟的其他示例性工艺条件由标记410表示，并且注意，可以在工艺窗口408的边界(例如，边缘和/或拐角)以及非边界条件下执行模拟。可以将这些工艺条件下的模拟结果与目标进行比较，并且用于修改布局。
参照图2A的框204和图5A至图5C，基于布局的形状302确定一组目标轮廓502。目标轮廓502可以表示光刻胶116的曝光或未曝光区域。如上所述，光刻胶116可以包括光敏材料，该光敏材料在暴露于超过特定阈值的光剂量时使光刻胶116经历性质变化。性质变化可以使光刻胶116对显影剂或多或少地敏感。以这种方式，性质变化可以用于选择性地去除光刻胶层的曝光或未曝光部分。目标轮廓502可以表示满足或超过阈值剂量的那些区域与不具有阈值剂量的那些区域之间的边界。附加地或替代地，目标轮廓502可以表示使用图案化的光掩模在工件112上形成的部件的边界，并且考虑对特征边界进行处理的影响。由于可以在多于一组工艺条件下执行模拟，因此在一些实例中，可以确定一组以上的目标轮廓502，并且可以在对应于一组特定的工艺条件的模拟环境(例如，模拟环境500、模拟环境520、模拟环境540等)中实例化每个目标轮廓。
因此，参照图2A的框206和图5A，确定目标轮廓502的组可以包括确定模拟最佳工艺条件的模拟环境500的第一组目标轮廓502。第一组目标轮廓502可以对应于接收布局300时的形状302。然而，为了避免积极地追逐理想结果，第一组目标轮廓502可以包括已被确定为产量安全的一些真实世界效果，例如一定程度的拐角圆化和/或厚度变化。
参照图2A的框208以及图5B和图5C，确定目标轮廓502的组可以包括确定用于模拟环境(例如，模拟环境520、模拟环境540等)的目标轮廓502的组，其模拟与最佳状态不同的工艺条件。例如，第二组目标轮廓502可以用于模拟第一散焦量(Δdefocus1)和第一剂量变化量(Δdose1)的模拟环境520中，并且第三组目标轮廓502可以用于模拟第二散焦量(Δdefocus2)和第二剂量变化量(Δdose2)的模拟环境540中。类似于第一组目标轮廓502，这些目标轮廓502可以部分地基于布局300中的形状302，当接收到它时包括一些真实世界效果，例如拐角圆化的程度和厚度变化。
此外，已经确定，通过仔细选择目标轮廓，可以实现整个工艺窗口的更大均匀性。因此，在一些实例中，第二和第三模拟环境中的目标轮廓502基于在不同工艺条件下模拟布局300中的形状(因为它们当前存在，包括任何先前确定的修改)。在第二模拟环境520模拟多于一个工艺参数中的非最佳条件(例如，Δdefocus1和Δdose1)的实例中，第二模拟环境520中的目标轮廓502由形状302的模拟确定，因为它们当前存在于布局300中，其中至少一个非最佳条件被设置为最佳值(例如，在具有最佳剂量的Δdefocus1处或在具有Δdose1的最佳散焦处的模拟)。如下面将更详细解释的，这具有优化布局300以减少非最佳参数的变化的效果。在该实例中，第三模拟环境540模拟Δdefocus2和Δdose2的非最佳条件，并且第三组目标轮廓502由形状302的模拟确定，因为它们当前存在于布局300中，其中非最佳条件的至少一个设置为最佳值(例如，具有最佳剂量的Δdefocus2，或具有Δdose2的最佳散焦)。
在一些实例中，通过平均多于一组正在评估的工艺条件来确定目标轮廓。在一些这样的实例中，第二组目标轮廓502和第三组目标轮廓502将用于模拟，其中一些工艺条件是共同的。在一个这样的实例中，掩模误差是相同的(最佳掩模误差)，剂量相同(Δdose1＝Δdose2)，并且散焦量不同。因此，可以对在模拟之间变化的一个或多个工艺条件进行平均以确定目标轮廓。换句话说，第二组目标轮廓502和第三组目标轮廓502可以根据形状302的模拟来确定，因为它们当前以以下条件存在于布局300中：最佳掩模误差、Δdose1(其基本上等于Δdose2)，并且散焦是Δdefocus1和Δdefocus2的平均值。这具有优化布局300的效果，以减少被平均的参数的变化。
参照图2A的框210以及图6A至图6C，执行模拟以模拟形状302的光刻工艺，因为它们当前在各种工艺条件下存在于布局300中。在图6A的实例中，这可以包括在最佳量的掩模误差、焦点和剂量下的布局300的光刻模拟。这产生第一组模拟轮廓602，其可以表示光刻胶116的曝光区域和未曝光区域之间的边界，并且具体地表示满足或超过阈值剂量的那些光刻胶116区域与不满足或超过阈值剂量的那些区域的边界。在一些实例中，第一组模拟轮廓602表示在工件112上形成的部件的边界。在图6B的实例中，这可以包括在最佳掩模误差量处并且在Δdose1和Δdefocus1处的布局300的光刻模拟。这产生第二组模拟轮廓602，其可以表示光刻胶116的曝光区域和未曝光区域之间的边界和/或在工件112上形成的部件的边界。在图6C的实例中，这可以包括在最佳掩模误差量和Δdose2和Δdefocus2处的布局300的光刻模拟。这产生第三组模拟轮廓602，其可以表示光刻胶116的曝光区域和未曝光区域之间的边界和/或在工件112上形成的部件的边界。当然，可以在任何数量的工艺条件组中执行模拟。
参照图2A的框212以及图7A至图7C，相对于目标轮廓502评估模拟轮廓602。在一些实例中，这包括基于目标轮廓502的边缘与模拟轮廓602的边缘之间的差异来确定边缘放置误差702。可以为布局中的每个形状302确定任何数量的边缘放置误差702，并且每个边缘放置误差702可以对应于相应形状302的特定段。同样，每组目标轮廓和模拟轮廓可以具有对应的边缘放置误差702，并且可以在模拟和工艺条件之间比较对应的边缘放置误差702。
在框212中评估模拟轮廓602还可以包括其他评估，诸如计算轮廓的图像对数斜率(ILS)和/或归一化图像对数斜率(NILS)。ILS和NILS是光线如何突然改变强度的度量。因此，ILS和NILS可用作对比度检查。从暗到亮的明确限定的过渡提供了精确的曝光和明确限定的部件。限定不明确的过渡可能会阻止掩模部件完全打印。因此，包括基于ILS和NILS的检查的对比度检查可以用于在框212中评估模拟轮廓602。
参见图2A的框214，确定布局300是否适合于制造掩模。该确定可以部分地取决于边缘放置误差702是否适当地小(例如，小于阈值)。该确定还可以考虑布局300是否满足各种设计规则，例如掩模规则检查(MRC)、设计规则检查(DRC)、电气规则检查(ERC)和/或其他合适的设计规则。在一些这样的实例中，框214中的确定包括对比度检查，诸如基于ILS和/或NILS的检查，以确定布局300是否适合用于掩模制作。
在一些实例中，框214的确定考虑掩模性能指标，诸如掩模误差增强因子(MEEF)。MEEF衡量掩模部件尺寸的变化如何影响相应的工件部件。MEEF考虑了光路中的放大率以及掩模106和工件112之间的非线性光学关系。因此，MEEF和/或其他掩模性能指标可以用于确定布局是否合适。如果在框214中确定布局300是合适的，则可以在框216中提供布局300用于掩模制造。
如果确定掩模还不适合于制造(例如，边缘放置误差702不小于阈值)，则在图2B的框218中，基于诸如边缘放置误差702的指标来评估对布局300和/或光刻系统的一组潜在修改。在一些实例中，修改包括扩展或收缩形状302的部分，特别是在形状拐角处，以减小边缘放置误差702。这可以具有在形状302的拐角处形成锤头和/或衬线的效果。此外，因为紧密间隔的掩模部件可以构造性地干涉以在工件上产生更聚焦的辐射剂量，在一些实例中，一组修改包括将非打印辅助部件或散射条添加到布局300，以便减小相邻打印形状302的边缘放置误差702。修改还可以包括改变光刻系统100的设置，例如照明器104、辐射源102、投影光学模块110等的变化。
参照图2B的框220，对每个潜在修改执行光刻模拟。这可以基本上如图2A的框210中所描述的那样执行。框220的模拟可以使用包括在任何数量的不同工艺条件下的潜在修改的布局来模拟光刻曝光和工件的制造。在一个实例中，这包括在掩模误差、焦点和剂量的最佳量下的第一模拟以产生第一组模拟轮廓602，在最佳掩模误差量以及在Δdose1和Δdefocus1处的第二模拟以产生第二组模拟轮廓602，以及在最佳掩模误差量以及Δdose2和Δdefocus2处的第三模拟以产生第三组模拟轮廓602。当然，可以在任何数量的不同工艺条件下执行模拟。
参照图2B的框222，相对于目标轮廓502评估每个潜在修改的模拟轮廓602。这可以基本上如图2A的框212中所描述的那样执行，并且目标轮廓502可以是与上述相同的轮廓。在一些实例中，评估包括基于目标轮廓502的边缘与模拟轮廓602的边缘之间的差异来确定边缘放置误差702。可以为布局中的每个形状302确定任何数量的边缘放置误差702，并且每个边缘放置误差702可以对应于相应形状302的特定段。同样地，每组目标轮廓和模拟轮廓可以具有对应的边缘放置误差702，并且可以在模拟和工艺条件之间比较对应的边缘放置误差702。在框222中评估模拟轮廓602还可以涉及其他评估，包括对比度检查，例如基于ILS和NILS的检查和/或掩模检查，诸如MEEF。
评估可以通过减小边缘放置误差702、改善对比度和/或改善其他掩模指标来确定哪些潜在修改改善了所得掩模的整体质量。注意，在一组工艺条件下对布局300进行修改以改善掩模质量可能对另一组工艺条件下的掩模质量产生不利影响。因此，在一些实例中，使用诸如成本最小化的多变量解决方案技术在框222中评估修改。在一些这样的实例中，定义了成本函数，其考虑了边缘放置误差702和/或不同工艺条件下的其他指标，并且迭代成本最小化技术用于确定使成本最小化的修改。
在一些这样的实例中，成本函数被构造为平方和：
Cost＝∑EPE2
其中，Cost表示对布局300的特定修改的最终成本，EPE表示在特定的一组工艺条件下的边缘放置误差。在进一步的实例中，边缘放置误差被单独加权，并且使用诸如以下的成本函数来考虑其他因素：
Cost＝∑ω|EPE|n+∑Penalties
其中，Cost表示对布局300的一组修改的最终成本，EPE表示特定工艺条件组的边缘放置误差，ω表示特定边缘放置误差的加权因子，n表示多项式加权值，并且Penalties表示与该组修改相关的数值代价。代价条款可以用于对以下类型的修改加权：可能违反设计规则(例如，MRC、DRC、ERC等)；可能不符合性能指标(例如，ILS、NILS、焦深(DoF)等)；可能不符合掩模规则(例如，MEEF)；对掩模制造、光刻和/或制造产生不利影响；和/或产生其他不利条件。
使用成本函数和修改来评估对布局300和/或光刻系统100的潜在修改(例如，移动形状302的边界、添加/移动/去除非打印部件等)，使得可以在后续框中的布局300中实现最低成本。如果最低成本修改超过最大成本阈值，则可以触发警报。
已经确定，对于一些形状302和布局300，将所有工艺条件的模拟轮廓602与单个目标轮廓502(例如，具有或不具有一些拐角圆化的理想部件形状)进行比较的解决方案倾向于在最极端条件下过分修正边缘放置误差。当工艺条件与最佳条件不同时，这具有增加形成的部件的可变性的效果。使用针对特定工艺条件定制的模拟目标轮廓可以解决此问题。因此，许多本实施例针对不同的工艺条件使用不同的目标轮廓，并且在这样做时，解决方案技术可以最小化在工艺条件下在工件112上形成的部件的变化。特别地，通过使用模拟结果来生成非最佳工艺条件的目标轮廓，解决方案技术可以集中于最小化可变性和改善对比度，而不是积极地尝试使得非最佳工艺条件下的结果更接近理想结果。因此，可以看出，本技术提供了掩模制造的改进以及使用掩模的光刻系统100的功能(例如，均匀性、再现性等)的改进。
参照图2B的框224，在框222中确定的具有最低成本的一组修改在布局300和/或系统100中实现，并且该工艺返回到框204。这可以继续直到方法200确定使用该布局300制造的相应掩模适合于在框214中光刻曝光工件112。
以此方式，方法200提供用于制造光刻掩模的布局300。参照图8至图11描述掩模制造的实例。在这方面，图8是根据本发明的各个实施例的制造光刻掩模的方法800的流程图。可以在方法800之前、期间和之后提供附加步骤，并且对于方法800的其他实施例，可以替换或消除所描述的一些步骤。图9和图10是根据本发明的各个实施例制造的掩模900的部分的截面图。图10是根据本发明的各个实施例制造的掩模900的部分的俯视图。由于掩模可能包含数百万个掩模部件(或更多)，因此为清楚起见，仅显示了一小部分部件。完成的掩模900可以基本上类似于图1的掩模106，并且适合于与所示的光刻系统100一起使用。
参照图8的框802和图9，接收用于制造的掩模900。由于掩模900尚未图案化，因此可将其称为掩模坯料。图9的掩模900代表反射掩模，但是本发明的原理同样适用于透射掩模。
掩模900包括形成在掩模衬底902上的各种层。掩模衬底902可以包括低热膨胀材料(LTEM)，例如石英、LTEM玻璃、硅、碳化硅、氧化硅、氧化钛、Black
Figure BDA0001860798760000141
(应用材料公司的商标)和/或其他合适的掩模衬底。掩模900可以包括设置在掩模衬底902上的反射结构904，例如多层反射镜(MLM)。MLM可以包括多个厚度和/或材料定制的交替材料层，以实现在每个材料界面处反射的辐射的最佳相长干涉，同时减少光吸收。在示例性实施例中，MLM包括40对交替的钼和硅(Mo-Si)层。在进一步的示例性实施例中，MLM包括20至80对交替的钼和铍(Mo-Be)层。到达反射结构904的辐射被反射回来用于曝光工件112的光刻胶116。覆盖层906(也称为缓冲层)可以设置在反射结构904上方，并且可以包括诸如Ru、二氧化硅、无定形碳的材料和/或其他合适的材料。
掩模900包括设置在覆盖层906上的吸收层908。顾名思义，吸收层908吸收辐射并防止其曝光工件112。用于吸收层908的合适材料包括TaN、TaBN、TiN、铬、其组合和/或其他合适的吸收材料。在一些实施例中，吸收层908包含多层吸收材料，例如，铬层和氮化钽层。吸收层908还可以包括抗反射涂层(ARC)，并且合适的ARC材料包括TaBO、Cr2O3、SiO2、SiN、TaO5、TaON和/或其他合适的材料。
参照图8的框804以及图10和图11，基于诸如上述布局300的布局图案化掩模的吸收层908。在一些实例中，使用直写工艺来图案化吸收层908，其中激光、电子束(电子束、离子束或其他窄聚焦发射减弱和/或去除吸收层908的部分。
在一些实例中，对直写发射敏感的光刻胶(类似于上面的光刻胶116)(例如，激光敏感光刻胶以及电子束敏感光刻胶、离子束敏感光刻胶等)形成在吸收层上并且使用直写工具曝光。然后显影光刻胶以选择性地除去未曝光部分或曝光部分，从而暴露吸收层908的要去除的部分。可以执行蚀刻技术(例如，干蚀刻、湿蚀刻、反应离子蚀刻(RIE)等)以去除吸收层908的暴露部分。
参照图8的框806，提供图案化掩模900以用于制造集成电路的光刻工艺中或其他合适的光刻工艺。
在各个实施例中，通过使用专用的固定功能计算元件和执行软件指令的可编程计算元件的组合来执行该技术。因此，应当理解，方法200和/或方法800的任何步骤可以由计算系统使用存储在处理系统可访问的非暂时性机器可读介质上或中的相应指令来实现。参照图12描述这种系统和非暂时性机器可读介质的实例。在这方面，图12是根据本发明的各个实施例的光刻环境1200的框图。
光刻环境1200包括控制系统1202。控制系统1202包括处理资源1204，其可包括任何数量和类型的处理元件，诸如中央处理单元(CPU)、图形处理单元(GPU)、专用集成电路(ASIC)、微控制器和/或其他合适的处理元件。处理资源1204耦合到有形非暂时性机器可读介质1206以执行存储在介质1206上的指令。出于本描述的目的，有形非暂时性机器可读介质1206可以是可以存储由指令执行系统、装置或设备使用的程序或与指令执行系统、装置或设备连接的任何装置。介质1206可以包括非易失性存储器，包括磁存储器、固态存储器、光存储器、高速缓冲存储器和/或电池支持的随机存取存储器(RAM)。在各种实例中，介质1206存储使得处理资源1204执行限定用于制造集成电路的掩模的方法200的工艺和/或制造掩模的方法800的工艺的指令。
为此目的，控制系统1202可以包括制造接口1208，其向光刻系统100和/或掩模制造系统1210发送和接收信号。控制系统1202还可以包括I/O接口1212，I/O接口1212与用户和/或其他计算系统通信测试信息和结果。因此，I/O接口1212可以包括用于视频输出(例如，GPU)、用户输入的控制器(例如，用于键盘、鼠标、笔输入设备、触摸板等的控制器)、网络控制器(例如，以太网和/或无线通信控制器)和/或其他合适的I/O控制器。
因此，本发明提供了用于执行光学邻近修正和用于形成光掩模的系统和技术的实例。在一些实例中，一种方法包括接收布局，该布局包括要在光掩模上形成的形状。确定形状的多个目标光刻轮廓，多个目标光刻轮廓包括用于第一组工艺条件的第一目标光刻轮廓和用于第二组工艺条件的与第一目标光刻轮廓不同的第二目标光刻轮廓。执行布局的光刻模拟以在第一组工艺条件下产生第一模拟轮廓，并且在第二组工艺条件下产生第二模拟轮廓。在第一模拟轮廓和第一目标光刻轮廓之间确定第一边缘放置误差，并且在第二模拟轮廓和第二目标光刻轮廓之间确定第二边缘放置误差。基于第一边缘放置误差和第二边缘放置误差确定对布局的修改；并且提供具有修改的布局用于制造光掩模。在一些这样的实例中，第一组工艺条件对应于最佳工艺条件，并且第二组工艺条件包括与最佳值不同的工艺条件。在一些这样的实例中，第二目标光刻轮廓基于在与第二组工艺条件不同的第三组工艺条件下的布局的模拟。在一些这样的实例中，第二组工艺条件包括与最佳值不同的工艺条件，并且第三组工艺条件包括最佳值。在一些这样的实例中，多个目标光刻轮廓还包括用于第四组工艺条件的第三目标光刻轮廓，执行布局的光刻模拟还在第四组工艺条件下产生第三模拟轮廓，并且第三组工艺条件包括作为第二组工艺条件的值和第四组工艺条件的值的平均值的值。在一些这样的实例中，第三目标光刻轮廓基于第三组工艺条件下的布局的模拟。在一些这样的实例中，确定对布局的修改包括对布局的多个可能修改的成本最小化分析。在一些这样的实例中，成本最小化分析包括基于与第一组工艺条件和第二组工艺条件的相应修改相关联的边缘放置误差来确定多个可能修改中的每一个的成本。在一些这样的实例中，成本基于第一边缘放置误差和第二边缘放置误差的平方和。
在其他实例中，一种方法包括接收用于制造掩模的布局。对应于多组工艺条件确定多个目标轮廓，其中多个目标轮廓的第一轮廓不同于多个目标轮廓的第二轮廓。对于布局的多个潜在修改中的每一个：模拟在多组工艺条件下的相应潜在修改的光刻工艺以产生多个模拟轮廓，基于多个模拟轮廓和多个目标轮廓确定边缘放置误差，并且基于边缘放置误差将成本与相应的潜在修改相关联。提供布局和具有最低相关成本的多个潜在修改的修改以用于制造掩模。在一些这样的实例中，多个目标轮廓的第二轮廓对应于第二组工艺条件，并且基于在与第二组工艺条件不同的第三组工艺条件下模拟布局。在一些这样的实例中，第二组工艺条件包括工艺参数的值，该值与工艺参数的最佳值不同，并且第三组工艺条件包括最佳值。在一些这样的实例中，第三组工艺条件包括作为包括第二组工艺条件的多组工艺条件的子集的平均值的值。在一些这样的实例中，成本还基于与相应的潜在修改相关联的制造代价。在一些这样的实例中，成本基于边缘放置误差的平方和。
在又一些实例中，一种方法包括接收布局，该布局包括与要在工件上形成的部件相对应的形状。通过以下步骤确定对布局执行的光学邻近修正工艺：确定与工艺窗口内的工艺条件对应的形状的多个目标轮廓，其中多个目标轮廓的第一轮廓不同于多个目标轮廓的第二轮廓；在工艺窗口内的工艺条件下模拟对布局的多个潜在修改以产生模拟轮廓；基于将模拟轮廓与多个目标轮廓进行比较，评估多个潜在修改的成本。提供具有最低成本的多个潜在修改的布局和修改，以制造用于在工件上形成部件的光掩模。在一些这样的实例中，工艺条件包括对应于最佳工艺条件的第一组和包括与最佳值不同的值的第二组。在一些这样的实例中，第二组包括第一工艺参数的第一值和第二工艺参数的第二值，第一值与第一最佳值不同，第二值与第二最佳值不同。在一些这样的实例中，对应于第二组的多个目标轮廓的目标轮廓基于第三组工艺条件下的布局的模拟，该第三组工艺条件包括第一工艺参数的第一值和第二工艺参数的第二最佳值。在一些这样的实例中，成本基于模拟轮廓和多个目标轮廓之间的边缘放置误差。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种制造光掩模的方法，包括：
接收布局，所述布局包括要在光掩模上形成的形状；
确定用于所述形状的多个目标光刻轮廓，其中，所述多个目标光刻轮廓包括用于第一组工艺条件的第一目标光刻轮廓和用于第二组工艺条件的与所述第一目标光刻轮廓不同的第二目标光刻轮廓；
执行所述布局的光刻模拟以在所述第一组工艺条件下产生第一模拟轮廓，并且在所述第二组工艺条件下产生第二模拟轮廓；
在所述第一模拟轮廓和所述第一目标光刻轮廓之间确定第一边缘放置误差，并且在所述第二模拟轮廓和所述第二目标光刻轮廓之间确定第二边缘放置误差；
基于所述第一边缘放置误差和所述第二边缘放置误差确定对所述布局的修改；以及
提供具有所述修改的所述布局以用于制造所述光掩模。
2.根据权利要求1所述的方法，其中：
所述第一组工艺条件对应于最佳工艺条件；并且
所述第二组工艺条件包括与最佳值不同的工艺条件。
3.根据权利要求1所述的方法，其中，所述第二目标光刻轮廓基于在与所述第二组工艺条件不同的第三组工艺条件下的所述布局的模拟。
4.根据权利要求3所述的方法，其中：
所述第二组工艺条件包括与最佳值不同的工艺条件；并且
所述第三组工艺条件包括所述最佳值。
5.根据权利要求3所述的方法，其中：
所述多个目标光刻轮廓还包括用于第四组工艺条件的第三目标光刻轮廓；
执行所述布局的光刻模拟还在所述第四组工艺条件下产生第三模拟轮廓；并且
所述第三组工艺条件包括作为所述第二组工艺条件的值和所述第四组工艺条件的值的平均值的值。
6.根据权利要求5所述的方法，其中，所述第三目标光刻轮廓基于所述第三组工艺条件下的所述布局的模拟。
7.根据权利要求1所述的方法，其中，确定对所述布局的修改包括对所述布局的多个可能修改的成本最小化分析。
8.根据权利要求7所述的方法，其中，所述成本最小化分析包括基于与所述第一组工艺条件和所述第二组工艺条件的相应修改相关联的边缘放置误差来确定多个可能修改中的每一个的成本。
9.根据权利要求8所述的方法，其中，所述成本基于所述第一边缘放置误差和所述第二边缘放置误差的平方和。
10.一种制造光掩模的方法，包括：
接收用于制造掩模的布局；
确定用于所述布局中的形状并且对应于多组工艺条件的多个目标轮廓，其中，所述多个目标轮廓的第一轮廓不同于所述多个目标轮廓的第二轮廓；
对于所述布局的多个潜在修改中的每一个：
模拟在所述多组工艺条件下的相应潜在修改的光刻工艺以产生多个模拟轮廓；
基于所述多个模拟轮廓和所述多个目标轮廓确定边缘放置误差；并且
基于所述边缘放置误差将成本与相应的潜在修改相关联；以及
提供所述布局和具有最低相关成本的所述多个潜在修改的修改以用于制造所述掩模。
11.根据权利要求10所述的方法，其中，所述多个目标轮廓的所述第二轮廓对应于第二组工艺条件，并且基于在与所述第二组工艺条件不同的第三组工艺条件下模拟所述布局。
12.根据权利要求11所述的方法，其中：
所述第二组工艺条件包括工艺参数的值，所述值与所述工艺参数的最佳值不同；并且
所述第三组工艺条件包括所述最佳值。
13.根据权利要求11所述的方法，其中，所述第三组工艺条件包括作为包括所述第二组工艺条件的所述多组工艺条件的子集的平均值的值。
14.根据权利要求10所述的方法，其中，所述成本还基于与相应的潜在修改相关联的制造代价。
15.根据权利要求10所述的方法，其中，所述成本基于所述边缘放置误差的平方和。
16.一种制造光掩模的方法，包括：
接收布局，所述布局包括与要在工件上形成的部件相对应的形状；
通过以下步骤确定对所述布局执行的补偿工艺：
确定与工艺窗口内的工艺条件对应的所述形状的多个目标轮廓，其中，所述多个目标轮廓的第一轮廓不同于所述多个目标轮廓的第二轮廓；
在所述工艺窗口内的所述工艺条件下模拟对所述布局的多个潜在修改以产生模拟轮廓；和
基于将所述模拟轮廓与所述多个目标轮廓进行比较，评估所述多个潜在修改的成本；以及
提供所述布局和具有最低成本的所述多个潜在修改的修改，以制造用于在所述工件上形成部件的光掩模。
17.根据权利要求16所述的方法，其中，所述工艺条件包括对应于最佳工艺条件的第一组和包括与最佳值不同的值的第二组。
18.根据权利要求17所述的方法，其中，所述第二组包括第一工艺参数的第一值和第二工艺参数的第二值，所述第一值与第一最佳值不同，所述第二值与第二最佳值不同。
19.根据权利要求18所述的方法，其中，对应于所述第二组的所述多个目标轮廓的目标轮廓基于第三组工艺条件下的所述布局的模拟，所述第三组工艺条件包括所述第一工艺参数的所述第一值和所述第二工艺参数的所述第二最佳值。
20.根据权利要求16所述的方法，其中，所述成本基于所述模拟轮廓和所述多个目标轮廓之间的边缘放置误差。
CN201811334345.5A 2017-11-14 2018-11-09 光学邻近修正和光掩模 Active CN109782528B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762585914P 2017-11-14 2017-11-14
US62/585,914 2017-11-14
US16/057,277 US10678142B2 (en) 2017-11-14 2018-08-07 Optical proximity correction and photomasks
US16/057,277 2018-08-07

Publications (2)

Publication Number Publication Date
CN109782528A CN109782528A (zh) 2019-05-21
CN109782528B true CN109782528B (zh) 2022-06-28

Family

ID=66431277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811334345.5A Active CN109782528B (zh) 2017-11-14 2018-11-09 光学邻近修正和光掩模

Country Status (3)

Country Link
US (1) US10678142B2 (zh)
KR (1) KR102170578B1 (zh)
CN (1) CN109782528B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018125109B4 (de) * 2017-11-14 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Optische Nahbereichskorrektur
US11119404B2 (en) 2019-10-10 2021-09-14 Kla Corporation System and method for reducing printable defects on extreme ultraviolet pattern masks
CN110765724B (zh) * 2019-10-26 2023-04-18 东方晶源微电子科技（北京）有限公司 一种掩模优化方法及电子设备
US20220128899A1 (en) * 2020-10-22 2022-04-28 D2S, Inc. Methods and systems to determine shapes for semiconductor or flat panel display fabrication
KR20240145967A (ko) * 2022-02-17 2024-10-07 포트로닉스, 인크. 플랫 패널 디스플레이 리소그래피에서 포토마스크 기반 보상의 정확도를 향상시키기 위한 시스템, 방법 및 프로그램 제품
CN116051550B (zh) * 2023-03-29 2023-07-04 长鑫存储技术有限公司 图案检测方法及图案检测系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694267B1 (en) * 2006-02-03 2010-04-06 Brion Technologies, Inc. Method for process window optimized optical proximity correction

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006475A (ja) * 2000-06-22 2002-01-09 Toshiba Corp マスクパターン設計方法及びその方法により形成されるマスク
US20040225488A1 (en) * 2003-05-05 2004-11-11 Wen-Chuan Wang System and method for examining mask pattern fidelity
JP4488727B2 (ja) * 2003-12-17 2010-06-23 株式会社東芝 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
KR100746630B1 (ko) * 2006-09-01 2007-08-08 주식회사 하이닉스반도체 광 근접 효과 보정 방법
US7512927B2 (en) * 2006-11-02 2009-03-31 International Business Machines Corporation Printability verification by progressive modeling accuracy
KR101096145B1 (ko) * 2007-06-04 2011-12-19 에이에스엠엘 네델란즈 비.브이. 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
US9367655B2 (en) 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check
US8631360B2 (en) * 2012-04-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology of optical proximity correction optimization
US8631361B2 (en) * 2012-05-29 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method with dynamic target point
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9195134B2 (en) 2013-08-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit mask patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
CN106104384B (zh) * 2014-03-18 2019-07-05 Asml荷兰有限公司 图案位置误差感知优化
US9754068B2 (en) * 2014-12-09 2017-09-05 Globalfoundries Inc. Method, computer readable storage medium and computer system for creating a layout of a photomask
US9583438B2 (en) 2014-12-26 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with misaligned metal lines coupled using different interconnect layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694267B1 (en) * 2006-02-03 2010-04-06 Brion Technologies, Inc. Method for process window optimized optical proximity correction

Also Published As

Publication number Publication date
KR20190054933A (ko) 2019-05-22
US10678142B2 (en) 2020-06-09
KR102170578B1 (ko) 2020-10-28
CN109782528A (zh) 2019-05-21
US20190146355A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
CN109782528B (zh) 光学邻近修正和光掩模
CN108205600B (zh) 掩模优化方法及集成电路系统
US8631360B2 (en) Methodology of optical proximity correction optimization
JP4746649B2 (ja) 光近接効果補正のための多変数解法
US5965306A (en) Method of determining the printability of photomask defects
US7376512B2 (en) Method for determining an optimal absorber stack geometry of a lithographic reflection mask
US11789370B2 (en) Optical proximity correction and photomasks
US10083270B2 (en) Target optimization method for improving lithography printability
US10417376B2 (en) Source beam optimization method for improving lithography printability
US10520829B2 (en) Optical proximity correction methodology using underlying layer information
KR100725170B1 (ko) 포토마스크의 제작을 위한 시스템 및 방법
CN110647006A (zh) 掩模制造方法
TWI782372B (zh) 改善設計布局的方法及其半導體布局系統
Orshansky et al. Lithography Enhancement Techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant