CN109755368A - 一种发光二极管芯片及其制备方法 - Google Patents

Abstract

本申请提供了一种发光二极管芯片及其制备方法，其中，该芯片包括：衬底、依次位于衬底上的外延层、电流扩展层和P型电极层，以及位于衬底背面的N型电极层；外延层包括依次形成于所述衬底上的缓冲层、反射层、N型层、发光层、P型层和窗口层；窗口层开设有与P型电极层对应的第一电流限制孔和位于第一电流限制孔周围的沟槽，沟槽的侧壁面与沟槽的底端面呈设定角度，沟槽表面设置有第一粗化层；电流扩展层位于窗口层上，包括与第一电流限制孔相匹配的第二电流限制孔以及与沟槽相匹配的沟槽区，沟槽区表面设置有与第一粗化层对应的第二粗化层；P型电极层位于电流扩展层的第二电流限制孔内。本申请实施例提高了发光二极管芯片的发光亮度。

Description

一种发光二极管芯片及其制备方法

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种发光二极管芯片及其制备方法。

背景技术

发光二极管(LED)的发光原理是利用电子在n型半导体与p型半导体间移动的能量差，以光的形式释放能量，这样的发光原理有别于白炽灯发热的发光原理，因此发光二极管被称为冷光源。此外，发光二极管具有耐久性高、寿命长、轻巧、耗电量低等优点，因此现今的照明市场对发光二极管给予厚望，将其视为新一代照明工具。

目前正极性二极管芯片的出光面一般通过P型的窗口层进行出光，窗口层的材料一般小于芯片封装材料的折射率，所以光从窗口层射向封装材料时，由于在光密介质到光疏介质的界面处产生全反射现象，导致芯片的发光亮度受到限制。

发明内容

有鉴于此，本申请的目的在于提供一种发光二极管芯片及其制备方法，以提高发光二极管芯片的发光亮度。

本申请实施例提供了一种发光二极管芯片，包括：衬底、依次位于衬底上的外延层、电流扩展层和P型电极层，以及位于所述衬底背面的N型电极层；

所述外延层包括依次形成于所述衬底上的缓冲层、反射层、N型层、发光层、P型层和窗口层；

所述窗口层开设有与所述P型电极层对应的第一电流限制孔和位于所述第一电流限制孔周围的沟槽，所述沟槽的侧壁面与所述沟槽的底端面呈设定角度，所述沟槽表面设置有第一粗化层；

所述电流扩展层位于所述窗口层上，包括与所述第一电流限制孔相匹配的第二电流限制孔以及与所述沟槽相匹配的沟槽区；

所述P型电极层位于所述电流扩展层的第二电流限制孔内。

在一种实施方式中，所述沟槽的侧壁面与所述沟槽的底端面的设定角度为10～45°。

在一种实施方式中，所述沟槽的深度为0.5～4um。

在一种实施方式中，所述电流扩展层的厚度为50～500nm。

在一种实施方式中，所述电流扩展层为氧化铟锡电流扩展层。

第二方面，本申请实施例提供了一种发光二极管芯片的制备方法，包括：

在衬底上依次形成缓冲层、反射层、N型层、发光层、P型层和窗口层；

在所述窗口层的第一设定区域进行蚀刻，形成第一电流限制孔；

在所述第一电流限制孔周围的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与所述沟槽的底端面呈设定角度，并在所述沟槽表面设置第一粗化层；

在具有第一电流限制孔和多个沟槽的窗口层上形成电流扩展层，所述电流扩展层形成与所述第一电流限制孔相匹配的第二电流限制孔以及与所述沟槽匹配的沟槽区；

在所述电流扩展层的第二电流限制孔内形成P型电极层；

在所述衬底背面形成N型电极层。

在一种实施方式中，所述在所述窗口层的第一设定区域进行蚀刻，形成第一电流限制孔，包括：

在所述窗口层上沉积第一保护层，在所述第一保护层上旋涂第一正性光刻胶层；

通过具有设定通孔的光刻板对所述第一正性光刻胶层进行曝光显影后，在所述第一正性光刻胶层蚀刻掉与所述设定通孔对应曝光区域，并在所述第一保护层中蚀刻与所述曝光区域对应的第一待蚀刻区域，暴露出所述窗口层中与所述第一待蚀刻区域对应第二待蚀刻区域；

蚀刻暴露出的所述第二待蚀刻区域，形成所述第一电流限制孔后，去除剩余的第一保护层和第一正性光刻胶层。

在一种实施方式中，所述在所述第一电流限制孔周围的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与所述沟槽的底端面呈设定角度，并在所述沟槽表面设置第一粗化层，包括：

在形成所述第一电流限制孔的所述窗口层上沉积第二保护层，在所述第二保护层上旋涂第二正性光刻胶层；

通过具有设定图案的光刻板对所述第二正性光刻胶层进行曝光显影后，形成具有设定图案的保留区域；

在所述保留区域外的所述第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与所述沟槽的底端面呈设定角度，所述设定角度为10～45°，所述沟槽的深度为0.5～4um；

在所述沟槽表面进行粗化，形成所述第一粗化层后，去除剩余的第二保护层和第二正性光刻胶层。

在一种实施方式中，所述在具有第一电流限制孔和多个沟槽的窗口层上形成电流扩展层，所述电流扩展层形成与所述第一电流限制孔相匹配的第二电流限制孔以及与所述沟槽匹配的沟槽区，包括：

通过电子束在具有第一电流限制孔和多个沟槽的窗口层蒸镀氧化铟锡，形氧化铟锡电流扩展层，使得所述电流扩展层形成与所述第一电流限制孔对应的第二电流限制孔以及与所述窗口层的沟槽匹配的沟槽区，所述氧化铟锡电流扩展层的厚度为50～500nm。

在一种实施方式中，所述在所述电流扩展层的第二电流限制孔内形成P型电极层，包括：

在所述电流扩展层上旋涂负性光刻胶层；

通过具有电极掩膜图形的光刻板对所述负性光刻胶层进行曝光后，在所述负性光刻胶层蚀刻掉与所述第二电流限制孔对应的未曝光区域，暴露出所述电流扩展层的所述第二电流限制孔；

通过电子束蒸镀的方法，在剩余的所述负性光刻胶层和所述第二电流限制孔上蒸镀电极层；

去除所述负性光刻胶层上的电极层后，在所述第二电流限制孔处形成所述P型电极层。

本申请实施例提供的发光二极管芯片及其制备方法，该二极管芯片包括：衬底、依次位于衬底上的外延层、电流扩展层和P型电极层，以及位于衬底背面的N型电极层；外延层包括依次形成于衬底上的缓冲层、反射层、N型层、发光层、P型层和窗口层；窗口层开设有与P型电极层对应的第一电流限制孔和位于第一电流限制孔周围的沟槽，沟槽的侧壁面与沟槽的底端面呈设定角度，沟槽表面设置有第一粗化层；电流扩展层位于窗口层上，包括与第一电流限制孔相匹配的第二电流限制孔以及与沟槽相匹配的沟槽区；P型电极层位于电流扩展层的第二电流限制孔内。

可见，本申请实施例中的窗口层设置有位于第一电流限制孔周围的沟槽，沟槽的侧壁面与沟槽的底端面呈设定角度，且沟槽表面设置有第一粗化层，沟槽表面形成的第一粗化层，且电流扩展层中与沟槽对应的沟槽区表面也设置有与第一粗化层对应的第二粗化层，当发光层发射的光照射到窗口层和电流扩展层后，因为这些沟槽的侧壁面和底端面呈一定的角度，即增大了光的出光面，且沟槽表面和沟槽区表面的粗化层，使得光在出射面发生漫反射，尽量减少光由光密介质到光疏介质界面处产生的全反射现象，从而进一步提高了发光二极管芯片的发光亮度。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本申请实施例所提供的一种发光二极管芯片的结构装置图；

图2示出了本申请实施例所提供的一种发光二极管芯片的制备流程示意图；

图3示出了本申请实施例所提供的一种在窗口层的第一设定区域进行蚀刻，形成第一电流限制孔的方法流程图；

图4示出了本申请实施例所提供的一种在窗口层的第一设定区域进行蚀刻，形成第一电流限制孔后的结构示意图；

图5示出了本申请实施例所提供的一种在窗口层上形成沟槽的方法流程图；

图6示出了本申请实施例所提供的一种对第二正极性光刻胶进行曝光显影后形成的俯视图；

图7示出了本申请实施例所提供的一种在窗口层上形成沟槽后的结构示意图；

图8示出了本申请实施例所提供的一种在窗口层上形成电流扩展层后的结构示意图；

图9示出了本申请实施例所提供的一种在电流扩展层的第二电流限制孔内形成P型电极层的方法流程图。

图标：11-衬底；12-缓冲层；13-反射层；14-N型层；15-发光层；16-P型层；17-窗口层；171-第一电流限制孔；172-沟槽；1721-侧壁面；1722-底端面；1723-第一粗化层；18-电流扩展层；181-第二电流限制孔；182-沟槽区；19-P型电极层；20-N型电极层。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中的附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。

另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

针对现有技术中发光二极管芯片的发光亮度较低，本申请实施例提供了一种发光二极管芯片及其制备方法，将在以下本申请实施例中进行具体阐述。

实施例1

本申请实施例提供了一种发光二极管芯片，如图1所示，包括：衬底11、依次位于衬底11上的外延层、电流扩展层18和P型电极层19，以及位于衬底11背面的N型电极层20。

外延层包括依次形成于衬底11上的缓冲层12、反射层13、N型层14、发光层15、P型层16和窗口层17。

窗口层17开设有与P型电极层19对应的第一电流限制孔171和位于第一电流限制孔171周围的沟槽172，沟槽172的侧壁面1721与沟槽的底端面1722呈设定角度，沟槽172表面设置有第一粗化层1723。

电流扩展层18位于窗口层17上，包括与第一电流限制孔171相匹配的第二电流限制孔181以及与沟槽172相匹配的沟槽区182，沟槽区182表面设置有与第一粗化层1723对应的第二粗化层(图1中未示出)。

P型电极层19位于电流扩展层18的第二电流限制孔181内。

这里的衬底可以为砷化镓GaAs衬底，缓冲层可以为砷化镓GaAs缓冲层，反射层为DBR(distributed Bragg reflection，分布式布拉格反射镜)反射层，发光层为多量子阱发光层，窗口层为磷化镓GaP窗口层，发光层发射的光能够通过该窗口层射出。

窗口层开设的第一电流限制孔可以为圆形的限制孔，用于作为电流的注入通道。

这里窗口层开设的位于第一电流限制孔周围的沟槽，其包括侧壁面和底端面，底端面和衬底平行，侧壁面和底端面呈设定角度，该设定角度可选为10～45°，沟槽的深度为0.5～4um。

本申请实施例中沟槽可以在第一电流限制孔周围均匀地设置多个，这样可以更好地增大光的出射面。

每个沟槽的侧壁面与底端面形成的低角度斜坡，使得窗口层的表面积增大，即出光面得以增大，从而提高芯片的出光亮度。

另外，沟槽表面的第一粗化层使得出射光在沟槽表面进行漫反射，进一步减小出射光的全反射现象，进一步提高芯片的出光亮度。

这里的电流扩展层为氧化铟锡电流扩展层，即ITO层，其目的是为了进行电流扩展，其厚度为50～500nm，且电流扩展层包括与窗口层的第一电流限制孔对应的第二电流限制孔，同样用于作为电流的注入通道，该电流扩展层还包括与窗口层的沟槽相匹配的沟槽区，这里的沟槽区与窗口层中的沟槽个数相同，且形状相同，均包括侧壁面和底端面，且侧壁面与底端面的角度与窗口层中的沟槽的侧壁面和底端面的角度相同，另外沟槽区表面也具有与第一粗化层对应的第二粗化层。

因为电流扩展层选用的是透光性良好的ITO层，且该ITO层同样具有沟槽区，以及沟槽区同样具有粗化层，这样同样增大了出光面，以及将镜面反射改为漫反射，整体提高了芯片的发光亮度。

实施例2

本申请实施例2提供了一种发光二极管芯片的制备方法，如图2所示，包括：

S201，在衬底上依次形成缓冲层、反射层、N型层、发光层、P型层和窗口层。

S202，在窗口层的第一设定区域进行蚀刻，形成第一电流限制孔。

S203，在第一电流限制孔周围的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与沟槽的底端面呈设定角度，并在沟槽表面设置第一粗化层。

S204，在具有第一电流限制孔和多个沟槽的窗口层上形成电流扩展层，电流扩展层形成与所述第一电流限制孔相匹配的第二电流限制孔以及与沟槽匹配的沟槽区；

S205，在电流扩展层的第二电流限制孔内形成P型电极层。

S206，在衬底背面形成N型电极层。

在一种实施方式中，步骤S202中在窗口层的第一设定区域进行蚀刻，形成第一电流限制孔，如图3所示，包括以下步骤S301～S303：

S301，在窗口层上沉积第一保护层，在第一保护层上旋涂第一正性光刻胶层。

这里的第一保护层具体可以为二氧化硅SiO2保护层，在沉积SiO2保护层之前，可以采用丙酮、异丙醇、去离子水等方式清洗外延层表面，然后再在窗口层上沉积SiO2保护层，在沉积SiO2保护层后，在SiO2保护层上继续旋涂第一正性光刻胶层。

S302，通过具有设定通孔的光刻板对第一正性光刻胶层进行曝光显影后，在第一正性光刻胶层蚀刻掉与设定通孔对应曝光区域，并在第一保护层中蚀刻与曝光区域对应的第一待蚀刻区域，暴露出窗口层中与第一待蚀刻区域对应第二待蚀刻区域。

这里的设定通孔的光刻板是指在设定位置具有通孔的不透光板，通孔处是透光的，通过将该光刻板放置在第一正性光刻胶层上，然后进行曝光，这样通孔处对应的正性光刻胶层被曝光后，经过显影可以被蚀刻掉，暴露出第一保护层中与曝光区域对应的第一待蚀刻区域，即暴露出SiO2保护层的第一待蚀刻区域，然后可以利用蚀刻液比如氢氧化钾KOH等溶液对该第一待蚀刻区域进行蚀刻，使得SiO2保护层暴露出窗口层中与第一待蚀刻区域对应第二待蚀刻区域。

S303，蚀刻暴露出的第二待蚀刻区域，形成第一电流限制孔后，去除剩余的第一保护层和第一正性光刻胶层。

继续对窗口层中的第二蚀刻区域进行蚀刻，即可以形成第一电流限制孔，然后将剩余的第一保护层和第一正向光刻胶层去除，即得到如图4所示的装置，这里图4的装置为单个二极管芯片对应的装置结构示意图。

在一种实施方式中，步骤S203中在第一电流限制孔周围的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与沟槽的底端面呈设定角度，并在沟槽表面设置第一粗化层，如图5所示，包括以下具体步骤S501～S503：

S501，在形成第一电流限制孔的窗口层上沉积第二保护层，在第二保护层上旋涂第二正性光刻胶层。

这里的第二保护层同样可以为SiO2保护层，然后在SiO2保护层上同样旋涂正性光刻胶层。

S502，通过具有设定图案的光刻板对第二正性光刻胶层进行曝光显影后，形成具有设定图案的保留区域。

具有设定图案的光刻板即包括透光区域和不透光区域，通过该光刻板对第二正性光刻胶层进行曝光显影后，剩余的第二正性光刻胶层形成如图6所示的保留区域，该保留区域包括位于第一电流限制孔上方的圆形区域和多个凸起，这里的图6也是针对一个单独的二极管芯片而言。

S503，在保留区域外的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与沟槽的底端面呈设定角度，该设定角度为10～45°，沟槽的深度为0.5～4um。

在保留区域外的第二设定区域，即去除第二正性光刻胶以外的区域进行蚀刻，即在暴露的SiO2保护层上蚀刻沟槽，具体可以在每相邻的两个凸起之间进行蚀刻，蚀刻的过程如下：

(1)在常温下蚀刻一定深度的沟槽，其深度可以为0.5～4um，且具有一定斜坡角度；

(2)采用超声和高温(40～80℃)增加溶液侧蚀，形成斜坡，使得斜坡的侧壁面与沟槽的底端面的角度为10～45°。

S504，在沟槽表面进行粗化，形成第一粗化层后，去除剩余的第二保护层和第二正性光刻胶层。

这里是指使用常温蚀刻，利用上述第(1)步和第(3)步的温度差在沟槽的侧壁面和底端面进行粗化，形成第一粗化层，然后去除掉剩余的第二保护层和第二正性光刻胶层即可得到如图7所示的结构。

在一种实施方式中，在具有第一电流限制孔和多个沟槽的窗口层上形成电流扩展层，电流扩展层形成与第一电流限制孔相匹配的第二电流限制孔以及与沟槽匹配的沟槽区，包括：

通过电子束在具有第一电流限制孔和多个沟槽的窗口层蒸镀氧化铟锡，形氧化铟锡电流扩展层，使得电流扩展层形成与第一电流限制孔对应的第二电流限制孔以及与窗口层的沟槽匹配的沟槽区，氧化铟锡电流扩展层的厚度为50～500nm。

这里是通过电子束蒸镀的方法，在窗口层表面均匀地蒸镀氧化铟锡ITO，即可形成如图8所示的结构，因为均匀地在窗口层上进行蒸镀，故得到的电流扩展层会形成与第一电流限制孔对应的第二电流限制孔以及与窗口层的沟槽匹配的沟槽区，以及在沟槽区也会形成与第一粗化层匹配的第二粗化层。

在一种实施实施例中，步骤S205中，在电流扩展层的第二电流限制孔内形成P型电极层，如图9所示，包括以下具体步骤S901～S904：

S901，在电流扩展层上旋涂负性光刻胶层。

S902，通过具有电极掩膜图形的光刻板对负性光刻胶层进行曝光后，在负性光刻胶层蚀刻掉与第二电流限制孔对应的未曝光区域，暴露出电流扩展层的第二电流限制孔。

这里的具有电极掩膜图形的光刻板为中间区域为遮光区域，周围区域为透光区域，遮光区域与第二电流限制孔对应，通过光刻板对负极性光刻胶层进行曝光后，通过显影对刻掉与第二电流限制孔对应的未曝光区域，暴露出电流扩展层的第二电流限制孔。

S903，通过电子束蒸镀的方法，在剩余的负性光刻胶层和第二电流限制孔上蒸镀电极层。

这里可以通过电子束在负性光刻胶层和第二电流限制孔上蒸镀由铬Cr、钛Ti和铝Al形成的电极层，具体地，Cr、Ti和Al可以分别为60nm、270nm和4000nm。

S904，去除负性光刻胶层上的电极层后，在第二电流限制孔处形成P型电极层。

在蒸镀了电极层后，将负性光刻胶层上的电极层去除后，即得到P型电极层。

在一种实施方式中，步骤S206中，在衬底背面形成N型电极层，比如可以通过采用机械研磨的方式将GaAs衬底减薄至生产所需的厚度，然后采用丙酮、异丙醇、去离子水进行清洗后，在清洁过的GaAs衬底背面蒸镀20nmAu、150nmAuGe和100nmAu，然后在420℃温度下快速退火15s，得到N型电极层，这样使得Ge扩散与GaAs衬底形成欧姆接触，增大了电流的导通性。

通过以上步骤得到的芯片为呈阵列结构，包括多个发光二极管，然后可以通过金刚石刀片对阵列结构的芯片进行切割，即得到多个如图1所示的发光二极管芯片，本申请实施例中上述提到的图4、图6～图8均为针对阵列结构的芯片中的单个芯片而示出的结构图。

本申请实施例提供的发光二极管芯片及其制备方法，该二极管芯片包括：衬底、依次位于衬底上的外延层、电流扩展层和P型电极层，以及位于衬底背面的N型电极层；外延层包括依次形成于衬底上的缓冲层、反射层、N型层、发光层、P型层和窗口层；窗口层开设有与P型电极层对应的第一电流限制孔和位于第一电流限制孔周围的沟槽，沟槽的侧壁面与沟槽的底端面呈设定角度，沟槽表面设置有第一粗化层；电流扩展层位于窗口层上，包括与第一电流限制孔相匹配的第二电流限制孔以及与沟槽相匹配的沟槽区；P型电极层位于电流扩展层的第二电流限制孔内。

可见，本申请实施例中的窗口层设置有位于第一电流限制孔周围的沟槽，沟槽的侧壁面与沟槽的底端面呈设定角度，且沟槽表面设置有第一粗化层，沟槽表面形成的第一粗化层，且电流扩展层中与沟槽对应的沟槽区表面也设置有与第一粗化层对应的第二粗化层，当发光层发射的光照射到窗口层和电流扩展层后，因为这些沟槽的侧壁面和底端面呈一定的角度，即增大了光的出光面，且沟槽表面和沟槽区表面的粗化层，使得光在出射面发生漫反射，尽量减少光由光密介质到光疏介质界面处产生的全反射现象，从而进一步提高了发光二极管芯片的发光亮度。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围。都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种发光二极管芯片，其特征在于，包括：衬底、依次位于衬底上的外延层、电流扩展层和P型电极层，以及位于所述衬底背面的N型电极层；

所述外延层包括依次形成于所述衬底上的缓冲层、反射层、N型层、发光层、P型层和窗口层；

所述窗口层开设有与所述P型电极层对应的第一电流限制孔和位于所述第一电流限制孔周围的沟槽，所述沟槽的侧壁面与所述沟槽的底端面呈设定角度，所述沟槽表面设置有第一粗化层；

所述电流扩展层位于所述窗口层上，包括与所述第一电流限制孔相匹配的第二电流限制孔以及与所述沟槽相匹配的沟槽区，所述沟槽区表面设置有与所述第一粗化层对应的第二粗化层；

所述P型电极层位于所述电流扩展层的第二电流限制孔内。

2.根据权利要求1所述的发光二极管芯片，其特征在于，所述沟槽的侧壁面与所述沟槽的底端面的设定角度为10～45o。

3.根据权利要求1所述的发光二极管芯片，其特征在于，所述沟槽的深度为0.5～4um。

4.根据权利要求1所述的发光二极管芯片，其特征在于，所述电流扩展层的厚度为50～500nm。

5.根据权利要求1所述的发光二极管芯片，其特征在于，所述电流扩展层为氧化铟锡电流扩展层。

6.一种发光二极管芯片的制备方法，其特征在于，包括：

在衬底上依次形成缓冲层、反射层、N型层、发光层、P型层和窗口层；

在所述窗口层的第一设定区域进行蚀刻，形成第一电流限制孔；

在所述第一电流限制孔周围的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与所述沟槽的底端面呈设定角度，并在所述沟槽表面设置第一粗化层；

在具有第一电流限制孔和多个沟槽的窗口层上形成电流扩展层，所述电流扩展层形成与所述第一电流限制孔相匹配的第二电流限制孔以及与所述沟槽匹配的沟槽区，所述沟槽区形成与所述第一粗化层对应的第二粗化层；

在所述电流扩展层的第二电流限制孔内形成P型电极层；

在所述衬底背面形成N型电极层。

7.根据权利要求6所述的制备方法，其特征在于，所述在所述窗口层的第一设定区域进行蚀刻，形成第一电流限制孔，包括：

在所述窗口层上沉积第一保护层，在所述第一保护层上旋涂第一正性光刻胶层；

通过具有设定通孔的光刻板对所述第一正性光刻胶层进行曝光显影后，在所述第一正性光刻胶层蚀刻掉与所述设定通孔对应曝光区域，并在所述第一保护层中蚀刻与所述曝光区域对应的第一待蚀刻区域，暴露出所述窗口层中与所述第一待蚀刻区域对应第二待蚀刻区域；

蚀刻暴露出的所述第二待蚀刻区域，形成所述第一电流限制孔后，去除剩余的第一保护层和第一正性光刻胶层。

8.根据权利要求6所述的制备方法，其特征在于，所述在所述第一电流限制孔周围的第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与所述沟槽的底端面呈设定角度，并在所述沟槽表面设置第一粗化层，包括：

在形成所述第一电流限制孔的所述窗口层上沉积第二保护层，在所述第二保护层上旋涂第二正性光刻胶层；

通过具有设定图案的光刻板对所述第二正性光刻胶层进行曝光显影后，形成具有设定图案的保留区域；

在所述保留区域外的所述第二设定区域进行蚀刻，形成多个沟槽，使得每个沟槽的侧壁面与所述沟槽的底端面呈设定角度，所述沟槽的侧壁面与所述沟槽的底端面的设定角度为10～45o，所述沟槽的深度为0.5～4um；

在所述沟槽表面进行粗化，形成所述第一粗化层后，去除剩余的第二保护层和第二正性光刻胶层。

9.根据权利要求6所述的制备方法，其特征在于，所述在具有第一电流限制孔和多个沟槽的窗口层上形成电流扩展层，所述电流扩展层形成与所述第一电流限制孔相匹配的第二电流限制孔以及与所述沟槽匹配的沟槽区，包括：

通过电子束在具有第一电流限制孔和多个沟槽的窗口层蒸镀氧化铟锡，形氧化铟锡电流扩展层，使得所述电流扩展层形成与所述第一电流限制孔对应的第二电流限制孔以及与所述窗口层的沟槽匹配的沟槽区，所述氧化铟锡电流扩展层的厚度为50～500nm。

10.根据权利要求6所述的制备方法，其特征在于，所述在所述电流扩展层的第二电流限制孔内形成P型电极层，包括：

在所述电流扩展层上旋涂负性光刻胶层；

通过具有电极掩膜图形的光刻板对所述负性光刻胶层进行曝光后，在所述负性光刻胶层蚀刻掉与所述第二电流限制孔对应的未曝光区域，暴露出所述电流扩展层的所述第二电流限制孔；

通过电子束蒸镀的方法，在剩余的所述负性光刻胶层和所述第二电流限制孔上蒸镀电极层；

去除所述负性光刻胶层上的电极层后，在所述第二电流限制孔处形成所述P型电极层。