CN109743513A - 一种红外成像处理电路及红外探测系统 - Google Patents

Abstract

本发明提供一种红外成像处理电路，至少包括主控制单元和分层处理单元，主控制单元用于接收和处理源自红外探测器的图像数据；主控制单元包括信号处理单元，信号处理单元用于实现非均匀性校正参数的计算及标定，主控制单元还用于执行参数控制；分层处理单元用于将源自主控制单元传输的图像数据执行应用层处理。本发明还提供了一种具有该红外成像处理电路的红外探测系统，该红外成像处理电路体积小，功耗低，信号处理速度快。

Description

一种红外成像处理电路及红外探测系统

技术领域

本发明涉及电子应用技术领域，具体涉及一种中波红外成像处理电路，以及一种具有该中波红外成像处理电路的红外探测系统。

背景技术

红外热成像技术发展于二十世纪二十年代末，至今仍是世界各国高技术领域发展的热点，这项技术可以突破黑夜的障碍，从而使武器系统拥有夜间作战能力，大大提高了武器系统的作战效能。

红外热成像技术或者红外探测器中常使用中波红外线作为辐射源。中波红外(3-5微米波长)是重要的军用红外探测波段，在红外热成像和红外制导等方面有独特优势。针对于中波红外热成像技术或者中波红外探测器而言，成像处理电路是绝对的核心组件。

但是现有技术中红外成像处理电路体积较大、功耗高、信号处理和响应的速度较慢，正是因此，中波红外探测器的系统体积、功耗、信号处理速度受制于现有技术中红外成像处理电路。

发明内容

为解决现有技术中红外成像处理电路体积较大、功耗高、信号处理和响应的速度较慢的缺陷，本发明提供一种红外成像处理电路，至少包括主控制单元和分层处理单元，主控制单元用于接收和处理源自红外探测器的图像数据；主控制单元包括信号处理单元，信号处理单元用于实现非均匀性校正参数的计算及标定，主控制单元还用于执行参数控制；分层处理单元用于将源自主控制单元传输的图像数据执行应用层处理。

较佳地，主控制单元包括FPGA芯片，FPGA芯片为XC6SLX100-2FGG676I芯片；分层处理单元为内嵌式处理器核或者DSP。

较佳地，红外成像处理电路包括存储单元，存储单元用于作为程序和标定数据固化存储器。

较佳地，存储单元分为配置存储模块和缓存模块，配置存储模块用于存储配置数据，配置存储模块包括用于NOR型FLASH芯片；缓存模块用于完成图像处理过程中的中间数据的缓存控制，缓存模块包括至少两个SRAM配置电路。

较佳地，NOR型FLASH芯片为S29GL128P90TFIR10芯片，第一SRAM配置电路和第二SRAM配置电路均包括IS61WV204816BLL-10TI芯片。

较佳地，红外成像处理电路还包括用于完成对FPGA芯片进行上电配置的配置芯片，配置芯片为S25FL128SAGMFI00芯片，配置芯片用于存储上电程序。

较佳地，红外成像处理电路还包括模拟信号AD转换模块，模拟信号AD转换模块包括AD9240芯片，模拟信号AD转换模块红外探测器输出的4路模拟视频信号经AD9240芯片转换为4路14位数字信号。

较佳地，红外成像处理电路还包括数字图像接口，数字图像接口为Cameralink工业标准相机接口，数字图像接口通过DS90CR287芯片进行数据的LVDS转化，DS90CR287芯片用于将28位LVCMOS/LVTTL数据转换成4路LVDS数据流输出数字图像。

较佳地，红外成像处理电路还包括通讯接口，通讯接口采用RS422通信标准，通信接口电路内使用MAX3488EESA芯片。

本发明还提供一种红外探测系统，其包括红外探测器和上述的一种红外成像处理电路，红外探测器与红外成像处理电路连接。

与现有技术比较本发明的有益效果在于：

本发明提供的一种红外成像处理电路利用主控制单元和分层处理单元进行多层级信号处理，增加了信号和数据的处理速度和处理电路的响应速度，信号处理更加优化，进一步降低了功耗。同时，也减小了红外成像处理电路的硬件系统的体积。拥有该红外成像处理电路的红外探测系统具有体积小、功耗低、信号处理速度快的特点。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中红外成像处理电路的结构示意图；

图2为本发明实施例2中红外成像处理电路的结构示意图；

图3为本发明实施例2中NOR型FLASH配置电路结构示意图；

图4为本发明实施例2中第一SRAM配置电路结构示意图；

图5为本发明实施例2中第二SRAM配置电路结构示意图；

图6为本发明实施例2中红外成像处理电路的上电配置电路结构示意图；

图7为本发明实施例2中模拟信号A/D转换电路结构示意图；

图8为本发明实施例2中数字图像接口电路结构示意图；

图9为本发明实施例2中通讯接口电路结构示意图。

附图标记：

主控制单元1、分层处理单元2、模拟信号AD转换模块3、DA转换模块4、存储单元5、通讯接口8、信号处理单元11、图像处理模块21、配置存储模块51、缓存模块52、第一通讯芯片81、红外探测器100、探测器数据接口101、探测器控制接口102和交互控制器111。

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

实施例1

图1为本发明实施例1中红外成像处理电路的结构示意图。如图1所示，本发明实施例1提供了一种红外成像处理电路，其包括主控制单元1和分层处理单元2。

主控制单元1用于接收和处理源自红外探测器100的高低温图像数据，主控制单元1包括信号处理单元11，信号处理单元11用于实现非均匀性校正参数的计算及标定。主控制单元1还用于执行控制参数。

分层处理单元2用于将来自主控制单元1传输的图像数据在应用层进行处理。分层处理单元2包括图像数据缓冲区，图像数据缓冲区分为两种，分别为采集图像缓冲区和显示图像缓冲区。从采集图像数据缓冲区取得的图像数据，会进一步进行数字处理，处理后的图像数据将放入显示图像缓冲区以完成整个图像数据的采集、处理及显示前准备工作。

为了信号处理对工作频率和资源的要求，主控制单元1包括FPGA芯片，优选为XILINX公司的SPARTAN-6系列型号的XC6SLX100-2FGG676I芯片。

Spartan-6系列FPGA芯片具有低成本、低功耗的优点。此系列的FPGA具有以下主要优势：

(1)极低的静态和动态功耗；

(2)支持多种电压的I/O接口标准；

(3)利用高效的6输入LUT逻辑结构大幅度提升了系统性能；

(4)数据存储速率高达8Mbps；

(5)集成内存控制块(支持DDR，DDR2，DDR3和LPDDR)。

而XC6SLX100-2FGG676I这款FPGA芯片共有101261个逻辑单元，268个18K RAM，4个内存控制块，6个I/O BANK，共有480个I/O可供使用，满足设计的需求。

所示主控制单元1接收红外探测器100所采集高低温图像数据，然后运行非均匀性校正算法，以计算每个像元的非均匀性校正参数。此功能即可以完成实时非均匀性校正，也可针对系统的实际应用环境进行系统参数标定，从而提高系统环境适应性。

所示分层处理单元2可以是内嵌式处理器核或者DSP。

实施例2

本实施例与实施例1不同之处在于：

图2为本发明实施例2中红外成像处理电路的结构示意图。本发明实施例2提供了一种红外成像处理电路，其还包括，存储单元5，存储单元5包括配置存储模块51和缓存模块52。存储单元5与主控制单元1和/或分层处理单元2连接。

配置存储模块51为存储配置数据的器件，存储配置数据的器件，分为NOR型FLASH和NAND型FLASH两类。NOR型FLASH具有独立的地址和数据线，容量相对较小、价格较昂贵；NAND型FLASH公用地址和数据线，成本较低、容量大得多。因此，NOR型FLASH比较适合用在需要频繁地随机存取的系统中，通常用于存储程序代码，直接在FLASH中运行，而NAND型FLASH通常那个用于存储数据。

在红外成像处理电路中具体工作中，当执行两点非均匀性校正算法时，需要预先采集黑体数据，计算并存储非均匀型校正的增益和偏移系数；同时执行盲元替换时，需要预先检测盲元位置并存储位置信息，所以，FLASH的作用是存储校正参数信息的存储介质，出于这个原因，NOR型FLASH更加合适。红外成像处理电路中优选使用的是NOR型FLASH芯片。

对于640*512分辨率的16bit(12位A/D量化，高四位或低四位补零)图像，若要求在NOR FLASH中存储5段校正参数和一幅盲元位图(相当于存储6幅图)，针对增益和偏置两组校正参数，一幅图像需要FLASH空间为5Mbit。6幅图需要的存储空间为30Mbit，这里选用了NOR型FLASH芯片S29GL128P90TFIR10，它采用3.3V供电、芯片容量为128Mbit，读写操作简单，只需要给命令寄存器写入标准的指令，具体擦除、读写操作由内嵌算法实现。NOR型FLASH电路原理图如图3所示。图3为本发明实施例2中NOR型FLASH配置电路结构示意图。

NOR型FLASH芯片的A0至A22引脚依次分别连接23路地址信号，NOR型FLASH芯片的DQ0至DQ15引脚为数据输入/输出引脚(I/O)，其分别依次连接16路的Flash D0至Flash D15数据信号。第十三引脚连接写使能信号，第十四引脚连接硬件复位信号，第十七引脚连接RY/BY#信号。第五十三引脚连接数据总线宽度选择信号。第三十二引脚连接芯片使能信号，第三十四引脚连接输出使能信号。第十六引脚WP#/ACC信号。VIO引脚和VCC引脚接正电源，两个VSS引脚接数字地，正电源和数字地之间连接有滤波电容。该芯片外连的滤波电容数量为两个，即C222和C223，且均为0.1微法电容。

缓存模块52能够弥补FPGA芯片片上存储空间不足的缺陷，缓存模块52主要配合图像处理算法逻辑使用。缓存模块52采用能够提供较大容量的SRAM完成图像处理过程中的中间数据的缓存控制。本发明实施例2提供的一种红外成像处理电路需要缓存图像校正数据，图像分辨率为640*512，每个像素为16bit宽度，需存储6个温度点提取的6幅图像，每相邻两幅图像计算出两幅图像对应的温度点形成的温度段的非均与校正参数，即需存5个温度段，也就是能形成5组非均与校正参数，其需要的存储空间为25MBit。另外，需要缓存5组校正数据，每个像素都需要偏置和增益两个参数进行校正，增益和偏置各为16bit位宽，因此校正数据需要的缓存大小为50Mbit。进一步，因可能需要对模拟/数字图像进行图像翻转，如正像、倒像、镜像、倒镜像等操作，所以此时就需将模拟/数字图像缓存至内存中，其需要缓存空间大小为：8.75Mbit。综上，选择使用两片SRAM。

图4为本发明实施例2中第一SRAM配置电路结构示意图。如图4所示，第一SRAM的配置电路包括芯片IS61WV204816BLL-10TI，其A0至A20引脚依次分别连接21路与第一SRAM匹配的地址信号，I/O0引脚至I/O15引脚依次分别连接与第一SRAM匹配的数据信号。I/O0引脚至I/O15引脚均为输入/输出引脚。第四十二引脚和第四十三引脚分别连接第一SRAM匹配的高字节有效使能信号和低字节有效使能信号。两个VDD引脚接正电源，两个VSS引脚接数字地，正电源和数字地之间连接有滤波电容。该芯片连接的滤波电容数量为两个，即C270和C271，且均为0.1微法电容。第四十四引脚连接输出使能信号。第七引脚连接片选信号。第十八引脚连接写使能信号。

图5为本发明实施例2中第二SRAM配置电路结构示意图。如图5所示，第二SRAM的配置电路包括芯片IS61WV204816BLL-10TI，其A0至A20引脚依次分别连接21路与第二SRAM匹配的地址信号，I/O0引脚至I/O15引脚依次分别连接与第二SRAM匹配的数据信号。I/O0引脚至I/O15引脚均为输入/输出引脚。第四十二引脚和第四十三引脚分别连接第二SRAM匹配的高字节有效使能信号和低字节有效使能信号。两个VDD引脚连接正电源，两个VSS引脚连接数字地，正电源和数字地之间连接有滤波电容。该芯片外连的滤波电容数量为两个，即C272和C273，且均为0.1微法电容。第四十四引脚连接输出使能信号。第七引脚连接片选信号。第十八引脚连接写使能信号。

在本实施例主控制单元1中FPGA芯片XC6SLX100-2FGG676I的配置芯片采用的S25FL128SAGMFI00，配置芯片存储容量优选为128Mbit，存储上电程序，完成对FPGA进行上电配置，其原理图如图6所示。图6为本发明实施例2中红外成像处理电路的上电配置电路结构示意图。

配置芯片的第一引脚、第二引脚和第九引脚连接正电源，第十引脚连接数字地，正电源和数字地之间设有0.1微法的滤波电容。第十六引脚连接FPGA芯片的CCLK信号，第十五引脚连接FPGA芯片的MOSI信号。第八引脚通过电阻R52与FPGA芯片的DIN信号连接。第七引脚连接FPGA芯片的CSOB信号，第七引脚还通过电阻R54与正电源连接。第三引脚通过另一电阻R53与正电源连接。优选地，电阻R54、电阻R53、电阻R52的阻值分别为2.4千欧、4.7千欧和33欧。

本发明实施例2提供了一种红外成像处理电路，其还包括，模拟信号AD转换模块3。模拟信号AD转换模块3与主控制单元1连接。

根据焦平面阵列的驱动时钟、响应率、噪声等效温差以及输出信号的动态范围情况，在模拟信号AD转换模块3中优先选用ADI公司的AD9240芯片作为A/D数据采集芯片，AD9240是一款14位模数转换器(ADC)。模拟信号AD转换模块3将红外探测器100输出的4路模拟视频信号经AD9240转换为4路14位数字信号，主控制单元1对4路14位数字信号进行处理。模拟信号AD转换模块3电路结构如图7所示，图7为本发明实施例2中模拟信号A/D转换电路结构示意图。

AD9240芯片的第二十四引脚至第十一引脚分别输出转换后的14位数字信号。第一引脚和第五引脚连接数字地。第二引脚、第二十九引脚和第三十三引脚连接模拟地。第四引脚、第二十八引脚和第三十一引脚连接正模拟电源。第三引脚连接第一数字电源，第六引脚连接第二数字电源。第一数字电源电压为5VDC，第二数字电源的电压为3.3VDC。第七引脚连接时钟信号。第二十五引脚输出超范围信号。第三十五引脚通过电阻R1连接数字地。电阻R1优选阻值为2千欧。第四十一引脚连接模拟输入信号。第三十二引脚和第四十二引脚连接VREF电源，VREF电源电压值优选2.5VDC。电容C7两端分别与第三十二引脚和模拟地连接。电容C3的两端分别与第三十九引脚和模拟地连接。电容C1的两端分别与第四十二引脚和模拟地连接。电容C7、电容C3和电容C1为0.1微法的电容。电容C9的两端分别与第三十六引脚和第三十七引脚连接。电容C10的两端分别与第三十六引脚和第三十七引脚连接。电容C5两端分别与第三十六引脚和数字地连接。电容C13的两端分别与第三十七引脚和数字地连接。电容C5、电容C9和电容C13为0.1微法的电容。电容C10为10微法的电容。

本发明实施例2提供了一种红外成像处理电路，其还包括数字图像接口，数字图像接口为Cameralink工业标准相机接口，但是CameraLink视频传输是通过低压差分信号LVDS实现的，因此需要专门的CameraLink芯片将并行信号转化为低压差分信号，数字图像接口采用DS90CR287进行数据的LVDS转化，将28位LVCMOS/LVTTL数据转换成4路LVDS数据流输出数字图像，电路如图8所示。图8为本发明实施例2中数字图像接口电路结构示意图。

所有电源引脚接3.3V正电源，所有接地引脚连接数字地，电源引脚和接地引脚之间设有若干滤波电容。优选地，第五引脚、第十三引脚、第二十一引脚、第二十九引脚和第五十三引脚连接第一数字地，第一引脚、第九引脚、第二十六引脚、第十七引脚连接数字图像接口第一正电源。数字图像接口第一正电源与第一数字地之间设有相互并联的4个电容，4个电容均为0.1微法的电容。第三十四引脚接数字图像接口第二正电源，第三十五引脚和第三十三引脚均与第二数字地连接。数字图像接口第二正电源与第二数字地之间设有相互并联的3个电容，3个电容分别为0.1微法电容、0.01微法电容和1纳法电容。第四十四引脚接数字图像接口第三正电源，第三十六引脚、第四十三引脚和第四十九引脚均与第三数字地连接。数字图像接口第三正电源与第三数字地之间设有相互并联的3个电容，3个电容分别为0.1微法电容、0.01微法电容和1纳法电容。数字图像接口第一正电源、数字图像接口第二正电源、数字图像接口第三正电源优选为3.3VDC电源。TXIN0至TXIN27引脚接入数据输入的共28位信号。第三十一引脚接入时钟信号，第三十九和第四十引脚输出时钟信号。第三十二引脚连接掉电信号。其余8个引脚用于输出4路LVDS信号。

本发明实施例2提供了一种红外成像处理电路，其还包括通讯接口8，通讯接口8采用RS422通信标准。RS422通信标准是多点通信、差分传输的数据传输标准，由于基于RS422通信标准的通信装置利用了差分传输，所以，基于RS422通信标准的通信装置比基于RS232通信标准的通信装置具有更强的抗干扰能力和远距离传输能力，传输距离可达1000米以上。

本发明提供一种包含红外成像处理电路的制冷型中波红外探测器，其在系统运行时，制冷机的开动会产生EMI噪声，因此红外成像处理电路选用抗噪能力较强的RS422通信标准作为异步通信协议。红外成像处理电路中的通讯接口8为RS422通讯接口电路，通讯接口8包括外围电路及MAX3488EESA芯片。使用MAX3488EESA芯片的有益效果在于：该芯片具有限摆率驱动器，可以减小EMI，降低由不当的终端匹配电缆引起的反射，实现最高250Kbps的无差错数据传输，并可实现全双工通信。

如图9所示，通讯接口8的电路原理图为：通讯接口8包括第一通讯芯片81及外围电路，第一通讯芯片81为MAX3488EESA芯片，第一通讯芯片81的第一引脚和第四引脚上分别连接正电源和数字地，第一引脚和第四引脚还分别与滤波电容C186两端连接。滤波电容C186优选为0.1微法电容。第二引脚与接收器输出端连接；第五引脚和第六引脚分别作为同相驱动器输出端和反相驱动器输出端；第三引脚作为驱动器输入端；第七引脚和第八引脚之间连接有电阻R33，第七引脚作为反相接收器输入端，第八引脚作为同相接收器输入端。优选电阻R33的阻值为120欧姆。

红外成像处理电路中还包括时序模块，其用于向模拟信号AD转换模块和红外探测器100提供时序信号。通过分层处理单元2中的写系数或坏元RAM和主控制单元1中的系数RAM能够执行坏元填充功能。

本实施例中还提供一种红外探测系统，其包括相互连接的红外成像处理电路和红外探测器。信号处理单元11上的交互控制器111与探测器控制接口102连接，用于控制红外探测器的信号传输。红外探测器100上还设有探测器接口，该接口用于将红外图像数据传递至主控制单元。

红外探测系统还包括DA转换模块4，DA转换模块4与图像处理模块21连接，用于将数字信号进行转化和编码。DA转换模块4采用ADV7393作高速数模视频编码器，其配有一个16位视频输入端口，具有三个高质量10位视频DAC。输入位16位高清数字视频信号，经ADV7393转换输出模拟视频信号，完成图像数据的时序调整，并按照规定协议完成编码经BNC接口输出。

所述红外探测系统为中波红外探测，其包括中波红外探测器，所述中波红外探测器采用SOFRADIR的640*512制冷型中波红外探测器，探测器材料为HgCdTe，工作波段为3.7μm～4.8μm，像元尺寸为30μm，动态范围为2.8V，制冷机供电电压为24V。

红外探测器的成像处理电路针对探测器与红外图像的特点，并依托实际需求，设计了基于现场可编程门阵列FPGA的小型、低功耗硬件信号处理电路，其中包括：基于FPGA的主控制单元、NOR型FLASH、SRAM、模拟信号AD转换单元3、基于RS422的通讯接口、D/A转换与模拟视频输出单元以及探测器接口单元。最终达到整个制冷型红外成像系统体积小、功耗低、信号处理速度快的要求。

以上仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非限制性的。本发明中各部件的结构和连接方式等都是可以有所变化的，凡是在本发明技术方案的基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。

Claims (10)

1.一种红外成像处理电路，其特征在于，至少包括主控制单元和分层处理单元，主控制单元用于接收和处理源自红外探测器的图像数据；主控制单元包括信号处理单元，信号处理单元用于实现非均匀性校正参数的计算及标定，主控制单元还用于执行参数控制；分层处理单元用于将源自主控制单元传输的图像数据执行应用层处理。

2.如权利要求1所述的一种红外成像处理电路，其特征在于，主控制单元包括FPGA芯片，FPGA芯片为XC6SLX100-2FGG676I芯片；分层处理单元为内嵌式处理器核或者DSP。

3.如权利要求2所述的一种红外成像处理电路，其特征在于，所述红外成像处理电路还包括用于完成对FPGA芯片进行上电配置的配置芯片，配置芯片为S25FL128SAGMFI00芯片，所述配置芯片用于存储上电程序。

4.如权利要求1所述的一种红外成像处理电路，其特征在于，红外成像处理电路还包括存储单元，存储单元用于作为程序和标定数据固化存储器。

5.如权利要求4所述的一种红外成像处理电路，其特征在于，存储单元分为配置存储模块和缓存模块，配置存储模块用于存储配置数据，配置存储模块包括用于NOR型FLASH芯片；缓存模块用于完成图像处理过程中的中间数据的缓存控制，缓存模块包括至少两个SRAM配置电路。

6.如权利要求5所述的一种红外成像处理电路，其特征在于，NOR型FLASH芯片为S29GL128P90TFIR10芯片，第一SRAM配置电路和第二SRAM配置电路均包括IS61WV204816BLL-10TI芯片。

7.如权利要求1-6任一项权利要求所述的一种红外成像处理电路，其特征在于，红外成像处理电路还包括模拟信号AD转换模块，模拟信号AD转换模块包括AD9240芯片，模拟信号AD转换模块红外探测器输出的4路模拟视频信号经AD9240芯片转换为4路14位数字信号。

8.如权利要求1-6任一项权利要求所述的一种红外成像处理电路，其特征在于，红外成像处理电路还包括数字图像接口，数字图像接口为Cameralink工业标准相机接口，数字图像接口通过DS90CR287芯片进行数据的LVDS转化，DS90CR287芯片用于将28位LVCMOS/LVTTL数据转换成4路LVDS数据流输出数字图像。

9.如权利要求1-6任一项权利要求所述的一种红外成像处理电路，其特征在于，红外成像处理电路还包括通讯接口，通讯接口采用RS422通信标准，通信接口电路内使用MAX3488EESA芯片。

10.一种红外探测系统，其特征在于，所述红外探测系统包括红外探测器和如权利要求1-9任一项的红外成像处理电路，所述红外探测器与所述红外成像处理电路连接。