CN109739805B - 配置模块的参数的方法和配置模块的参数的装置 - Google Patents
配置模块的参数的方法和配置模块的参数的装置 Download PDFInfo
- Publication number
- CN109739805B CN109739805B CN201811615759.5A CN201811615759A CN109739805B CN 109739805 B CN109739805 B CN 109739805B CN 201811615759 A CN201811615759 A CN 201811615759A CN 109739805 B CN109739805 B CN 109739805B
- Authority
- CN
- China
- Prior art keywords
- module
- chip
- parameter
- parameters
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明提供了一种配置模块的参数的方法和配置模块的参数的装置。该方法包括:获取芯片的第N个模块的参数配置信息,其中,芯片的多个模块的参数配置信息和参数以链表形式存储,第N个模块的参数配置信息用于指示第N个模块的参数的存储地址;根据第N个模块的参数配置信息,对第N个模块的参数进行配置。通过将芯片的多个模块的参数配置信息以链表形式存储,并且由链表控制器读取芯片的模块的参数配置信息并对模块的参数进行配置,这样链表控制器可以代替CPU对多个模块的参数进行配置,从而可以降低CPU处理的负载,并且链表控制器可以根据当前的模块的参数基地址和参数数据偏移量,对芯片的当前模块的参数进行配置,可以缓解CPU处理的实时性要求。
Description
技术领域
本发明涉及通信领域,具体涉及一种配置模块的参数的方法和配置模块的参数的装置。
背景技术
系统级芯片SOC中的模块非常多,模块的参数配置总量数量庞大,而且很多模块的配置还具有实时性,中央处理器CPU处理这些参数配置实时性不强,而且需要消耗大量的资源。如果每个模块单独设计一种参数配置方式,又无法进行统一,容易造成误解,无法实现最优的模块参数配置。
发明内容
有鉴于此,本发明实施例提供了一种配置模块的参数的方法和配置模块的参数的装置,能够实现缓解CPU处理的实时性要求,降低CPU处理的负载。
本发明实施例的第一方面在于提供一种配置模块的参数的方法,该方法由芯片的链表控制器执行,该方法包括:获取芯片的第N个模块的参数配置信息,其中,芯片的多个模块的参数配置信息和参数以链表形式存储,芯片的第N个模块的参数配置信息用于指示芯片的第N个模块的参数的存储地址,当N大于或等于2时,芯片的第N个模块的参数配置信息存储于芯片的第N-1个模块的参数基地址上,芯片的第N个模块的参数存储于由芯片的第N个模块的参数基地址和参数数据偏移量确定的存储地址上,N为正整数;根据芯片的第N个模块的参数配置信息,对芯片的第N个模块的参数进行配置。
在一些实施例中,获取芯片的第N个模块的参数配置信息,包括:获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量,其中,根据芯片的第N个模块的参数配置信息,对芯片的第N个模块的参数进行配置包括:根据芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量对芯片的第N个模块的参数进行配置。
在一些实施例中,该方法还包括:当N等于1时,从中央处理器CPU获取芯片的第1个模块的参数读写标志;当N大于或等于2时,从第N-1个模块的参数基地址上获取芯片的第N个模块的参数读写标志,其中,根据芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量对芯片的第N个模块的参数进行配置,包括:当N等于1时,根据芯片的第1个模块的参数基地址和芯片的第1个模块的参数数据偏移量确定参数的存储地址;根据芯片的第1个模块的参数读写标志和存储地址对芯片的第1个模块的参数进行读写操作;当N大于或等于2时,根据芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量确定参数的存储地址;根据芯片的第N个模块的参数读写标志和参数的存储地址对芯片的第N个模块的参数进行读写操作。
在一些实施例中,获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量,包括:当N等于1时,从中央处理器CPU获取芯片的第1个模块的参数基地址和芯片的第1个模块的参数数据偏移量;当N大于或等于2时,从芯片的第N-1个模块的基地址上获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量。
在一些实施例中,该方法还包括:当N大于或等于2时,确定芯片的第N-1个模块的参数基地址上是否存在芯片的第N个模块是最后一个模块的信息;若芯片的第N-1个模块的参数基地址上存在芯片的第N个模块是最后一个模块的信息,则在对芯片的第N个模块的参数进行配置之后结束操作;若芯片的第N-1个模块的参数基地址上不存在芯片的第N个模块是最后一个模块的信息,则继续对第N+1模块的参数进行配置。
在一些实施例中,该方法还包括:预先将中央处理器CPU发送的芯片的第N+1个模块的参数以链表形式存储在外部存储器中。
在一些实施例中,上述实施例的芯片为系统级芯片SOC。
本发明实施例中的第二方面在于提供一种配置模块的参数的装置,该装置包括:获取单元,用于获取芯片的第N个模块的参数配置信息,其中,芯片的多个模块的参数配置信息和参数以链表形式存储,芯片的第N个模块的参数配置信息用于指示芯片的第N个模块的参数的存储地址,当N大于或等于2时,芯片的第N个模块的参数配置信息存储于芯片的第N-1个模块的参数基地址上,芯片的第N个模块的参数存储于由芯片的第N个模块的参数基地址和参数数据偏移量确定的存储地址上,N为正整数;控制单元,用于根据芯片的第N个模块的参数配置信息,对芯片的第N个模块的参数进行配置。
在一些实施例中,该装置还包括:存储单元,用于预先将中央处理器CPU发送的芯片的模块的参数以链表形式存储在外部存储器中。
在上述提到的实施例中,芯片为系统级芯片SOC。
本发明实施例提供的一种配置模块的参数的方法具有如下的技术效果:
本发明实施例的一种配置模块的参数的方法,通过将芯片的多个模块的参数配置信息以链表形式存储,并且由链表控制器读取芯片的模块的参数配置信息并对芯片的模块的参数进行配置,这样链表控制器可以代替CPU对芯片的多个模块的参数进行配置,从而可以降低CPU处理的负载,并且链表控制器可以根据当前的模块的参数基地址和参数数据偏移量,对芯片的当前模块的参数进行配置,可以缓解CPU处理的实时性要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1为根据本发明一实施例的配置模块的参数的方法的流程示意图。
图2为根据本发明另一实施例的配置模块的参数的方法的流程示意图。
图3为根据本发明另一实施例的配置模块的参数的方法的流程示意图。
图4为根据本发明另一实施例的配置模块的参数的方法的流程示意图。
图5为根据本发明一实施例的芯片内部的一个模块的结构示意图。
图6为根据本发明一实施例的配置模块的参数的装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为根据本发明一实施例的配置模块的参数的方法的流程示意图。如图1所示,本发明一实施例在于提供一种配置模块的参数方法,该方法包括:
110,获取芯片的第N个模块的参数配置信息,其中,芯片的多个模块的参数配置信息和参数以链表形式存储,芯片的第N个模块的参数配置信息用于指示芯片的第N个模块的参数的存储地址,当N大于或等于2时,芯片的第N个模块的参数配置信息存储于芯片的第N-1个模块的参数基地址上,芯片的第N个模块的参数存储于由芯片的第N个模块的参数基地址和参数数据偏移量确定的存储地址上,N为正整数。
120,根据芯片的第N个模块的参数配置信息,对芯片的第N个模块的参数进行配置。
具体地,上述方法的执行主体可以为计算设备或服务器,更具体地,可以是计算设备或服务器中的链表控制器,上述的参数指的是芯片内部各个模块的参数数据,也就是链表控制器要对芯片中各个模块的参数数据进行配置,链表控制器从芯片中上一个模块的参数基地址中获取芯片的当前模块的参数基地址和参数数据偏移量并根据当前模块的参数基地址和参数数据偏移量对当前模块进行参数配置。
基于本发明的实施例,通过将芯片的多个模块的参数配置信息以链表形式存储,并且由链表控制器读取芯片的模块的参数配置信息并对芯片的模块的参数进行配置,这样链表控制器可以代替CPU对芯片的多个模块的参数进行配置,从而可以降低CPU处理的负载,并且链表控制器可以根据当前的模块的参数基地址和参数数据偏移量,对芯片的当前模块的参数进行配置,可以缓解CPU处理的实时性要求。
图2为根据本发明另一实施例的配置模块的参数的方法的流程示意图。图2的实施例是图1的方法的例子。
在本发明一个实施例中,获取芯片的第N个模块的参数配置信息,包括:获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量,其中,如图2所示,根据芯片的第N个模块的参数配置信息,对芯片的第N个模块的参数进行配置包括:
129,根据芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量对芯片的第N个模块的参数进行配置。
图3为根据本发明另一实施例的配置模块的参数的方法的流程示意图。图3的实施例是图1的方法的例子。
如图3所示,在本发明一个实施例中,当N等于1时,芯片的第1个模块的参数读写标志也可以从中央处理器CPU获得,在这种情况下,对于芯片各模块的参数配置过程可以采用如下方法。
121,链表控制器从中央处理器CPU上获取芯片的第1个模块的参数读写标志。
122,根据芯片的第1个模块的参数基地址和芯片的第1个模块的参数数据偏移量确定参数的存储地址。
123,根据芯片的第1个模块的参数读写标志和存储地址对芯片的第1个模块的参数进行读写操作。
具体地,如果当前的模块为芯片的第1个模块,那么链表控制器需要从CPU上获取当前第1模块的参数读写标志、参数基地址以及参数数据偏移量,并据此对当前的第1模块进行参数的配置。
当N大于或等于2时,芯片的第N个模块的参数读写标志存储于芯片的第N-1个模块的参数基地址上,根据芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量对芯片的第N个模块的参数进行配置,包括:
124,从芯片的第N-1个模块的参数基地址上获取芯片的第N个模块的参数读写标志。
125,根据芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量确定参数的存储地址。
126,根据芯片的第N个模块的参数读写标志和参数的存储地址对芯片的第N个模块的参数进行读写操作。
具体地,如果当前的模块不是芯片的第1个模块,那么链表控制器需要从外部存储器中的当前模块的上一个模块的参数基地址上获取当前模块的参数读写标志、参数基地址以及参数数据偏移量,并据此对芯片的当前模块的参数进行配置。
基于本发明的实施例,通过CPU将芯片第1个模块的参数基地址、参数数据偏移量以及参数读写标志位发送给链表控制器,然后链表控制器根据获取的芯片的第1个模块的参数基地址、参数数据偏移量以及参数读写标志位对芯片的第1个模块的参数进行配置,之后就是链表控制器在外部存储器中的第1个模块的参数基地址上获取芯片的第2个模块的参数基地址、参数数据偏移量以及参数读写标志位,并对芯片的第2个模块的参数进行配置,然后链表控制器再从外部存储器中的芯片的第2个模块的参数基地址上获取芯片的第3个模块的参数基地址、参数数据偏移量以及参数读写标志位,并对芯片的第3个模块的参数进行配置,以此类推,不再赘述,通过这种模块参数的链式存储的方式,只需要在起始的时候需要CPU的参与,以及CPU需要预先将芯片各模块的参数以链表的方式存放在外部存储器中,从而链表控制器只需要从外部存储器中读取上一个模块的参数基地址中携带的当前模块的参数基地址、参数数据偏移量以及参数读写标志位即可对当前模块的参数进行配置,可以降低CPU处理的负载。
在本发明一个实施例中,获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量,包括:当N等于1时,从中央处理器CPU获取芯片的第1个模块的参数基地址和芯片的第1个模块的参数数据偏移量;当N大于或等于2时,从芯片的第N-1个模块的基地址上获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量。
具体地,当N等于1时,当前模块为芯片的第1模块,第1模块的参数的配置的信息需要从CPU获取,当N大于或等于2时,当前模块的参数的配置的信息需要链表控制器从上一个模块的参数基地址中获取。
基于本发明的实施例,通过采用模块参数的连式存储方式,缓解了CPU处理的实时性要求,降低了CPU处理的负载。
图4为根据本发明另一实施例的配置模块的参数的方法的流程示意图。图4的实施例是图1的方法的例子。
如图4所示,在本发明一个实施例中,该方法还包括:
当N大于或等于2时,确定芯片的第N-1个模块的参数基地址上是否存在芯片的第N个模块是最后一个模块的信息;
若芯片的第N-1个模块的参数基地址上存在芯片的第N个模块是最后一个模块的信息,则执行:
127,在对芯片的第N个模块的参数进行配置之后结束操作。
若芯片的第N-1个模块的参数基地址上不存在芯片的第N个模块是最后一个模块的信息,则执行:
128,对第N+1模块的参数进行配置。
具体地,链表控制器确定芯片的第N-1个模块的参数基地址上是否存在芯片的第N个模块是最后一个模块的信息,该信息的判断可以通过二进制数0,1来进行,比如,链表控制器读取到芯片的第N个模块上携带的信息是1,则该芯片的第N个模块就是该芯片的最后一个模块,如果链表控制器读取到芯片的第N个模块上携带的信息是0,则该芯片的第N个模块就不是该芯片的最后一个模块;当然,可以理解的是,也可以设定链表控制器读取到芯片的第N个模块上携带的信息是0,则该芯片的第N个模块就是该芯片的最后一个模块,如果链表控制器读取到芯片的第N个模块上携带的信息是1,则该芯片的第N个模块就不是该芯片的最后一个模块,本发明对芯片的第N个模块是否是最后一个模块的判断方式不做具体限定。
基于本发明的实施例,通过对芯片的最后一个模块的判定可以确定是否要结束该芯片的模块的参数配置,可以控制芯片的模块的参数配置的起止点,避免无止境的参数配置占用并浪费资源。
在本发明一个实施例中,该方法还包括:预先将中央处理器CPU发送的芯片的第N+1个模块的参数以链表形式存储在外部存储器中。
具体地,链表方式就是通过记录不同的基地址、偏移量、读写标志位以及是否下一个链表指向数据是最后一个模块的参数配置进行工作。
基于本发明的实施例,通过预先将芯片的不同模块的参数配置信息存储在外部存储器的不同位置,链表控制器通过链表存取的方式,实现对芯片内部的不同模块的参数配置,整个配置过程不需要CPU的参与,对CPU没有实时处理的要求,可以缓解CPU处理的实时性要求,并降低CPU处理的负载。
在本发明一个实施例中,上述实施例的芯片为系统级芯片SOC。
具体地,系统级芯片是一个产品,是一个有专用目标的集成电路。
基于本发明的实施例,系统级芯片SOC包含完整系统并有嵌入软件的全部内容,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。
可以理解的是,上述对配置模块的参数的方法的数字顺序并不限定,可以视情况改变执行的顺序,不以上述的步骤编号为限制。
图5为根据本发明一实施例的芯片内部的一个模块的结构示意图。
如图5所示,作为本发明的另一个实施例,从整体上对配置模块的参数的方法进行介绍:
在对各个模块进行参数配置之前,CPU预先将芯片的不同模块的参数配置信息存储在外部存储器的不同位置,其中,外部存储器在芯片外部,参数信息可以存在芯片内部的存储器中,也可以存在外部存储器中,优选地存储在外部存储器中,外部存储器容量比内部存储器大,可以存储更多的信息,链表控制器在芯片内部,便于芯片内部模块的参数数据的收取和发送,链表控制器通过链表存取的方式,实现对芯片内部的不同模块的参数配置。
在对各个模块进行参数配置过程中,CPU首先将芯片的第1个模块的参数基地址、参数数据偏移量以及参数读写标志位发送给链表控制器,链表控制器根据第1模块的参数基地址、参数数据偏移量以及参数读写标志位对芯片的第1模块的参数进行配置,之后链表控制器从外部存储器中的第1个模块的参数基地址上获取芯片的第2个模块的参数基地址、参数数据偏移量以及参数读写标志位,并对芯片的第2个模块的参数进行配置,以此类推,在链表控制器根据芯片的第N-1个模块的参数基地址510、参数数据偏移量560以及参数读写标志位对芯片的第N-1个模块的参数进行了配置之后,链表控制器从外部存储器的第N-1个模块的参数基地址510上获取芯片的第N个模块的参数基地址520、参数数据偏移量530、参数读写标志位550以及是否是最后一个模块550,并对芯片的第N个模块的参数进行配置,若确定该芯片的第N个模块是最后一个模块,则在对该芯片的第N个模块的参数配置完成后结束操作,若确定该芯片的第N个模块不是最后一个模块,则继续对第N+1模块的参数进行配置。
图6为根据本发明一实施例的配置模块的参数的装置的结构示意图。如图6所示,本发明实施例在于提供一种配置模块的参数的装置,该装置执行的是上述配置模块的参数方法,包括:获取单元620,用于获取芯片的第N个模块的参数配置信息,其中,芯片的多个模块的参数配置信息和参数以链表形式存储,芯片的第N个模块的参数配置信息用于指示芯片的第N个模块的参数的存储地址,当N大于或等于2时,芯片的第N个模块的参数配置信息存储于芯片的第N-1个模块的参数基地址上,芯片的第N个模块的参数存储于由芯片的第N个模块的参数基地址和参数数据偏移量确定的存储地址上,N为正整数;控制单元640,用于根据芯片的第N个模块的参数配置信息,对芯片的第N个模块的参数进行配置。
具体地,获取单元620和控制单元640位于链表控制器650中。
基于本发明的实施例,通过用链表控制器代替CPU来对芯片中各个模块的参数进行配置,可以缓解CPU处理的实时性要求,也可以降低CPU处理的负载。
在本发明一个实施例中,该装置还包括:存储单元610,用于预先将中央处理器CPU发送的芯片的模块的参数以链表形式存储在外部存储器中。
具体地,该存储单元为外部存储器,可以是同步随机存取存储器SARM,也可以是双倍速率同步动态随机存储器DDR,可以理解的是,在链表控制器中也存在一些小的临时性的存储模块,用于临时接收来自外部存储器或CPU的参数信息,作为一个参数信息的中转站。
其中,该存储单元可以为外部存储器,该外部存储器在芯片外部,芯片的各模块的参数信息可以存在芯片内部的存储器中,也可以存在外部存储器,优选地存在外部存储器中,外部存储器容量比内部存储器大,可以存储更多的信息。
基于本发明的实施例,通过预先将芯片的不同模块的参数配置信息存储在外部存储器的不同位置,链表控制器通过链表存取的方式,实现对芯片内部的不同模块的参数配置,整个配置过程不需要CPU的参与,对CPU没有实时处理的要求,可以缓解CPU处理的实时性要求,并降低CPU处理的负载。
在本发明一个实施例中,上述实施例提到的芯片为系统级芯片SOC。
在本发明一个实施例中,该装置还包括:判断单元630,用于确定当N等于1时,芯片的第N个模块的参数读写标志存储于中央处理器CPU上,从中央处理器CPU获取芯片的第1个模块的参数基地址和芯片的第1个模块的参数数据偏移量;当N大于或等于2时,芯片的第N个模块的参数读写标志存储于芯片的第N-1个模块的参数基地址上,从芯片的第N-1个模块的基地址上获取芯片的第N个模块的参数基地址和芯片的第N个模块的参数数据偏移量。
在本发明一个实施例中,判断单元630还用于确定当N大于或等于2时,芯片的第N-1个模块的参数基地址上是否存在芯片的第N个模块是最后一个模块的信息;若芯片的第N-1个模块的参数基地址上存在芯片的第N个模块是最后一个模块的信息,则在对芯片的第N个模块的参数进行配置之后结束操作;若芯片的第N-1个模块的参数基地址上不存在芯片的第N个模块是最后一个模块的信息,则继续对第N+1模块的参数进行配置。
具体地,判断单元630位于链表控制器650中,链表控制器650可以通过判断单元630获知要对当前芯片的模块的参数配置信息进行读标志位还是写标志位,并根据相对应的读或写指令对当前模块的参数进行配置,例如,如果是读标志位,则链表控制器需要芯片的当前模块读取参数,回写到当前模块对应的存储空间,该当前模块对应的存储空间内原来没有数据,如果是写标志位,则链表控制器需要从当前芯片的模块的基地址的存储空间内读出数据然后配置给当前模块,该当前芯片的模块的基地址的存储空间内有当前模块配置所需的参数,并且该判断单元还可以判断当前模块是否是芯片的最后一个模块。
基于本发明的实施例,通过判断单元,可以很精确地简便地对芯片中的各个模块的参数的配置的起止点进行控制,降低了成本,降低了软件设计的复杂度。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种配置模块的参数的方法,其特征在于,所述方法由芯片的链表控制器执行,所述方法包括:
获取所述芯片的第N个模块的参数配置信息,其中,所述芯片的多个模块的参数配置信息和参数以链表形式存储,所述第N个模块的参数配置信息用于指示所述第N个模块的参数的存储地址,当N大于或等于2时,所述芯片的第N个模块的参数配置信息存储于所述芯片的第N-1个模块的参数基地址上,所述第N个模块的参数存储于由所述第N个模块的参数基地址和参数数据偏移量确定的存储地址上,N为正整数;
根据所述芯片的第N个模块的参数配置信息,对所述芯片的第N个模块的参数进行配置;
所述获取所述芯片的第N个模块的参数配置信息,包括:
获取所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量,
其中,根据所述芯片的第N个模块的参数配置信息,对所述芯片的第N个模块的参数进行配置包括:
根据所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量对所述芯片的第N个模块的参数进行配置。
2.根据权利要求1所述的方法,其特征在于,还包括:
当N等于1时,从中央处理器CPU获取所述芯片的第1个模块的参数读写标志;
当N大于或等于2时,从第N-1个模块的参数基地址上获取所述芯片的第N个模块的参数读写标志,
其中,所述根据所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量对所述芯片的第N个模块的参数进行配置,包括:
当N等于1时,根据所述芯片的第1个模块的参数基地址和所述芯片的第1个模块的参数数据偏移量确定所述参数的存储地址;
根据所述芯片的第1个模块的参数读写标志和所述存储地址对所述芯片的第1个模块的参数进行读写操作;
当N大于或等于2时,根据所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量确定所述参数的存储地址;
根据所述芯片的第N个模块的参数读写标志和所述参数的存储地址对所述芯片的第N个模块的参数进行读写操作。
3.根据权利要求1所述的方法,其特征在于,
所述获取芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量,包括:
当N等于1时,从中央处理器CPU获取所述芯片的第1个模块的参数基地址和所述芯片的第1个模块的参数数据偏移量;
当N大于或等于2时,从所述芯片的第N-1个模块的基地址上获取所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量。
4.根据权利要求1所述的方法,其特征在于,还包括:
当N大于或等于2时,确定所述芯片的第N-1个模块的参数基地址上是否存在所述芯片的第N个模块是最后一个模块的信息;
若所述芯片的第N-1个模块的参数基地址上存在所述芯片的第N个模块是最后一个模块的信息,则在对所述芯片的第N个模块的参数进行配置之后结束操作;
若所述芯片的第N-1个模块的参数基地址上不存在所述芯片的第N个模块是最后一个模块的信息,则继续对所述第N+1模块的参数进行配置。
5.根据权利要求1所述的方法,其特征在于,还包括:
预先将中央处理器CPU发送的所述芯片的模块的参数以链表形式存储在外部存储器中。
6.根据权利要求1至5中的任一项所述的方法,其特征在于,所述芯片为系统级芯片SOC。
7.一种配置模块的参数的装置,其特征在于,包括:
获取单元,用于获取芯片的第N个模块的参数配置信息,其中,所述芯片的多个模块的参数配置信息和参数以链表形式存储,所述第N个模块的参数配置信息用于指示所述第N个模块的参数的存储地址,当N大于或等于2时,所述芯片的第N个模块的参数配置信息存储于所述芯片的第N-1个模块的参数基地址上,所述芯片的第N个模块的参数存储于由所述第N个模块的参数基地址和参数数据偏移量确定的存储地址上,N为正整数;
控制单元,用于根据所述芯片的第N个模块的参数配置信息,对所述芯片的第N个模块的参数进行配置;
所述获取单元,具体用于获取所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量;
所述控制单元,具体用于根据所述芯片的第N个模块的参数基地址和所述芯片的第N个模块的参数数据偏移量对所述芯片的第N个模块的参数进行配置。
8.根据权利要求7所述的装置,其特征在于,还包括:
存储单元,用于预先将中央处理器CPU发送的所述芯片的模块的参数以链表形式存储在外部存储器中。
9.根据权利要求7至8中的任一项所述的装置,其特征在于,所述芯片为系统级芯片SOC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811615759.5A CN109739805B (zh) | 2018-12-27 | 2018-12-27 | 配置模块的参数的方法和配置模块的参数的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811615759.5A CN109739805B (zh) | 2018-12-27 | 2018-12-27 | 配置模块的参数的方法和配置模块的参数的装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109739805A CN109739805A (zh) | 2019-05-10 |
CN109739805B true CN109739805B (zh) | 2023-06-23 |
Family
ID=66361481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811615759.5A Active CN109739805B (zh) | 2018-12-27 | 2018-12-27 | 配置模块的参数的方法和配置模块的参数的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109739805B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113031975A (zh) * | 2021-03-24 | 2021-06-25 | 山东英信计算机技术有限公司 | 一种多镜像共用存储芯片的方法、装置及服务器 |
CN113093686B (zh) * | 2021-04-14 | 2022-04-26 | 宁波和利时智能科技有限公司 | 一种基于scada自动化组态建模方法及相关装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101135974A (zh) * | 2006-08-28 | 2008-03-05 | 中兴通讯股份有限公司 | 一种提高芯片启动速度的装置及方法 |
US8078687B1 (en) * | 2006-09-06 | 2011-12-13 | Marvell International Ltd. | System and method for data management |
CN102591824A (zh) * | 2011-12-27 | 2012-07-18 | 深圳国微技术有限公司 | Soc芯片系统中控制保密数据搬运的dma控制器 |
CN102681970A (zh) * | 2012-04-25 | 2012-09-19 | 华为技术有限公司 | 信号处理器的配置方法及信号处理器 |
CN103034599A (zh) * | 2012-12-12 | 2013-04-10 | 深圳国微技术有限公司 | 安全dma控制器、soc系统及其数据搬运方法 |
CN104462006A (zh) * | 2015-01-05 | 2015-03-25 | 华为技术有限公司 | 系统级芯片中的多个处理器核间配置同步方法和设备 |
CN106547709A (zh) * | 2016-11-24 | 2017-03-29 | 盛科网络(苏州)有限公司 | 灵活配置多通道dma控制器的方法及装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7120708B2 (en) * | 2003-06-30 | 2006-10-10 | Intel Corporation | Readdressable virtual DMA control and status registers |
-
2018
- 2018-12-27 CN CN201811615759.5A patent/CN109739805B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101135974A (zh) * | 2006-08-28 | 2008-03-05 | 中兴通讯股份有限公司 | 一种提高芯片启动速度的装置及方法 |
US8078687B1 (en) * | 2006-09-06 | 2011-12-13 | Marvell International Ltd. | System and method for data management |
CN102591824A (zh) * | 2011-12-27 | 2012-07-18 | 深圳国微技术有限公司 | Soc芯片系统中控制保密数据搬运的dma控制器 |
CN102681970A (zh) * | 2012-04-25 | 2012-09-19 | 华为技术有限公司 | 信号处理器的配置方法及信号处理器 |
CN103034599A (zh) * | 2012-12-12 | 2013-04-10 | 深圳国微技术有限公司 | 安全dma控制器、soc系统及其数据搬运方法 |
CN104462006A (zh) * | 2015-01-05 | 2015-03-25 | 华为技术有限公司 | 系统级芯片中的多个处理器核间配置同步方法和设备 |
CN106547709A (zh) * | 2016-11-24 | 2017-03-29 | 盛科网络(苏州)有限公司 | 灵活配置多通道dma控制器的方法及装置 |
Non-Patent Citations (2)
Title |
---|
张宇弘,王界兵,严晓浪,汪乐宇.利用基地址相关的低功耗数据cache设计.浙江大学学报(工学版).2005,(10),全文. * |
范玉雷 ; 孟小峰 ; .基于相变存储器和闪存的数据库事务恢复模型.计算机学报.2013,(08),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN109739805A (zh) | 2019-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8606991B2 (en) | Method and system for refreshing dynamic random access memory | |
US10430334B2 (en) | Memory circuit and cache circuit configuration | |
US20210011629A1 (en) | Memory device | |
CN107341115B (zh) | 虚拟机内存访问方法、系统和电子设备 | |
CN109739805B (zh) | 配置模块的参数的方法和配置模块的参数的装置 | |
CN104981789A (zh) | 用于可变延时存储器操作的设备及方法 | |
US20140365837A1 (en) | Test apparatus and method for testing server | |
CN110321075A (zh) | 基于nbd设备的数据迁移方法、装置、设备及存储介质 | |
CN108351836A (zh) | 具有选择性储存的多级非易失性缓存 | |
CN106293825A (zh) | 一种基于硬件信号量的多核启动同步方法 | |
US8219881B2 (en) | Memory controlling method, program and device | |
CN109360142B (zh) | 一种基于zynq的多通道图形输出控制方法 | |
CN109669830B (zh) | 一种用于内存的物理检测方法及终端设备 | |
CN105373348B (zh) | 一种混合内存的硬件实现系统及方法 | |
CN109871939B (zh) | 一种图像处理方法及图像处理装置 | |
CN116414725A (zh) | 用于计算装置主存储器的分区命名空间 | |
CN115408066A (zh) | 一种芯片的初始化方法、系统、芯片及可读存储介质 | |
CN108665937B (zh) | 一种存储部件测试方法和装置 | |
US20210117114A1 (en) | Memory system for flexibly allocating memory for multiple processors and operating method thereof | |
US9754636B2 (en) | Hardware-accelerated dynamic voltage and frequency scaling | |
CN104769559A (zh) | 快速、动态高速缓存封装 | |
CN111984510B (zh) | 调度系统的性能测试方法及装置 | |
CN109344093B (zh) | 缓存结构、读写数据的方法和装置 | |
US9092387B2 (en) | Non-volatile memory device capable of initiating transactions | |
CN105607987A (zh) | 一种访问量统计方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |