CN109727622A - Slc页读取 - Google Patents

Slc页读取 Download PDF

Info

Publication number
CN109727622A
CN109727622A CN201811291888.3A CN201811291888A CN109727622A CN 109727622 A CN109727622 A CN 109727622A CN 201811291888 A CN201811291888 A CN 201811291888A CN 109727622 A CN109727622 A CN 109727622A
Authority
CN
China
Prior art keywords
page
reading
reading interference
memory
nand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811291888.3A
Other languages
English (en)
Inventor
H·R·桑吉迪
S·A·斯托勒
辉俊胜
A·马尔谢
G·S·阿尔萨苏阿
K·K·姆奇尔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109727622A publication Critical patent/CN109727622A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

本发明在一些实例中公开了系统、方法、机器可读媒体和NAND存储器装置，其利用较高读取余量单元类型来提供较细粒度读取干扰指示符而不需要利用虚设单元。举例来说，NAND架构可具有经配置为SLC或MLC单元的一些单元。SLC或MLC单元具有较多的读取干扰余量，即，这些单元可在位错误发生之前承受比TLC或QLC单元更多的进入单元的读取干扰电流泄漏。这些较高余量单元可充当用于具有相对较低读取干扰余量的一组单元的所述读取干扰指示符。由于存在这些较高余量单元的页比虚设单元的页更多，因此这些指示符可充当比所述虚设页更小的一组页。这减少了完成读取干扰扫描所需的时间，因为需要扫描较少的页。

Description

SLC页读取
技术领域
背景技术
存储器装置通常作为计算机或其它电子装置中的内部半导体集成电路提供。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维持其数据，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。
非易失性存储器可以在未被供电时保留存储的数据，并且包含快快闪存储器储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPointTM存储器等。
快闪存储器被用作用于各种电子应用的非易失性存储器。快闪存储器装置通常包含一或多组单晶体管、浮动栅极或电荷阱存储器单元，其允许高存储器密度、高可靠性和低功耗。
两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，以其中布置每一者的基本存储器单元配置的逻辑形式命名。存储器阵列的存储器单元通常以矩阵排列。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在 NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND 架构中，阵列的串中的每一存储器单元的漏极在源极线与位线之间以源极到漏极方式串联耦合在一起。
NOR和NAND架构半导体存储器阵列都通过解码器存取，所述解码器通过选择耦合到其栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，所选择的存储器单元就将其数据值放置在位线上，从而根据特定单元被编程的状态导致不同的电流流动。在NAND架构半导体存储器阵列中，高偏置电压被施加到漏极侧选择栅极(SGD)线。耦合到每组的未选择的存储器单元的栅极的字线以指定的直通电压(例如，Vpass)驱动，以将每组的未选择的存储器单元操作为传递晶体管(例如，以不受其存储的数据值限制的方式传递电流)。然后电流通过每一串联耦合组从源极线流到位线，仅由每组的所选存储器单元限制，从而将所选存储器单元的当前编码数据值放置在位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可单独地或共同地编程到一或多个编程状态。例如，单电平单元(SLC)可以表示两个编程状态之一(例如，1 或0)，表示一位数据。
然而，快闪存储器单元还可以表示两个以上编程状态中的一个，从而允许制造更高密度的存储器而不增加存储器单元的数量，因为每一单元可以表示多于一个二进制数字(例如，多于一个位)。这种单元可以称为多状态存储器单元、多位单元或多电平单元(MLC)。在某些实例中，MLC可以指的是每一单元可以存储两位数据的存储器单元(例如，四个编程状态中的一个)，三电平单元(TLC)可以指每单元可以存储三位数据的存储器单元(例如，八个编程状态中的一个)，且四电平单元(QLC)可以每单元存储四位数据。 MLC在本文中以其更广泛的上下文使用，以指代可以每单元存储多于一位数据的任何存储器单元(即，可以表示多于两个编程状态)。
传统的存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为了增加给定区域的存储容量并降低成本，各个存储单元的尺寸已减小。然而，对于各个存储器单元的尺寸减小以及因此对2D存储器阵列的存储器密度的减小存在技术限制。作为响应，正在开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增加存储器密度和降低存储器成本。
这种3D NAND装置通常包含接近源极的一或多个源极侧选择栅极(SGS)之间串联耦合的存储单元串(例如，漏极到源极)，以及接近位线的一或多个漏极侧选择栅极(SGD)。在一实例中，SGS或SGD可以包含一或多个场效应晶体管(FET)或金属氧化物半导体 (MOS)结构装置等。在一些实例中，串将垂直延伸，通过含有相应字线的多个垂直间隔的层。半导体结构(例如，多晶硅结构)可以在一串存储单元附近延伸，以形成用于串的存储单元的通道。在垂直串的实例中，多晶硅结构可以是垂直延伸的柱的形式。在一些实例中，串可以“折叠”，并因此相对于U形柱布置。在其它实例中，多个垂直结构可以彼此堆叠以形成堆叠的存储单元串阵列。
存储器阵列或装置可以组合在一起以形成存储器系统的存储体积，例如固态驱动器 (SSD)、通用快闪存储装置(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC 装置(eMMCTM)等。SSD可以用作计算机的主存储装置，关于例如性能、尺寸、重量、坚固性、操作温度范围和功耗具有优于具有移动零件的传统硬驱动器的优点。例如，SSD 可以具有减少的寻道时间、等待时间或与磁盘驱动器相关的其它延迟(例如，机电等)。 SSD使用非易失性存储器单元(例如快闪存储器单元)来消除内部电池供应要求，从而允许驱动器更通用和紧凑。
SSD可包含多个存储器装置，包含多个裸片或逻辑单元(例如，逻辑单元数目或LUN)，并且可以包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这种SSD可以包含一或多个快闪存储器裸片，其上包含多个存储器阵列和外围电路。快闪存储器阵列可包含组织成多个物理页的多个存储器单元块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可以与存储器操作相关联地从主机接收命令，例如在存储器装置与主机之间传送数据(例如，用户数据和相关的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
发明内容
附图说明
在不一定按比例绘制的附图中，相同的标号可以描述不同视图中的类似组件。具有不同字母后缀的相同标号可表示类似组件的不同实例。附图通过实例而非限制的方式示出了本文档中讨论的各种实施例。
图1示出了包含存储器装置的环境的实例。
图2-3示出了3D NAND架构半导体存储器阵列的实例的示意图。
图4示出了存储器模块的实例框图。
图5示出了根据本发明的一些实例的利用虚设存储器单元进行读取干扰检测的实例 NAND超级块的图。
图6示出了根据本发明的一些实例的利用SLC和MLC单元进行读取干扰检测的实例NAND超级块600的图。
图7示出了根据本发明的一些实例的用于读取页的方法的流程图。
图8示出了根据本发明的一些实例的读取干扰扫描的方法的流程图。
图9展示根据本发明的一些实例的存储器装置的实例框图。
图10是示出可以在其上实施一或多个实施例的机器的实例的框图。
具体实施方式
电子装置，例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统，等等) 以及因特网连接的器具或装置(例如，物联网(IoT)装置等)，具有不同的存储需求，这取决于电子装置的类型、使用环境、性能期望等。
电子装置可以分解为几个主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDR SDRAM)等)；以及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、 MMC或其它存储卡结构或组合件等)。在某些实例中，电子装置可以包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电源管理电路、基带处理器或一或多个收发器电路等。
图1示出了环境100的实例，其包含主机装置105和经配置以通过通信接口通信的存储器装置110。主机装置105或存储器装置110可以包含在各种产品150中，例如物联网(IoT)装置(例如，冰箱或其它电器、传感器、电机或致动器、移动通信装置、汽车、无人机等等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和存储器阵列120，存储器阵列120包含例如多个单独的存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，垂直结构被堆叠，从而增加了层数、物理页，并因此增加了存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是集成电路的一部分(例如，片上系统 (SOC)等)，其堆叠或以其它方式包含在主机装置105的一或多个其它组件中。
一或多个通信接口可用于在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口或一或多个其它连接器或接口。主机装置105可以包含主机系统、电子装置、处理器、存储卡读取器，或存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可以是具有参考图10 的机器1000讨论的组件的某个部分或全部的机器。
存储器控制器115可以从主机105接收指令，并且可以与存储器阵列通信，例如以将数据传送到(例如，写入或擦除)或从(例如，读取)存储器阵列的存储器单元、平面、子块、块或页中的一或多个传送数据。存储器控制器115尤其可以博阿含电路或固件，包含一或多个组件或集成电路。例如，存储器控制器115可以包含一或多个存储器控制单元、电路或组件，其经配置以控制跨存储器阵列120的存取，并在主机105与存储器装置110之间提供转换层。存储器控制器115可以包含一或多个输入/输出(I/O)电路、线路或接口以将数据传送到存储器阵列120或从存储器阵列120传送数据。存储器控制器115 可包含存储器管理器125和阵列控制器135。
存储器管理器125可尤其包含电路或固件，例如与各种存储器管理功能相关联的多个组件或集成电路。出于本描述的目的，将在NAND存储器的上下文中描述实例存储器操作和管理功能。本领域技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。这种NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块退出或一或多个其它存储器管理功能。存储器管理器125可以将主机命令(例如，从主机接收的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或者产生装置命令(例如，以实现各种存储器管理功能)用于阵列控制器135或存储器装置110的一或多个其它组件。
存储器管理器125可包含一组管理表130，其经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与存储器阵列或耦合到存储器控制器115的一或多个存储器单元相关联的各种信息)。例如，管理表130可包含关于耦合到存储器控制器 115的存储器单元的一或多个块的块年龄、块擦除计数、错误历史或一或多个错误计数的信息(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)。在某些实例中，如果一或多个错误计数的检测到的错误的数目高于阈值，那么位错误可称为不可校正的位错误。管理表130可维持可校正或不可校正的位错误的计数等。
阵列控制器135尤其可包含经配置以控制与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从其读取数据或对其进行擦除相关联的存储器操作的电路或组件。存储器操作可以基于例如从主机105接收或者由存储器管理器125 内部产生的主机命令(例如，与损耗均衡、错误检测或校正等相关联)。
阵列控制器135可包含错误校正码(ECC)组件140，其可包含ECC引擎或其它电路，其经配置以检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或者从其读取数据相关联的错误。存储器控制器115可经配置以主动检测和恢复与各种操作或数据存储相关联的错误发生(例如，位错误、操作错误等)，同时维持在主机105与存储器装置110之间传送的数据的完整性，或者维持存储的数据的完整性(例如，使用冗余RAID存储等)，并且可以移除(例如，退出)失败的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止将来出现错误。
存储器阵列120可包含布置在例如多个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据 (16,384+2208字节)，每块1536页，每平面548个块，以及每装置4个或更多个平面。作为另一实例，32GB MLC存储器装置(每单元存储两位数据(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)，每块1024页，每平面548个块，且每装置4个平面，但与对应TLC存储器装置相比所需的写入时间只有一半且编程/擦除(P/E)循环为两倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其一部分可以选择性地以SLC模式操作，或者以期望的MLC模式(例如TLC、QLC等)操作。
在操作中，数据通常以页形式写入到NAND存储器装置110或从NAND存储器装置110读取，并以块的形式擦除。然而，根据需要，可以在更大或更小的存储器单元群组上执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称为页，而主机的数据传送大小通常被称为扇区。
尽管一页数据可包含多个字节的用户数据(例如，包含多个数据扇区的数据有效负载)及其对应的元数据，但页的大小通常仅指用以存储用户数据的字节数目。作为实例，页大小为4KB的数据页可包含4KB的用户数据(例如，假设扇区大小为512B的8个扇区)以及若干字节(例如，32B、54B、224B等)的对应于用户数据的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)，或与用户相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可以提供不同的页大小，或者可能需要与其相关联的不同量的元数据。例如，不同的存储器装置类型可能具有不同的位错误率，这可导致确保数据页的完整性所需的不同数量的元数据(例如，具有较高位错误率的存储器装置可能需要比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为实例，多电平单元(MLC)NAND快闪装置可以具有比对应的单电平单元(SLC)NAND快闪装置更高的位错误率。因此，MLC装置可能需要比对应的SLC装置更多的元数据字节用于错误数据。
图2示出了3D NAND架构半导体存储器阵列200的实例示意图，其包含多个存储器单元串(例如，第一至第三A0存储器串205A0-207A0、第一至第三An存储器串 205An-207An、第一至第三B0存储器串205B0-207B0、第一至第三Bn存储器串205Bn-207Bn等，以块(例如，块A201A、块B 201B等)和子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)组织。存储器阵列200表示通常在存储器装置的块、装置或其它单元中找到的更多数目的类似结构的一部分。
每一存储器单元串包含在源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一至第三A0SGS 231A0-233A0、第一至第三An SGS 231An-233An、第一至第三B0SGS 231B0-233B0、第一至第三Bn SGS 231Bn-233Bn等)与漏极侧选择栅极(SGD)(例如，第一至第三A0SGD226A0-228A0、第一至第三An SGD 226An-228An、第一至第三B0SGD 226B0-228B0、第一至第三Bn SGD 226Bn-228Bn等)之间以源极到漏极方式沿Z方向堆叠的多层电荷存储晶体管(例如，浮动栅极晶体管、电荷俘获结构等)。3D存储器阵列中的每一存储器单元串可以沿X方向布置为数据线(例如，位线(BL)BL0-BL2 220-222)，并且沿Y方向布置为物理页。
在物理页内，每一层表示一行存储器单元，并且每一存储器单元串表示列。子块可包含一或多个物理页。块可包含多个子块(或物理页)(例如，128、256、384等)。尽管这里示出具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，并且每一串具有8层存储器单元，但在其它实例中，存储器阵列200 可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层。例如，每一存储器单元串可包含更多或更少的层(例如，16、32、64、128等)，以及根据需要在电荷存储晶体管之上或之下的一或多个附加的半导体材料层(例如，选择栅极、数据线等)。例如，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)，每块1536页，每平面548个块，以及每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，电连接或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00-WL70 210A-217A、WL01-WL71 210B-217B等) 的控制栅极(CG)，其根据需要将控制栅极(CG)共同耦合在特定层或层的一部分上。可以使用相应的存取线来存取或控制3D存储器阵列中的特定层，以及相应的串中的特定存储器单元。可以使用各种选择线来存取多组选择栅极。例如，可以使用A0SGD线SGDA0 225A0存取第一至第三A0SGD 226A0-228A0，可以使用An SGD线SGDAn 225An存取第一至第三SGD 226An-228An，可以使用B0SGD线SGDB0 225B0存取第一至第三B0SGD 226B0-228B0，并且可以使用Bn SGD线SGDBn 225Bn存取第一至第三Bn SGD 226Bn-228Bn。可以使用栅极选择线SGS0 230A存取第一至第三A0SGS 231A0-233A0和第一至第三An SGS 231An-233An，且可以使用栅极选择线SGS1230B存取第一至第三 B0SGS 231B0-233B0和第一至第三Bn SGS 231Bn-233Bn。
在一实例中，存储器阵列200可包含多个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层的每一存储器单元的控制栅极(CG)或选择栅极(或者CG或选择栅极的一部分)。可以使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，并且可以使用一或多个存取线(例如，字线)存取、选择或控制特定串中的一或多个层的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，所述NAND 架构半导体存储器阵列300包含以二维阵列的串(例如，第一至第三串305-307)和层(例如，说明为相应字线(WL)WL0-WL7 310-317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)布置的多个存储器单元302，以及感测放大器或装置360。例如，存储器阵列300可以说明3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图，例如图2中所示。
每一存储器单元串使用相应的源极侧选择栅极(SGS)(例如，第一至第三SGS 331-333)耦合到源极线(SRC)，并且使用相应的漏极侧选择栅极(SGD)(例如，第一至第三 SGD326-328)耦合到相应的数据线(例如，第一至第三位线(BL)BL0-BL2 320-322)。尽管在图3的实例中以8层(例如，使用字线(WL)WL0-WL7 310-317)和三条数据线(BL0-BL2 326-328)示出，但根据需要，其它实例可包含具有更多或更少层或数据线的存储器单元串。
在NAND架构半导体存储器阵列(例如，实例性存储器阵列300)中，可以通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化来存取所选存储器单元 302的状态。可以使用一或多个驱动器存取存储器阵列300(例如，通过控制电路、一或多个处理器、数字逻辑等)。在实例中，一或多个驱动器可以通过向一或多个数据线(例如，位线BL0-BL2)、存取线(例如，字线WL0-WL7)或选择栅极驱动特定电位来激活特定存储器单元或存储器单元集合，这取决于期望对所述特定存储器单元或存储器单元集合执行的操作的类型。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到所选择字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一至第三控制栅极(CG)341-343)。编程脉冲可以例如在15V或接近15V开始，并且在某些实例中，可以在每一编程脉冲施加期间增加量值。当编程电压施加到所选择的字线时，例如接地电位(例如，Vss)的电位可以施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(并且因此，源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或福勒-诺德海姆(FN)隧穿等)。
相比之下，可以将直通电压(Vpass)施加到具有不以编程为目标的存储器单元的一或多个字线，或者可以将禁止电压(例如，Vcc)施加到具有不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道转移到这些非目标存储器单元的浮动栅极。直通电压可以是可变的，这取决于例如所施加的直通电压与以编程为目标的字线的接近度。禁止电压可包含相对于接地电位(例如，Vss)的供应电压(Vcc)，例如来自外部源或供应器(例如，电池、AC-DC转换器等)的电压。
作为实例，如果编程电压(例如，15V或更高)被施加到特定字线，例如WL4，则可以将10V的直通电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或者保留存储在不是以编程为目标的这些存储器单元上的值。随着施加的编程电压与非目标存储器单元之间的距离增加，避免编程非目标存储器单元所需的直通电压可降低。例如，在15V的编程电压被施加到WL4的情况下，10V的直通电压可以被施加到WL3和WL5，8V的直通电压可以被施加到WL2和WL6，7V的直通电压可以被施加到WL1和WL7等等。在其它实例中，直通电压或字线的数目等可以更高或更低，或更多或更少。
耦合到一或多条数据线(例如，第一、第二或第三位线(BL0-BL2)320-322)的感测放大器360可以通过感测特定数据线上的电压或电流来检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可以执行检验操作以确定所选存储器单元是否已达到其预期编程状态。如果所选存储器单元已达到其预期的编程状态，则可以禁止进一步编程。如果所选存储器单元尚未达到其预期的编程状态，则可以施加额外的编程脉冲。如果在特定数目的编程脉冲(例如，最大数目)之后所选存储器单元尚未达到其预期编程状态，则可以将所选存储器单元或与这种所选存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或一组存储器单元(例如，擦除通常在块或子块中执行)，可将擦除电压(Vers)(例如，通常为Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此，源极与漏极之间的通道)(例如，使用一或多个位线、选择栅极等)，同时目标存储器单元的字线保持在例如接地电位(例如，Vss)的电位，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或福勒-诺德海姆(FN)隧穿等)。
图4说明包含存储器阵列402的存储器装置400的实例框图，所述存储器阵列402具有多个存储器单元404，以及一或多个电路或组件以提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426和存储器控制单元430。
存储器阵列402的存储器单元404可以布置成块，例如第一和第二块402A、402B。每一块可包含子块。例如，第一块402A可包含第一和第二子块402A0、402An，且第二块402B可包含第一和第二子块402B0、402Bn。每一子块可包含多个物理页，每一页包含多个存储器单元404。虽然这里示出为具有两个块，每一块具有两个子块，且每一子块具有多个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可以布置成多个行、列、页、子块、块等，并使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等来存取。
存储器控制单元430可以根据在控制线432上接收的一或多个信号或指令来控制存储器装置400的存储器操作，包含例如指示期望操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线416上接收的地址信号(A0-AX)。存储器装置400外部的一或多个装置可以控制控制线432上的控制信号或地址线416上的地址信号的值。存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或未在图4中示出的一或多个电路或组件。
存储器装置400可使用存取线406和第一数据线410来将数据传送到(例如，写入或擦除)一或多个存储器单元404或从(例如，读取)一或多个存储器单元404传送。行解码器412和列解码器414可以从地址线416接收和解码地址信号(A0-AX)，可以确定要存取哪个存储器单元404，并且可以向存取线406(例如，多个字线(WL0-WLm)中的一或多个)或第一数据线410(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个提供信号，如上所述。
存储器装置400可包含感测电路，例如感测放大器420，其经配置以使用第一数据线410确定存储器单元404上的数据的值(例如，读取)，或确定待写入到存储器单元404 的数据的值。例如，在选定的存储器单元404串中，一或多个感测放大器420可响应于在存储器阵列402中通过所选择的串流动到数据线410的读取电流而读取所选存储器单元404中的逻辑电平。
存储器装置400外部的一或多个装置可以使用I/O线(DQ0-DQN)408、地址线 416(A0-AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可以根据例如控制线432和地址线416，使用I/O线408将数据的值传送到存储器装置400中或从存储器装置400中传出，例如在页缓冲器422或存储器阵列402之内或之外。页缓冲器 422可以存储在将数据编程到存储器阵列402的相关部分中之前从存储器装置400外部的一或多个装置接收的数据，或者可以存储在将数据发射到存储器装置400外部的一或多个装置之前从存储器阵列402读取的数据。
列解码器414可以接收地址信号(A0-AX)并将其解码为一或多个列选择信号(CSEL1-CSELn)。选择器424(例如，选择电路)可以接收列选择信号(CSEL1-CSELn)并在页缓冲器422中选择表示要从存储器单元404读取或将被编程到存储器单元404中的数据值的数据。所选择的数据可以使用第二数据线418在页缓冲器422与I/O电路426之间传送。
存储器控制单元430可以从外部源或供应器(例如，内部或外部电池、AC-DC转换器等)接收正和负供电信号，例如供应电压(Vcc)434和负供电(Vss)436(例如，接地电位)。在某些实例中，存储器控制单元430可包含调节器428，以在内部提供正或负供电信号。
如前所述，为了读取NAND单元的值，将读取电压施加到所述NAND单元，并将直通电压(Vpass)施加到周围单元。此直通电压可以是高于读取电压但低于用于编程单元的电压的电压。此直通电压可能略微增加存储在周围单元中的电荷。如果单元暴露于直通电压足够的时间(例如，经常读取附近的单元)，则存储在单元中的值可能改变。这种现象称为读取干扰。
为了监视这些读取干扰效应，NAND存储器装置可以具有计数器以计数已经读取特定单元的次数。当计数器超过阈值时，NAND装置执行存储器单元的读取干扰扫描以确定它们是否正遭受读取干扰错误或具有读取干扰错误的危险。读取干扰扫描包括用于确定存储器单元是否遭受当前读取干扰错误或者在不久的将来可能遭受读取干扰错误的操作。读取干扰错误是由于读取干扰效应而导致单元的值发生变化的情况。例如，如果单元表现出利用ECC方法可检测的位错误，则可以检测到当前的读取干扰错误。如果单元电压电平使得向单元施加多于预定数目的Vpass电压可能改变存储在单元中的值，则可以确定在不久的将来遭受读取干扰错误的可能性。在一些实例中，一旦计数器超过阈值，NAND就可以假设单元处于危险中并且简单地将单元复制到新单元并将旧单元标记为无效，而不是进行读取干扰扫描。旧单元最终可被垃圾收集、擦除并重新投入使用。在一些实例中，如果扫描显示细胞正遭受或存在遭受读取干扰错误的危险，则可以采取校正动作。例如，可以将单元的内容复制到不同的单元。
上述方法的一个问题是计数器的粒度。NAND存储器装置无法合理地为NAND中的每一单元保持计数器。与NAND能够存储的情况相比，这将需要更多的存储器来管理 NAND。在一些实例中，NAND可以将计数器保持在超级块层级上。超级块是物理快闪块的集合，其中SB由系统中所有平面上的相同NAND块(按编号)组成。问题是它含有许多块和许多单元-其中一些可能没有被读取干扰足以引起问题。因此，扫描超级块中的所有存储器单元是时间密集的过程。
本领域中使用的一种方法是使用存在于NAND的每一块中的虚设存储器页作为对应NAND页的读取干扰指示符。可以为这些虚设单元分配一组页，并且无论何时对所述组中的任何页执行读取操作，都可以将测试电压施加到虚设页。测试电压可以是Vpass 电压，或者可以是不同的电压。
图5展示应用此方法的实例NAND超级块500的图。示出了两个逻辑单元号(LUN)502、517，每一者具有两个平面505、510、515和520。每一平面具有一组标记为 WL0-WL30的TLC存储器页和两个虚设页，例如在540、545、555、550处。在图5的实例中，页WL0-WL14可以被指派给第一组页，其中虚设页540作为读取干扰指示符。可以将页WL15-30指派给第二组页，其中虚设页555作为读取干扰指示符。如果要从页 530读出值，则可以将Vpass电压施加到附近的单元，例如在525和535。因为读取发生在第一组中的单元中，所以可以将测试电压施加到虚设页540，因为虚设页540是第一组的读取干扰指示符。同样地，在平面0 505的WL15-WL 30上发生的读取导致测试电压被施加到虚设页555。
为了测试单元组是否存在来自读取干扰的影响的位错误的风险，NAND可以扫描对应的读取干扰指示符(虚设页)。如果读取干扰指示符未通过扫描(例如，位错误的数目超过阈值，虚设页上的电压高于存储在其上的值的阈值等)，则NAND存储器装置可以对此组中的所有页进行读取干扰扫描以找到读取干扰错误。具有读取干扰错误或被认为在不久的将来有出现错误的风险的页可将其数据复制到不同物理位置的另一页。然后可以将旧页标记为无效并最终进行垃圾收集和重新使用。
这种方法的问题在于它仍然非常粗糙-需要对许多NAND页进行读取干扰扫描。此外，虚设存储器单元的使用是有问题的，因为虚设单元可能由于边缘处理效应而具有显著差异，因此需要对虚设单元和正常单元上的读取干扰应力之间的关系进行额外的表征工作。此外，由于边缘处理边缘性，虚设WL可能更容易受到缺陷的影响。
在一些实例中公开了系统、方法、机器可读媒体和NAND存储器装置，其利用较高的读取余量单元类型来提供较细粒度的读取干扰指示符而不使用虚设单元。例如，NAND 架构可以具有经配置为SLC或MLC单元的一些单元。SLC或MLC单元具有更多的读取干扰余量-即，在发生位错误之前，这些单元可以承受比TLC或QLC单元更多的进入单元的读取干扰电流泄漏。这些较高余量单元可以用作具有相对较低的读取干扰余量的一组单元的读取干扰指示符。由于这些较高余量单元的页数多于虚设单元的页数，因此这些指示符可以服务于比虚设页更小的页组。这减少了完成读取干扰扫描所需的时间，因为需要扫描的页更少。因此，取决于TLC块中的SLC和MLC WL的数目，减少了当读取计数器超过阈值时扫描和刷新的页数。由于SLC页具有比MLC页更多的读取干扰余量，因此在一些实例中，与分配给MLC页的TLC页相比，将更多TLC页分配给 SLC页用作指示符的组。
这些较高余量单元还可以存储用户数据，但是由于它们的较高余量，几乎不用担心丢失用户数据。这是因为这些较高余量单元用作指示符的组含有具有较低余量且因此将较早地遭受位错误的TLC单元-因此读取干扰扫描可以在任何位错误发生之前或它们仍然可检测时捕获任何位错误。
图6展示应用此方法的实例NAND超级块600的图。LUN0 602的平面0 605可以具有两个SLC页640和660以及两个MLC页625和665以及多个TLC页，例如页 WL2-28(例如，包含TLC页630、635)。SLC和MLC页可以是用于TLC页组的读取干扰指示符。因此，对TLC页的写入可以使对应的测试电压被施加到被指派为所述页的指示符的SLC或MLC页之一(取决于所指派的分组)。在一些实例中，主机数据可以存储在这些指示符中(与使用虚设单元时不同)。由于存在比虚设页更多的SLC和MLC页，因此由指示符页服务的页组更小，且因此用于确定需要修复哪些页的读取干扰扫描操作可花费更少的时间。
在一些实例中，指派给由SLC指示符服务的组的TLC页的数目可以大于指派给由MLC指示符服务的组的TLC页的数目。这是由于SLC页的读取干扰余量高于MLC页。
在一些实例中，读取计数器仍然可以用于整个超级块(例如，超级块600)，并且一旦计数器超过阈值，NAND存储器控制器就可以首先扫描SLC和MLC读取干扰指示符以确定是否应该测试由所述SLC或MLC页服务的组中的对应TLC单元。例如，可以利用SLC和MLC页的位错误率，可以比较页的值，可以确定电压(并与阈值进行比较)等。如果指示符页上的读取干扰扫描指示组中的TLC单元可能存在读取干扰错误，则系统可扫描特定组中的页。
由于SLC和MLC具有较高的读取干扰余量，因此用于确定TLC单元组应该进行读取干扰扫描的触发可以与用于确定SLC或MLC单元本身是否将遭受读取干扰错误或可能在不久的将来遭受读取干扰错误的触发不同。例如，电压阈值可以与预期的正常电压进行比较。
在图6的实例中，SLC页640可以用作WL2-WL8的读取干扰指示符，MLC页625 可以用作WL8-WL14的读取干扰指示符。类似地，SLC 660可以用作WL15-WL21的读取干扰指示符，并且MLC 665可以用作WL22-WL28的读取干扰指示符。因此，对TLC 630的写入可以使得测试电压(例如，Vpass电压、读取电压等)被施加到SLC 640。受益于本发明的本领域普通技术人员将理解，将页组织成组以及用作读取干扰指示符的高余量单元的指派可以不同于图6中公开的那些。例如，可以使用其它分组。在一些实例中，由于SLC具有比MLC页更多的余量，因此SLC页可以用作比MLC页更大的单元组的读取干扰指示符。
在图6的实例中，如果超级块600的读取计数器超过阈值，则可以扫描SLC和MLC页。例如，对于LUN 0的平面0 605，可以扫描SLC页640、660和MLC页625和665 以确定是否需要扫描这些页用作指示符的TLC页组。例如，如果SLC页640的电压电平高于阈值，则可以扫描TLC页WL2-WL8以找到读取干扰错误。如果MLC页625具有高于阈值的电压电平，则可以扫描TLC页WL8-WL14。此过程可以应用于超级块中的所有指示符页和页组。
现在转向图7，根据本发明的一些实例示出了用于读取页的方法700的流程图。在操作710，控制器可以接收读取NAND中的第一页的请求。例如，TLC单元。在操作 715，可以将测试电压施加到指派给第一页是其成员的组的读取干扰指示符页。读取干扰指示符页可以是具有比第一页更高的读取干扰余量的页。在操作720，可以读取第一页的值(例如，从感测放大器)。如果读取请求是针对指示符单元，则可以将读取电压施加到读取干扰指示符单元以读取存储在其中的用户数据的值。在一些实例中，然后可以在施加读取电压以读取值之后施加直通电压。在操作725，控制器可以递增用于第一页所属的组织单元的读取计数器。例如，用于第一页所属的超级块的读取计数器。
现在转向图8，根据本发明的一些实例示出了读取干扰扫描的方法800。在操作815，可以将读取计数器与阈值进行比较。读取计数器可以对针对NAND的超级块或其它组织单元内的物理页发出的读取请求的数目进行计数。NAND的组织单元可以是具有大量物理页的任何组织单元(例如，块、平面等)，其超过由特定读取干扰指示符服务的每一组页中的单元的数量。在每一读取操作之后(例如，在图7的操作725之后)、在NAND控制器的空闲周期期间、每个预定时间周期(例如，每小时一次、每天一次、每周一次)等等，可以将读取计数器与阈值进行比较。
如果在操作820处读取计数器低于或等于阈值，则所述方法可以结束。如果计数器高于阈值，则NAND存储器设备可以在操作825处扫描由读取计数器(例如，超级块)服务的NAND的组织单元中的页组的至少一个读取干扰指示符。扫描相应的读取干扰指示符可以包含扫描位错误，将读取干扰指示符页中的电压与阈值电压进行比较等。可以将阈值电压选择为与TLC单元中的位错误或近位错误相关的电压。例如，电压A可以对应于第一位值，并且电压B可以对应于TLC单元的第二位值，其中电压B大于电压A。同样地，电压C表示对应于存储在读取干扰指示符中的位。阈值可以是C+(B-A)-x的电压。X可以是裕度电压。在一些实例中，x可以是针对单个读取干扰效应的预期电压增益(例如，如果预期每个读取干扰将X伏增加到单元，则边缘是X)乘以预定数量的读取。因此，边缘x确定NAND对扫描组成员的灵敏度。较高的x表示NAND将移动经历较低读取效果的单元而不是较低的x。随着x越低，读取干扰错误的可能性越大。
在操作830处确定至少一个读取干扰指示符是否指示组中的页可能具有读取干扰错误或者可能很快可能具有读取干扰错误。如果在操作830处确定为否(例如，在读取干扰指示符中没有位错误，或者读取干扰指示符中的电压低于阈值)，则所述方法结束。如果在操作830处的确定为是(例如，存在位错误，或者电压高于阈值)，则在操作835处，可以扫描对应于至少一个读取指示符的组中的页并且如果在这些单元中发现或可能存在任何读取干扰错误，则可以采取补救措施。在操作815处，对于由读取计数器服务的超过阈值的组织单元中的每个特定读取干扰指示符，可以采取825和835的操作。
图9展示根据本发明的一些实例的存储器装置915的实例框图。存储器装置915可以是存储器装置115的实例。存储器装置915可以包含管理器925、表930、控制器935、读取组件950、ECC组件940。管理器925可以是管理器125的实例，表930可以是表 130的实例，控制器935可以是控制器135的实例，并且ECC组件940可以是ECC组件140的实例。读取组件950可以处理来自主机装置的读取请求，包含确定页组和相应的读取干扰指示符页。在接收到读取请求时，读取组件950可以将读取电压施加到所请求的页以读取页的值。读取组件950还可以将测试电压施加到与所请求的页所在的组相对应的读取干扰指示符。读取组件950可以在接收到读取请求时递增读取计数器。ECC 组件940可以针对阈值检查读取计数，并且如果读取计数大于阈值，则ECC组件940 可以(经由读取组件950)扫描一或多个读取干扰指示符页以确定是否指示读取干扰。如果指示了读取干扰，则ECC 940可以扫描与指示读取干扰的那些读取干扰指示符页相对应的组内的页。ECC 940可以移动指示当前读取干扰错误的页或者指示将来可能的读取干扰错误。可以基于超过阈值的多个位错误(由ECC确定)、超过阈值的电压电平等来指示读取干扰。
图10展示了示例性机器1000的框图，在所述示例性机器1000上可以执行本文所讨论的任何一或多种技术(例如，方法)。在备选实施例中，机器1000可以作为独立装置操作或者可以连接(例如，联网)到其它机器。在联网部署中，机器1000可以在服务器- 客户端网络环境中以服务器机器，客户端机器或两者的能力运行。在实例中，机器1000 可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器1000可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备，IoT装置、汽车系统或任何能够执行指定所述机器要采取的动作的指令(依序或以其它方式)的机器。此外，虽然仅展示了单个机器，但术语“机器”还应被视为包含单独或联合执行一组(或多组)指令以执行本文所讨论的任何一或多种方法(如云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文所述，实例可以包含逻辑、组件、装置、包或机制，或者可以由逻辑、组件、装置、包或机制操作。电路是在有形实体中实现的电路的集合(例如，组)，其包含硬件(例如，简单电路、门、逻辑等)。电路成员资格可能会随着时间的推移而变得灵活并成为硬件可变性的基础。电路包含可以单独或组合地在操作时执行特定任务的成员。在实例中，电路的硬件可以不可变地设计以执行特定操作(例如，硬连线)。在实例中，电路的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含物理(例如，磁性、电、可移动的不变聚集粒子的放置等)修改的计算机可读媒体以编码特定操作的指令。在连接物理组件时，硬件组件的基础电特性例如从绝缘体变为导体，反之亦然。所述指令使参与的硬件(例如，执行单元或加载机构)能够通过可变连接在硬件中创建电路的成员，以在操作时执行特定任务的部分。因此，当装置操作时，计算机可读媒体通信地耦合到电路的其它组件。在实例中，任何物理组件可以用在多于一个电路的多于一个的成员中。例如，在操作中，执行单元可以在一个时间点用在第一电路的第一电路中，并且由第一电路中的第二电路重用，或者在不同时间由第二电路中的第三电路重用。
机器(例如，计算机系统)1000(例如，主机装置105、存储器装置110等)可以包含硬件处理器1002(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核或其任何组合，例如存储器控制器115等)、主存储器1004和静态存储器1006，其中的一些或全部可以经由互连链路(例如，总线1008)彼此通信。机器1000还可以包含显示单元 1010、字母数字输入装置1012(例如，键盘)和用户界面(UI)导航设备1014(例如，鼠标)。在实例中，显示单元1010、输入装置1012和UI导航装置1014可以是触摸屏显示器。机器1000可以另外包含存储装置(例如，驱动单元)1016、信号生成装置1018(例如，扬声器)、网络接口装置1020，以及一个或多个传感器1016，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器1000可以包含输出控制器1028，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)，近场通信(NFC)等) 连接以通信或控制一或多个外围装置(例如，打印机、读卡器等)。
存储装置1016可以包含机器可读媒体1022，上面存储一或多个数据结构或指令集1024(例如，软件)，其体现本文描述的任何一或多种技术或功能或由所述技术或功能使用。指令1024还可以在由机器1000执行期间完全或至少部分地驻留在主存储器1004 内、静态存储器1006内或硬件处理器1002内。在实例中，硬件处理器1002、主存储器 1004、静态存储器1006或存储装置1016中的一个或任何组合可以构成机器可读媒体 1022。
虽然机器可读媒体1022被示为单个媒体，但术语“机器可读媒体”可包含被配置为存储所述一或多个指令1024的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓存和服务器)。
术语“机器可读媒体”可以包含能够存储、编码或携载用于由机器1000执行并且使机器1000执行本公开的任何一或多种技术的指令或者能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，集合机器可读媒体包含机器可读媒体，其具有多个具有不变(例如，静止)质量的粒子。因此，集合的机器可读媒体不是暂时传播信号。集合机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和闪存装置；磁盘，例如内部硬盘和可移除磁盘；磁光盘；以及CD-ROM和DVD-ROM 磁盘。
指令1024(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置1021上，可以由存储器1004访问以供处理器1002使用。存储器1004(例如，DRAM)通常是快速但易失性的，因此是与存储装置1021(例如，SSD)不同类型的存储装置，其适合于长期存储，包含处于“关闭”状态时。用户或机器1000使用的指令1024或数据通常被加载到存储器1004中以供处理器1002使用。当存储器1004已满时，可以分配来自存储装置1021的虚拟空间以补充存储器1004。然而，因为存储器1021装置通常比存储器 1004慢，并且写入速度通常是读取速度的至少两倍，所以使用虚拟存储器可以极大地减少由于存储装置等待时间引起的用户体验(与存储器1004相比，例如，DRAM)。此外，将存储装置1021用于虚拟存储器可以大大减少存储装置1021的可用寿命。
与虚拟存储器形成对比，虚拟存储器压缩(例如，内核特征“ZRAM”)使用存储器的一部分作为压缩块存储来避免对存储装置1021的寻呼。寻呼发生在压缩块中直到有必要将这样的数据写入到存储装置1021。虚拟存储器压缩增加了存储器1004的可用大小，同时减少了存储装置1021上的磨损。
针对移动电子装置或移动存储器优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含多个并行接口(例如，8位并行接口)及主机装置，并且通常是可移除的并且与主机装置分离的组件。相比之下，eMMCTM装置连接到电路板并被视为主机装置的组件，其读取速度可与基于串行ATATM(串行AT (高级技术)附件或SATA)的SSD装置相媲美。然而，对移动装置性能的需求持续增加，例如完全启用虚拟或增强现实装置，利用增加的网络速度等。响应于这种需求，存储装置已从并行通信接口转变到串行通信接口。通用闪存(UFS)装置(包含控制器和固件)使用具有专用读/写路径的低压差分信号(LVDS)串行接口与主机装置进行通信，从而进一步提高读/写速度。
指令1024还可以通过利用多种传输协议中的任何一种(例如，帧中继、网际协议(IP)、发射控制协议(TCP)、用户数据报协议(UDP)、超文本传输协议(HTTP)等)经由网络接口装置1020在使用发射媒体的通信网络1026上发射或接收。示例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(POTS)网络，和无线数据网络(例如，电气和电子工程师协会(IEEE) 802.11标准系列，其被称为IEEE 802.16标准系列，其被称为)、IEEE 802.15.4标准系列、对等(P2P)网络等。在实例中，网络接口装置1020可以包含一或多个物理插孔(例如，以太网、同轴或电话插孔)或一或多个天线以连接到通信网络1026。在实例中，网络接口装置1020可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个进行无线通信。术语“传输媒体”应被视为包含能够存储、编码或携载由机器1000执行的指令的任何无形媒体，并且包含数字或模拟通信信号或其它无形媒体以促进这种软件的通信。
以上详细描述包含对附图的参考，附图形成详细描述的一部分。附图通过图示的方式展示了可以实施本发明的具体实施例。这些实施方案在本文中也称为“实施例”。这些示例可以包含除了展示或描述的元件之外的元件。然而，本发明人还考虑了仅提供所展示或描述的那些元件的实例。此外，本发明人还考虑使用关于特定实例(或其一或多个方面)或关于本文中所展示或描述的其它实例(或其一或多个方面)展示或描述的那些元件(或其一或多个方面)的任何组合或置换的实例。
在本文件中，术语“一(a/an)”在专利文献中是常见的，包含一个或多于一个，独立于“至少一个”或“一或多个”的任何其它实例或用法。在本文件中，术语“或”用于表示非排他性的，使得除非另有说明，否则“A或B”可以包含“A但不是B”、“B但不是A”和“A和B”。在所附权利要求中，术语“包含”和“其中”用作相应术语“包含”和“其中”的普通英语等效物。此外，在以下权利要求中，术语“包含”和“包括”是开放式的，即，包含除了在权利要求中的这样的术语之后列出的元素之外元素的系统、装置、物品或过程仍然是被视为属于所述权利要求书的范围内。此外，在以下权利要求中，术语“第一”，“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。
在各种实例中，本文描述的组件、控制器、处理器、单元、引擎或表可以包含存储在物理装置上的物理电路或固件等。如本文中所使用，“处理器”表示任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含一组处理器或多核装置。
本文中使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如在晶片或裸片下面的平面，而不管衬底在任何时间点的实际定向。术语“竖直”是指垂直于如上定义的水平面的方向。无论衬底的定向如何，相对于位于衬底的顶部或暴露表面上的传统平面或表面，定义诸如“在……上”、“在…上方”和“在…下方”的介词，而“在……上”旨在表明一个结构相对于位于其上的另一个结构的直接接触(在没有相反的明确指示的情况下)；术语“在……上方”和“在……下方”明确地旨在识别结构(或层，特征等)的相对置放，其明确地包含但不限于所识别的结构之间的直接接触，除非明确指出如此。类似地，术语“在…上方”和“在…下方”不限于水平定向，因为如果结构在某个时间点是所讨论的构造的最外部分，那么所述结构可以在参考结构“上方”，即使这种结构相对于参考结构竖直而非在水平定向上延伸。
本文中所使用的术语“晶片”和“衬底”通常是指其上形成集成电路的任何结构，并且还涉及在集成电路制造的各个阶段期间的这种结构。因此，以下详细描述不应被视为具有限制意义，并且各种实施例的范围仅由所附权利要求以及这些权利要求所赋予的等效物的全部范围来限定。
根据本发明且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文所使用，方向形容词将相对于其上形成存储器单元的衬底的表面(即，竖直结构将被视为远离衬底表面延伸，竖直结构的底端将被视为最靠近衬底表面的一端和竖直结构的顶端将作为离衬底表面最远的一端)。
如本文中所使用，除非另有说明，否则方向形容词，例如水平、竖直、法线、平行，垂直等，可以指相对定向，并且不旨在要求严格遵守特定的几何特性。例如，如本文所使用，竖直结构不需要严格垂直于衬底的表面，而是可以替代地通常垂直于衬底的表面，并且可以与衬底的表面形成锐角(例如，在60和120度之间等)。
在本文描述的一些实施例中，可以将不同的掺杂配置应用于源极侧选择栅极(SGS)、控制栅极(CG)和漏极侧选择栅极(SGD)，其中的每一个在此实例中可以由多晶硅形成或至少包含多晶硅，结果使得这些层(例如，多晶硅等)在暴露于蚀刻溶液时可以具有不同的蚀刻速率。例如，在3D半导体装置中形成单片柱的过程中，SGS和CG可以形成凹槽，而SGD可以保持较少凹陷或甚至不凹陷。因此，这些掺杂配置可以通过使用蚀刻溶液(例如，四甲基氢氧化铵(TMCH))选择性地蚀刻到3D半导体装置中的不同层(例如， SGS，CG和SGD)中。
如本文所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。将存储器单元置于预期状态的操作在本文中称为“编程”，并且可包含写入到存储器单元或从存储器单元擦除(例如，存储器单元可被编程到擦除状态)。
根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、通信、调整、推导、定义、利用、修改、应用等)一定数量的磨损周期或磨损状态(例如，记录磨损周期、在存储器装置进行操作时计算存储器装置的操作、跟踪它启动的存储装置的操作、评估对应于磨损状态的存储装置特性等)。
根据本公开的一或多个实施例，存储器访问装置可以被配置为利用每个存储器操作向存储器装置提供磨损周期信息。存储器装置控制电路(例如，控制逻辑)可以被编程为补偿对应于磨损周期信息的存储器装置性能变化。存储器装置可接收磨损周期信息并响应于磨损周期信息确定一或多个操作参数(例如，值、特性)。
应理解，当一个元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，它可以直接在另一元件上，与另一元件连接或耦合，或者中间元件可以存在。相反，当元件被称为“直接在另一元件上”，“直接连接到另一元件”或“直接与另一元件耦合”时，不存在中间元件或层。如果两个元件在附图中展示为用线连接其，则除非另有说明，否则这两个元件可以耦合或直接耦合。
本文中描述的方法实例可以至少部分地是机器或计算机实现的。一些实例可以包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如以上实例中描述的方法。这种方法的实现可以包含代码，例如微代码、汇编语言代码、更高级语言代码等。此类代码可包含用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，代码可以有形地存储在一或多个易失性或非易失性有形计算机可读媒体上，例如在执行期间或在其它时间。这些有形计算机可读媒体的实例可包含但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用闪存 (UFS)装置、嵌入式MMC(eMMC)装置等。
以上描述旨在是说明性的而非限制性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。在阅读以上描述后，例如本领域普通技术人员可以使用其它实施例。提交时的理解是，它不会用于解释或限制权利要求书的范围或含义。而且，在以上详细描述中，各种特征可以组合在一起以简化本公开。这不应被解释为意图未请求专利保护的公开特征对于任何权利要求是必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求书在此并入具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求所赋予的等效物的全部范围来确定。
其它注释和实例
实例1是一种NAND存储器装置，其包括：NAND单元池；和控制器，其执行使控制器执行操作的指令，所述操作包括：接收读取NAND单元池的指示页的命令；及响应于接收命令，将测试电压施加到NAND单元池的第二页，其中第二页是与包含第一页的NAND单元池的一组页对应的读取干扰指示符页，且读取干扰指示符页由具有比第一页更大的读取干扰余量的类型的NAND单元构成。
在实例2中，实例1的主题可选地包含其中所述操作进一步包括：将读取电压施加到所指示的页以读取存储在第一页中的值，以及使读取计数器递增。
在实例3中，实例2的主题可选地包含其中所述操作进一步包括：确定所述读取计数器大于阈值；响应于确定读取计数器大于阈值，扫描第二页以确定针对所述组页指示读取干扰；及响应于确定针对所述组页指示了读取干扰，扫描所述组页中的每个页，包含第一页，以确定是否指示了读取干扰。
在实例4中，实例3的主题可选地包含其中扫描第二页以确定是否针对所述组页指示读取干扰的操作包括读取第二页的值并确定错误的位的数目超过阈值。
在实例5中，实例2-4中的任何一或多个的主题可选地包含其中所述操作进一步包括：确定所述读取计数器大于阈值；响应于确定读取计数器大于阈值，扫描第二页以确定是否针对所述组页指示了读取干扰；及响应于确定并未针对所述组页指示读取干扰，避免扫描所述组页中的任何页。
在实例6中，实例1-5中的任何一或多个的主题可选地包含其中所述读取干扰指示符页是单级单元(SLC)或多级单元(MLC)，并且所指示的页是三级单元(TLC)。
在实例7中，实例1-6中的任何一或多个的主题可选地包含其中读取干扰指示符页与第一页在同一块中。
在实例8中，实例1-7中任一或多个的主题任选地包含其中测试电压是直通电压。
在实例9中，实例1-8中的任何一或多个的主题可选地包含其中由于对第一页的读取操作的结果，不将测试电压施加到第二页。
实例10是由NAND存储器装置执行的方法，所述方法包括：接收命读取NAND存储器装置中的NAND单元池的指示页的命令；响应于接收命令，将测试电压施加到 NAND单元池的第二页，其中第二页是与包含第一页的NAND单元池的一组页对应的读取干扰指示符页，且读取干扰指示符页由具有比第一页更大的读取干扰余量的类型的 NAND单元构成。
在实例11中，实例10的主题可选地包含其中所述方法进一步包括将读取电压施加到指示的页以读取存储在第一页中的值，及使读取计数器递增。
在实例12中，实例11的主题可选地包含其中所述方法进一步包括：确定所述读取计数器大于阈值；响应于确定读取计数器大于阈值，扫描第二页以确定针对所述组页指示读取干扰；及响应于确定针对所述组页指示了读取干扰，扫描所述组页中的每个页，包含第一页，以确定是否指示了读取干扰。
在实例13中，实例12的主题可选地包含其中扫描第二页以确定是否针对所述组页指示了读取干扰包括读取第二页的值并确定错误的位的数目超过阈值。
在实例14中，实例11-13中的任何一或多个的主题可选地包含其中所述方法进一步包括：确定所述读取计数器大于阈值；响应于确定读取计数器大于阈值，扫描第二页以确定是否针对所述组页指示了读取干扰；及响应于确定并未针对所述组页指示读取干扰，避免扫描所述组页中的任何页。
在实例15中，实例10-14中的任何一或多个的主题可选地包含其中所述读取干扰指示符页是单级单元(SLC)或多级单元(MLC)，并且所指示的页是三级单元(TLC)。
在实例16中，实例10-15中的任何一或多个的主题可选地包含其中读取干扰指示符页与第一页在同一块中。
在实例17中，实例10-16中任一或多个的主题任选地包含其中测试电压是直通电压。
在实例18中，实例10-17中的任何一或多个的主题可选地包含其中由于对第一页的读取操作，不将测试电压施加到第二页。
实例19是一种机器可读媒体，其包括指令，当由机器执行时，使得机器执行包括以下操作的操作：接收读取NAND单元池的指示页的命令；响应于接收命令，将测试电压施加到NAND单元池的第二页，其中第二页是与包含第一页的NAND单元池的一组页对应的读取干扰指示页，以及读取干扰指示器页由具有比第一页更大的读取干扰余量的类型的NAND单元构成。
在实例20中，实例19的主题可选地包含其中所述操作进一步包括：将读取电压施加到所指示的页以读取存储在第一页中的值，以及使读取计数器递增。
在实例21中，实例20的主题可选地包含其中所述操作进一步包括：确定所述读取计数器大于阈值；响应于确定读取计数器大于阈值，扫描第二页以确定针对所述组页指示读取干扰；及响应于确定针对所述组页指示了读取干扰，扫描所述组页中的每个页，包含第一页，以确定是否指示了读取干扰。
在实例22中，实例21的主题可选地包含其中扫描第二页以确定是否针对所述组页指示读取干扰的操作包括读取第二页的值并确定错误的位的数目超过阈值。
在实例23中，实例20-22中的任何一或多个的主题可选地包含其中所述操作进一步包括：确定所述读取计数器大于阈值；响应于确定读取计数器大于阈值，扫描第二页以确定是否针对所述组页指示了读取干扰；及响应于确定并未针对所述组页指示读取干扰，避免扫描所述组页中的任何页。
在实例24中，实例19-23中的任何一或多个的主题可选地包含其中所述读取干扰指示符页是单级小区(SLC)或多级小区(MLC)，并且所指示的页是三级小区(TLC)。
在实例25中，实例19-24中的任何一或多个的主题可选地包含其中读取干扰指示符页与第一页在同一块中。
在实例26中，实例19-25中任一或多个的主题任选地包含其中测试电压是直通电压。
在实例27中，实例19-26中的任何一或多个的主题可选地包含其中由于对第一页的读取操作，不将测试电压施加到第二页。
实例28是NAND存储器装置，其包括：用于接收读取NAND单元池的指示页的命令的装置；用于响应于接收命令而将测试电压施加到NAND单元池的第二页的装置，其中第二页是与包含第一页的NAND单元池的一组页对应的读取干扰指示符页，且读取干扰指示符页由具有比第一页更大的读取干扰余量的类型的NAND单元构成。
在实例29中，实例28的主题可选地包含其中所述装置进一步包括用于将读取电压施加到所指示的页以读取存储在第一页中的值的装置，以及用于使读取计数器递增的装置。
在实例30中，实例29的主题可选地包含其中所述装置进一步包括：用于确定所述读取计数器大于阈值的装置；用于响应于确定读取计数器大于阈值而扫描第二页以确定针对所述组页指示读取干扰的装置；及用于响应于确定针对所述组页指示了读取干扰而扫描所述组页(包含第一页)中的每个页以确定是否指示了读取干扰的装置。
在实例31中，实例30的主题可选地包含其中扫描第二页以确定是否针对所述组页指示了读取干扰包括用于读取第二页的值并确定错误的位的数目超过阈值的装置。
在实例32中，实例29-31中的任何一或多个的主题可选地包含其中所述装置进一步包括：用于确定所述读取计数器大于阈值的装置；用于响应于确定读取计数器大于阈值而扫描第二页以确定是否针对所述组页指示读取干扰的装置及用于响应于确定并未针对所述组页指示读取干扰而避免扫描所述组页中的任何页的装置。
在实例33中，实例28-32中的任何一或多个的主题可选地包含其中所述读取干扰指示符页是单级单元(SLC)或多级单元(MLC)，并且所指示的页是三级单元(TLC)。
在实例34中，实例28-33中的任何一或多个的主题可选地包含其中读取干扰指示符页与第一页在同一块中。
在实例35中，实例28-34中任一或多个的主题任选地包含其中测试电压是直通电压。
在实例36中，实例28-35中的任何一或多个的主题可选地包含其中由于对第一页的读取操作，测试电压未被施加到第二页。

Claims (21)

1.一种NAND存储器装置，其包括：
NAND单元池；以及
控制器，其执行致使所述控制器执行操作的指令，所述操作包括：
接收读取所述NAND单元池的经指示页的命令；以及
响应于接收到所述命令，将测试电压施加到所述NAND单元池的第二页，其中所述第二页是与包含所述第一页的所述NAND单元池的一组页对应的读取干扰指示符页，且所述读取干扰指示符页由具有比所述第一页大的读取干扰余量的类型的NAND单元构成。
2.根据权利要求1所述的NAND存储器装置，其中所述操作进一步包括将读取电压施加到所述经指示页以读取存储在所述第一页中的值，以及递增读取计数器。
3.根据权利要求2所述的NAND存储器装置，其中所述操作进一步包括：
确定所述读取计数器大于阈值；
响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定针对所述组页指示读取干扰；以及
响应于确定针对所述组页指示所述读取干扰，扫描所述组页中包含所述第一页的每一页以确定是否指示读取干扰。
4.根据权利要求3所述的NAND存储器装置，其中扫描所述第二页以确定是否针对所述组页指示所述读取干扰的所述操作包括读取所述第二页的所述值并确定出错的位数目超过阈值。
5.根据权利要求2所述的NAND存储器装置，其中所述操作进一步包括：
确定所述读取计数器大于阈值；
响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定是否针对所述组页指示读取干扰；以及
响应于确定没有针对所述组页指示所述读取干扰，避免扫描所述组页中的任何页。
6.根据权利要求1所述的NAND存储器装置，其中所述读取干扰指示符页是单电平单元SLC或多电平单元MLC，且所述经指示页是三电平单元TLC。
7.根据权利要求1所述的NAND存储器装置，其中所述读取干扰指示符页与所述第一页在同一块中。
8.根据权利要求1所述的NAND存储器装置，其中所述测试电压是直通电压。
9.根据权利要求1所述的NAND存储器装置，其中不作为对所述第一页的读取操作的结果而将所述测试电压施加到所述第二页。
10.一种由NAND存储器装置执行的方法，所述方法包括：
接收读取所述NAND存储器装置中的NAND单元池的经指示页的命令；以及
响应于接收到所述命令，将测试电压施加到所述NAND单元池的第二页，其中所述第二页是与包含所述第一页的所述NAND单元池的一组页对应的读取干扰指示符页，且所述读取干扰指示符页由具有比所述第一页大的读取干扰余量的类型的NAND单元构成。
11.根据权利要求10所述的方法，其中所述方法进一步包括将读取电压施加到所述经指示页以读取存储在所述第一页中的值，以及递增读取计数器。
12.根据权利要求11所述的方法，其中所述方法进一步包括：
确定所述读取计数器大于阈值；
响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定针对所述组页指示读取干扰；以及
响应于确定针对所述组页指示所述读取干扰，扫描所述组页中包含所述第一页的每一页以确定是否指示读取干扰。
13.根据权利要求12所述的方法，其中扫描所述第二页以确定是否针对所述组页指示所述读取干扰包括读取所述第二页的所述值并确定出错的位数目超过阈值。
14.根据权利要求11所述的方法，其中所述方法进一步包括：
确定所述读取计数器大于阈值；
响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定是否针对所述组页指示读取干扰；以及
响应于确定没有针对所述组页指示所述读取干扰，避免扫描所述组页中的任何页。
15.根据权利要求10所述的方法，其中所述读取干扰指示符页是单电平单元SLC或多电平单元MLC，且所述经指示页是三电平单元TLC。
16.一种机器可读媒体，其包括指令，所述指令当由机器执行时致使所述机器执行包括以下各项的操作：
接收读取NAND单元池的经指示页的命令；以及
响应于接收到所述命令，将测试电压施加到所述NAND单元池的第二页，其中所述第二页是与包含所述第一页的所述NAND单元池的一组页对应的读取干扰指示符页，且所述读取干扰指示符页由具有比所述第一页大的读取干扰余量的类型的NAND单元构成。
17.根据权利要求16所述的NAND存储器装置，其中所述操作进一步包括将读取电压施加到所述经指示页以读取存储在所述第一页中的值，以及递增读取计数器。
18.根据权利要求17所述的NAND存储器装置，其中所述操作进一步包括：
确定所述读取计数器大于阈值；
响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定针对所述组页指示读取干扰；以及
响应于确定针对所述组页指示所述读取干扰，扫描所述组页中包含所述第一页的每一页以确定是否指示读取干扰。
19.根据权利要求18所述的NAND存储器装置，其中扫描所述第二页以确定是否针对所述组页指示所述读取干扰的所述操作包括读取所述第二页的所述值并确定出错的位数目超过阈值。
20.根据权利要求17所述的NAND存储器装置，其中所述操作进一步包括：
确定所述读取计数器大于阈值；
响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定是否针对所述组页指示读取干扰；以及
响应于确定没有针对所述组页指示所述读取干扰，避免扫描所述组页中的任何页。
21.根据权利要求16所述的NAND存储器装置，其中所述读取干扰指示符页是单电平单元SLC或多电平单元MLC，且所述经指示页是三电平单元TLC。
CN201811291888.3A 2017-10-31 2018-10-31 Slc页读取 Pending CN109727622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/799,655 US10755793B2 (en) 2017-10-31 2017-10-31 SLC page read
US15/799,655 2017-10-31

Publications (1)

Publication Number Publication Date
CN109727622A true CN109727622A (zh) 2019-05-07

Family

ID=66244259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811291888.3A Pending CN109727622A (zh) 2017-10-31 2018-10-31 Slc页读取

Country Status (2)

Country Link
US (2) US10755793B2 (zh)
CN (1) CN109727622A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111078149A (zh) * 2019-12-18 2020-04-28 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US11688473B2 (en) 2017-10-31 2023-06-27 Micron Technology, Inc. SLC page read

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549548B1 (ko) * 2018-05-08 2023-06-30 에스케이하이닉스 주식회사 메모리 시스템, 그것의 동작 방법 및 전자 장치
US10580481B1 (en) * 2019-01-14 2020-03-03 University Of Virginia Patent Foundation Methods, circuits, systems, and articles of manufacture for state machine interconnect architecture using embedded DRAM
KR20210022262A (ko) 2019-08-20 2021-03-03 삼성전자주식회사 비휘발성 메모리 장치
US11062756B2 (en) * 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
KR20210088996A (ko) * 2020-01-07 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008118705A1 (en) * 2007-03-28 2008-10-02 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
CN101339526A (zh) * 2007-06-19 2009-01-07 三星电子株式会社 检测由于读干扰而造成的位错误的存储系统及其方法
CN101432819A (zh) * 2006-05-04 2009-05-13 美光科技公司 用于在非易失性存储器装置中读取多电平单元的方法
CN102426859A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 检测读取速度受到干扰的方法和检测编程干扰的方法
CN103827971A (zh) * 2011-07-28 2014-05-28 桑迪士克科技股份有限公司 具有使用多页的组合验证的加速的写入后读取的非易失性存储器和方法
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
US20160078960A1 (en) * 2014-09-12 2016-03-17 Sandisk Technologies Inc. Method and apparatus for writing data to non-volatile memory
CN105874541A (zh) * 2014-03-17 2016-08-17 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
US20170076811A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Proxy wordline stress for read disturb detection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123422B2 (en) * 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
TWI430092B (zh) * 2011-10-27 2014-03-11 Silicon Motion Inc 三階儲存單元的快閃記憶體裝置及其控制方法
US10545810B2 (en) * 2016-12-22 2020-01-28 Western Digital Technologies, Inc. Method and apparatus for monitoring non-volatile memory read errors using background media scan
US10755793B2 (en) 2017-10-31 2020-08-25 Micron Technology, Inc. SLC page read

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432819A (zh) * 2006-05-04 2009-05-13 美光科技公司 用于在非易失性存储器装置中读取多电平单元的方法
WO2008118705A1 (en) * 2007-03-28 2008-10-02 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
CN101339526A (zh) * 2007-06-19 2009-01-07 三星电子株式会社 检测由于读干扰而造成的位错误的存储系统及其方法
CN103827971A (zh) * 2011-07-28 2014-05-28 桑迪士克科技股份有限公司 具有使用多页的组合验证的加速的写入后读取的非易失性存储器和方法
CN102426859A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 检测读取速度受到干扰的方法和检测编程干扰的方法
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN105874541A (zh) * 2014-03-17 2016-08-17 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
US20160078960A1 (en) * 2014-09-12 2016-03-17 Sandisk Technologies Inc. Method and apparatus for writing data to non-volatile memory
US20170076811A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Proxy wordline stress for read disturb detection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张旋等: "基于多精度感知的MLC闪存比特翻转译码算法", 《计算机测量与控制》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688473B2 (en) 2017-10-31 2023-06-27 Micron Technology, Inc. SLC page read
CN111078149A (zh) * 2019-12-18 2020-04-28 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111078149B (zh) * 2019-12-18 2023-09-26 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
US20190130983A1 (en) 2019-05-02
US20200365219A1 (en) 2020-11-19
US11688473B2 (en) 2023-06-27
US10755793B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
US11842054B2 (en) Prioritized security
CN109727622A (zh) Slc页读取
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
KR102326385B1 (ko) 최적화된 스캔 간격
KR102362767B1 (ko) 정정 불가능 ecc
CN109427404A (zh) 用于电压降级感知nand阵列管理的nand装置、方法和系统
CN109727628A (zh) 块读取计数电压调整
CN109726035A (zh) 用以防止数据丢失的eol性能节流
US11705201B2 (en) Log data storage for flash memory
WO2019046084A1 (en) SECURE ERASING FOR DATA CORRUPTION
US20190066817A1 (en) Erase page check
US20210407600A1 (en) Memory device error detection with improved scanning
CN110459256A (zh) 动态p2l异步功率损耗降低
WO2021035551A1 (en) Write buffer control in managed memory system
US20220019507A1 (en) Reactive read based on metrics to screen defect prone memory blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190507