CN109726507A - 一种高效的多功能验证平台及方法 - Google Patents
一种高效的多功能验证平台及方法 Download PDFInfo
- Publication number
- CN109726507A CN109726507A CN201910043271.8A CN201910043271A CN109726507A CN 109726507 A CN109726507 A CN 109726507A CN 201910043271 A CN201910043271 A CN 201910043271A CN 109726507 A CN109726507 A CN 109726507A
- Authority
- CN
- China
- Prior art keywords
- case
- file
- verification
- instruction
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开一种高效的多功能验证平台及方法,平台包括测试平台TB,包含测试平台顶层文件和测试平台所需宏定义;内存模块MEMORY,包含内存所需初始化数据;网表模块NETLIST,包含后仿网表和延时文件;RTL模块RTL,包含待验证的设计和测试平台所需的模型;执行模块RUN,包含测试平台的配置文件和执行文件,所述执行文件包括run.sh文件和cov.sh文件;测试用例模块TC,包含测试case和公用的函数。本发明的多功能验证平台及方法不仅能够单独验证一个case和并行验证多个case,验证的结果相互独立,有各自的空间保存,并且在系统级验证时CPU和验证环境的数据交互简单清晰,提高了验证效率,除此之外,验证平台的搭建和维护也相对简单。
Description
技术领域
本发明涉及数字集成电路设计领域,尤其涉及一种高效的多功能验证平台及方法。
背景技术
随着芯片制造工艺不断进步和集成度不断提高,集成电路经历了小规模集成、中规模集成、大规模集成、超大规模集成,以及现在的特大规模集成的发展阶段。电路规模的不断增大,设计功能的日益增多,验证工作面临新的挑战。摩尔定律指出集成芯片可容纳的晶体管数目,每隔约18个月便会增加一倍,性能也提升一倍。这使得芯片的复杂度越来越高,验证工作成为芯片设计中的关键瓶颈,通常占整个设计周期的一半以上,而验证平台的性能对验证时间有着直接的影响。
提高芯片验证的效率已变得至关重要,快速搭建一个强大、高效、灵活、可扩展性好的验证平台是芯片成功的关键。目前的验证平台分为两大类,(1)不基于验证方法学的验证平台和(2)基于验证方法学的验证平台。不基于验证方法学的验证平台,只能执行单个case的验证,验证的结果会相互覆盖,系统级验证时CPU与验证环境不能进行数据交互,功能单一,效率低下。基于验证方法学(如VMM、OVM、UVM等)的平台,主要有基于VMM的验证平台、基于OVM的验证平台、基于UVM的验证平台。验证方法学中,VMM(VerificationMethodology Manual)的开发时间较早,具有较多的成熟验证组件,但是其面向对象的支持较差,每个类使用复杂;OVM(Open Verification Methodology)提出的时间较晚,开源性较好,类数量较多,然而使用也比较复杂;UVM(Universal Verification Methodology)综合了VMM和OVM的方法,然而其组件繁多,搭建和维护较为复杂。
随着集成电路规模越来越大,设计电路越来越复杂,迫切地需要一种高效的多功能验证平台及方法,以解决现有技术中所存在的问题。
发明内容
本发明的目的在于克服现有技术的缺点与不足,提供一种高效的多功能验证平台及方法。本发明公开的一种高效的多功能验证平台及方法,不仅能够单独验证一个case和并行验证多个case,验证的结果相互独立,有各自的空间保存,并且在系统级验证时CPU和验证环境的数据交互简单清晰,提高了验证效率,除此之外,验证平台的搭建和维护也相对简单。
为了实现上述目的,本发明采取的技术方案为:
一种高效的多功能验证平台,包括以下模块:
测试平台TB,包含测试平台顶层文件和测试平台所需宏定义;
内存模块MEMORY,包含内存所需初始化数据;
网表模块NETLIST,包含后仿网表和延时文件;
RTL模块RTL,包含待验证的设计和测试平台所需的模型;
执行模块RUN,包含测试平台的配置文件和执行文件,所述执行文件包括run.sh文件和cov.sh文件;
测试用例模块TC,包含测试case和公用的函数。
利用上述多功能验证平台,本发明还提供了一种高效的多功能验证方法,包括以下步骤:
步骤S100,读取验证平台执行模块的配置文件,所述配置文件包含平台所需的变量,各个文件的路径,标记验证报告中的关键字;
步骤S102,解析终端输入的指令,所述指令包含case编号、模块名称、验证所需的宏定义、覆盖率指令、重编译指令、记录波形指令、时序检查指令、后仿真指令、保存内存数据指令、随机数指令和编译指令;
步骤S104,获取需要验证的测试用例,所述测试用例是根据解析出的指令,从测试用例模块TC中获取的;
步骤S106,启动验证,运行所述测试用例,获取验证结果;
步骤S108,查看验证报告和波形文件,在验证执行过程中监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出验证结果,选择测试平台中对应的格式保存波形文件。
进一步地,所述步骤S106中,根据解析终端的指令,测试用例模块的公用函数用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励驱动RTL模块中待验证的设计;如果是后仿真,选择测试平台中对应的运行条件。
进一步地,在执行步骤S100之前,首先调用执行模块中的执行文件,再输入所需指令,
在对单个case进行验证时,启动的所述执行文件为run.sh文件;
在对多个case进行回归验证时,启动的所述执行文件为cov.sh文件。
进一步地,在对单个case进行验证时,在所述步骤S104中,还包括建立仿真目录,每个case有单独的目录用来保存自己的仿真数据,其验证结果不会被后续case的结果覆盖。
进一步地,在对多个case进行回归验证时,在所述步骤S102中,所述输入的指令包括:记录波形指令、保存内存数据指令、后仿真指令、是否记录覆盖率指令、同时运行case个数设置和验证所需的宏定义;
在所述步骤S104中,还包括读取需验证的case列表,解析出需要验证的case,以及每个case要求的指令。
进一步地,在所述步骤S106中,启动多个验证;根据终端输入的指令,测试用例模块并行执行多个case;根据解析出终端的指令,测试用例模块的公用函数分别用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励分别驱动RTL模块中待验证的设计;如果是后仿真,选择测试平台中对应的运行条件。
进一步地,在所述步骤S106之后,还包括步骤S107,汇总所有case的验证报告;在验证执行过程中分别监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出各自的验证结果,在所有的验证结束后,汇总验证报告。
进一步地,在系统级验证时,CPU与验证环境之间的数据交互状态为:
(1)CPU的运行到特定状态后向内存的指定地址写标志,所述验证环境通过读取该指定地址的数据获知CPU运行的状态;反之,所述验证环境的运行到特定状态后向内存的指定地址写标志,CPU通过读取该指定地址的数据获知所述验证环境运行的状态;
(2)CPU向内存的特定地址写所述验证环境所需要的数据,所述验证环境通过读取该特定地址的数据获知待测设计中的数据;反之,所述验证环境向内存的特定地址写CPU所需要的数据,CPU通过读取该特定地址的数据获知所述验证环境中的数据。
本发明相对于现有技术具有如下的优点及效果:
本发明所提供的一种高效的多功能验证平台及方法,不仅能够单独验证一个case和并行验证多个case,每个case的验证结果相互独立,有各自的空间保存,方便查看;多个case可以并行执行,缩短了验证周期;并且在系统级验证时CPU和验证环境之间的数据交互变得简单清晰,提高了验证效率。除此之外,相对于现有uvm验证平台,其平台的搭建和维护也相对简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一的多功能验证平台的结构图;
图2是本发明实施例二的多功能验证方法的流程图;
图3是本发明实施例二的多功能验证方法中步骤S106的流程图;
图4是本发明实施例三的多功能验证方法的流程图;
图5是本发明实施例四的多功能验证方法的流程图;
图6是本发明实施例五的多功能验证方法的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
为了方便理解本发明的上述技术方案,以下通过具体实施方式上对本发明的上述技术方案进行详细说明。
实施例一
验证平台是为了向被测设计对象施加输入激励而建立出来的那一层代码。这一段代码用来对一个设计产生预先决定了的输入序列,然后选择性的观察响应。验证平台是一个封闭式的系统,其通过对待验证设计输入激励,观察待验证设计的输出响应来构成。具体如图1所示,本实施例所提供的一种多功能验证平台,包括以下模块:
测试平台TB,包含测试平台顶层文件和测试平台所需宏定义。测试平台顶层文件包含待验证设计与测试case的连接方式,调用后仿真运行的条件,选择保存波形的格式;宏定义用来简化测试case监测待验证设计的内部信号。
内存模块MEMORY,包含内存所需初始化数据。不同测试case对应不同的内存数据。
网表模块NETLIST,包含后仿网表和延时文件。
RTL模块RTL,包含待验证的设计和测试平台所需的模型。
执行模块RUN,包含测试平台的配置文件和执行文件,所述执行文件包括run.sh文件和cov.sh文件。其中,配置文件包含平台所需的变量,各个文件的路径,标记验证报告中的关键字;执行文件用来解析终端输入的指令,选择对应的测试case和仿真条件驱动和监测待验证设计。
测试用例模块TC,包含测试case和公用的函数。待验证设计的不同模块对应不同的测试case;公用的函数包括:调用MEMORY模块中的数据,对待验证设计中的内存数据进行初始化;待验证设计中内存的特定地址的读写;时钟信号的产生;复位信号的产生等。
本实施例所提供的的一种高效的多功能验证平台,相对于现有uvm验证平台,验证平台的搭建相对简单,维护也较为方便,能够有效地提高芯片验证的效率。
利用上述的多功能验证平台,本发明的实施例二还提供了一种高效的多功能验证方法。下面将结合实施例一和实施例二进行详细描述。
实施例二
如图2所示的多功能验证方法的流程图,本发明实施例二所述的多功能验证方法,使用权利要求1所述的多功能验证平台进行,包括以下步骤:
步骤S100,读取验证平台执行模块的配置文件,所述配置文件包含平台所需的变量,各个文件的路径,标记验证报告中的关键字。在启动执行文件之后,输入所需要的指令,则首先获取验证平台配置文件,按照验证平台配置文件中的内容,对平台所需的变量进行赋值,标记验证报告中的关键字等。
步骤S102,解析终端输入的指令,所述指令包含case编号、模块名称、验证所需的宏定义、覆盖率指令、重编译指令、记录波形指令、时序检查指令、后仿真指令、保存内存数据指令、随机数指令和编译指令。
步骤S104,获取需要验证的测试用例,所述测试用例是根据解析出的指令,从测试用例模块TC中获取的。根据解析出来的仿真目录所需要的变量建立仿真目录。
步骤S106,启动验证,运行所述测试用例,获取验证结果。
优选地,在启动验证时,如图3所示,根据解析终端的指令,测试用例模块的公用函数用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励驱动RTL模块中待验证的设计;如果是后仿真,选择测试平台中对应的运行条件。
步骤S108,查看验证报告和波形文件,在验证执行过程中监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出验证结果,选择测试平台中对应的格式保存波形文件。验证平台将汇总得到的验证报告和波形文件,提供给用户查看,并结束验证。
优选地,在执行步骤S100之前,首先调用执行模块中的执行文件,再输入所需指令,在对单个case进行验证时,启动的所述执行文件为run.sh文件;在对多个case进行回归验证时,启动的所述执行文件为cov.sh文件。
本实施例所提供的一种高效的多功能验证方法,使用所构建的高效多功能验证平台进行,在进行芯片验证的时候,每个case有各自的目录保存验证结果,同时能够多个case并行执行,有效缩短验证周期,提高了芯片验证的效率。
下面将通过实施例三和实施例四分别描述在本发明的多功能验证平台中对单个case进行验证和对多个case进行回归验证的验证方法。
实施例三
对单个case进行验证时,启动执行模块中的执行文件run.sh文件之后,输入所需要的指令。多功能验证平台按照如图4所示的步骤流程进行。
步骤S200,读取验证平台配置文件,所述配置文件包含平台所需的变量,各个文件的路径,标记验证报告中的关键字。按照验证平台配置文件中的内容,对平台所需的变量进行赋值,标记验证报告中的关键字等。
步骤S202,解析终端输入的指令,所述指令包含case编号、模块名称、验证所需的宏定义、覆盖率指令、重编译指令、记录波形指令、时序检查指令、后仿真指令、保存内存数据指令、随机数指令和编译指令。
步骤S204,获取需要验证的测试用例,建立仿真目录。根据解析出来的仿真目录所需要的变量建立仿真目录。每个case有单独的目录用来保存自己的仿真数据,其验证结果不会被后续case的结果覆盖。
步骤S206,启动验证,运行所述测试用例,获取验证结果。根据解析出终端的指令,测试用例模块的公用函数用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励驱动RTL模块中待验证的设计。如果是后仿真,选择测试平台中对应的运行条件。
步骤S208,查看验证报告和波形文件。在验证执行过程中监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出验证结果,选择测试平台中对应的格式保存波形文件。验证平台将汇总得到的验证报告和波形文件,提供给用户查看,并结束单个case的验证。
本实施例所提供的一种高效的多功能验证方法,使用所构建的高效多功能验证平台进行,在单个case验证的时候,每个case的验证结果相互独立,有各自的空间保存,方便查看,验证结果不会被后续case的结果覆盖,有效提高了芯片验证的效率。
实施例四
对多个case进行回归验证时,启动执行模块中的执行文件cov.sh文件之后,输入所需要的指令。多功能验证平台按照如图5所示的步骤流程进行。
步骤S300,读取验证平台配置文件,所述配置文件包含平台所需的变量,各个文件的路径,标记验证报告中的关键字。在启动执行文件之后,输入所需要的指令,则首先获取验证平台配置文件,按照验证平台配置文件中的内容,对平台所需的变量进行赋值,标记验证报告中的关键字等。
步骤S302,解析终端输入的指令,所述指令包含记录波形指令、保存内存数据指令、后仿真指令、是否记录覆盖率指令、同时运行case个数设置和验证所需的宏定义。
步骤S304,获取需要验证的测试用例,读取需要验证的case列表。解析出需要验证的case,以及每个case要求的指令。根据解析出来的仿真目录所需要的变量建立仿真目录。
步骤S306,启动验证,运行所述测试用例,获取验证结果。根据终端输入的指令,测试用例模块并行执行多个case。根据解析出终端的指令,测试用例模块的公用函数分别用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励分别驱动RTL模块中待验证的设计。如果是后仿真,选择测试平台中对应的运行条件。
步骤S307,汇总所有case的验证报告。在验证执行过程中分别监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出各自的验证结果,在所有的验证结束后,汇总验证报告。
步骤S308,查看验证报告和波形文件。验证平台将汇总得到的验证报告和波形文件,提供给用户查看,并结束回归验证。
本实施例所提供的一种高效的多功能验证方法,使用所构建的高效多功能验证平台进行,在回归验证时多个case并行执行,执行期间不会相互影响,有效缩短验证周期,提高了芯片验证的效率。
实施例五
优选地,在单个case验证和回归验证涉及到系统级验证时,根据本发明的验证平台及方法,测试用例模块会提供一种数据交互方式,使得CPU与验证环境之间的数据交互会变得更加简单与清晰。CPU与验证环境之间的数据交互状态如图6所示,memory左侧为CPU区域,右侧为验证环境区域。在待测设计中找一个memory的地址区域和作为CPU与验证环境的数据交互区。数据交互状态具体为:
(1)CPU的运行到特定状态后向memory的指定地址写标志,所述验证环境通过读取该指定地址的数据获知CPU运行的状态;反之,所述验证环境的运行到特定状态后向memory的指定地址写标志,CPU通过读取该指定地址的数据获知所述验证环境运行的状态;
(2)CPU向memory的特定地址写所述验证环境所需要的数据,所述验证环境通过读取该特定地址的数据获知待测设计中的数据;反之,所述验证环境向memory的特定地址写CPU所需要的数据,CPU通过读取该特定地址的数据获知所述验证环境中的数据。
本实施例所提供的一种高效的多功能验证方法,使用所构建的高效多功能验证平台进行,在系统级验证时,CPU和验证环境之间的数据交互方式简单清晰,使得用户能够快速获取相关交互状态,有效提高了验证的效率。
综上所述,借助于本发明的上述多个实施例中的技术方案,通过本发明的多功能验证平台及方法,不仅能够单独验证一个case和并行验证多个case,每个case的验证结果相互独立,有各自的空间保存,方便查看;多个case可以并行执行,缩短了验证周期;并且在系统级验证时CPU和验证环境之间的数据交互变得简单清晰,提高了验证效率。除此之外,相对于现有uvm验证平台,其平台的搭建和维护也相对简单。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
虽然上面已经参考各种实施例描述了本发明,但是应当理解,在不脱离本发明的范围的情况下,可以进行许多改变和修改。因此,其旨在上述详细描述被认为是例示性的而非限制性的,并且应当理解,以下权利要求(包括所有等同物)旨在限定本发明的精神和范围。以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (9)
1.一种高效的多功能验证平台,其特征在于,包括以下模块:
测试平台TB,包含测试平台顶层文件和测试平台所需宏定义;
内存模块MEMORY,包含内存所需初始化数据;
网表模块NETLIST,包含后仿网表和延时文件;
RTL模块RTL,包含待验证的设计和测试平台所需的模型;
执行模块RUN,包含测试平台的配置文件和执行文件,所述执行文件包括run.sh文件和cov.sh文件;
测试用例模块TC,包含测试case和公用的函数。
2.一种高效的多功能验证方法,使用根据权利要求1所述的多功能验证平台进行,其特征在于,包括以下步骤:
步骤S100,读取验证平台执行模块的配置文件,所述配置文件包含平台所需的变量,各个文件的路径,标记验证报告中的关键字;
步骤S102,解析终端输入的指令,所述指令包含case编号、模块名称、验证所需的宏定义、覆盖率指令、重编译指令、记录波形指令、时序检查指令、后仿真指令、保存内存数据指令、随机数指令和编译指令;
步骤S104,获取需要验证的测试用例,所述测试用例是根据解析出的指令,从测试用例模块TC中获取的;
步骤S106,启动验证,运行所述测试用例,获取验证结果;
步骤S108,查看验证报告和波形文件,在验证执行过程中监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出验证结果,选择测试平台中对应的格式保存波形文件。
3.根据权利要求2所述的方法,其特征在于:所述步骤S106中,根据解析终端的指令,测试用例模块的公用函数用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励驱动RTL模块中待验证的设计;如果是后仿真,选择测试平台中对应的运行条件。
4.根据权利要求3所述的方法,其特征在于:在执行步骤S100之前,首先调用执行模块中的执行文件,再输入所需指令,
在对单个case进行验证时,启动的所述执行文件为run.sh文件;
在对多个case进行回归验证时,启动的所述执行文件为cov.sh文件。
5.根据权利要求4所述的方法,其特征在于:在对单个case进行验证时,在所述步骤S104中,还包括建立仿真目录,每个case有单独的目录用来保存自己的仿真数据,其验证结果不会被后续case的结果覆盖。
6.根据权利要求4所述的方法,其特征在于:在对多个case进行回归验证时,在所述步骤S102中,所述输入的指令包括:记录波形指令、保存内存数据指令、后仿真指令、是否记录覆盖率指令、同时运行case个数设置和验证所需的宏定义;
在所述步骤S104中,还包括读取需验证的case列表,解析出需要验证的case,以及每个case要求的指令。
7.根据权利要求6所述的方法,其特征在于:在所述步骤S106中,启动多个验证;根据终端输入的指令,测试用例模块并行执行多个case;根据解析出终端的指令,测试用例模块的公用函数分别用内存模块的内存数据初始化RTL模块待验证设计中的内存数据,并产生时钟信号和复位信号;然后测试用例模块中对应的case产生激励分别驱动RTL模块中待验证的设计;如果是后仿真,选择测试平台中对应的运行条件。
8.根据权利要求7所述的方法,其特征在于:在所述步骤S106之后,还包括步骤S107,汇总所有case的验证报告;在验证执行过程中分别监控待验证设计的状态,并判断是否符合期望,根据执行模块中的关键字打印出各自的验证结果,在所有的验证结束后,汇总验证报告。
9.根据权利要求2-8中任一项所述的方法,其特征在于:在系统级验证时,CPU与验证环境之间的数据交互状态为:
(1)CPU的运行到特定状态后向内存的指定地址写标志,所述验证环境通过读取该指定地址的数据获知CPU运行的状态;反之,所述验证环境的运行到特定状态后向内存的指定地址写标志,CPU通过读取该指定地址的数据获知所述验证环境运行的状态;
(2)CPU向内存的特定地址写所述验证环境所需要的数据,所述验证环境通过读取该特定地址的数据获知待测设计中的数据;反之,所述验证环境向内存的特定地址写CPU所需要的数据,CPU通过读取该特定地址的数据获知所述验证环境中的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910043271.8A CN109726507B (zh) | 2019-01-17 | 2019-01-17 | 一种高效的多功能验证方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910043271.8A CN109726507B (zh) | 2019-01-17 | 2019-01-17 | 一种高效的多功能验证方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109726507A true CN109726507A (zh) | 2019-05-07 |
CN109726507B CN109726507B (zh) | 2023-04-18 |
Family
ID=66299156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910043271.8A Active CN109726507B (zh) | 2019-01-17 | 2019-01-17 | 一种高效的多功能验证方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109726507B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111159966A (zh) * | 2019-12-26 | 2020-05-15 | 普冉半导体(上海)有限公司 | 非易失性存储器验证方法 |
CN111858207A (zh) * | 2020-06-30 | 2020-10-30 | 浪潮(北京)电子信息产业有限公司 | 一种SoC芯片验证测试系统及方法 |
CN111950212A (zh) * | 2020-08-13 | 2020-11-17 | 湖南进芯电子科技有限公司 | 高效的多模式验证平台及方法 |
CN112417795A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
CN113157574A (zh) * | 2021-04-19 | 2021-07-23 | 上海湃星信息科技有限公司 | 一种软件实物测试覆盖率收集方法及装置、电子设备 |
CN113593173A (zh) * | 2021-06-21 | 2021-11-02 | 安徽星辰智创信息科技有限公司 | 一种基于大数据的社区安防报警系统 |
CN114325333A (zh) * | 2021-12-30 | 2022-04-12 | 江苏集萃智能集成电路设计技术研究所有限公司 | 一种高效率规范化的soc系统级验证方法及装置 |
CN116306388A (zh) * | 2023-05-23 | 2023-06-23 | 苇创微电子(上海)有限公司 | 一种免除路径连接的自动化uvm验证平台及其搭建方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005093575A1 (en) * | 2004-03-09 | 2005-10-06 | Seiyang Yang | Dynamic-verification-based verification apparatus achieving high verification performance and verification efficency and the verification methodology using the same |
CN102402628A (zh) * | 2010-09-07 | 2012-04-04 | 无锡中星微电子有限公司 | 一种生成SoC验证平台的方法及系统 |
US20150177316A1 (en) * | 2012-04-11 | 2015-06-25 | Advantest Corporation | Method and apparatus for an efficient framework for testcell development |
CN105629154A (zh) * | 2015-12-25 | 2016-06-01 | 大唐微电子技术有限公司 | 一种实现芯片顶层金属覆盖电路测试的方法及装置 |
CN105653408A (zh) * | 2015-12-25 | 2016-06-08 | 浪潮电子信息产业股份有限公司 | 一种基于bmc ipmitool命令单节点批量控制进行power cycle开关机的测试方法 |
CN105893707A (zh) * | 2016-04-28 | 2016-08-24 | 福州瑞芯微电子股份有限公司 | 一种soc芯片模块验证和功耗分析方法 |
WO2016197768A1 (zh) * | 2016-01-04 | 2016-12-15 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
CN106407516A (zh) * | 2016-08-31 | 2017-02-15 | 北京中电华大电子设计有限责任公司 | 一种并行验证的验证方法 |
-
2019
- 2019-01-17 CN CN201910043271.8A patent/CN109726507B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005093575A1 (en) * | 2004-03-09 | 2005-10-06 | Seiyang Yang | Dynamic-verification-based verification apparatus achieving high verification performance and verification efficency and the verification methodology using the same |
CN102402628A (zh) * | 2010-09-07 | 2012-04-04 | 无锡中星微电子有限公司 | 一种生成SoC验证平台的方法及系统 |
US20150177316A1 (en) * | 2012-04-11 | 2015-06-25 | Advantest Corporation | Method and apparatus for an efficient framework for testcell development |
CN105629154A (zh) * | 2015-12-25 | 2016-06-01 | 大唐微电子技术有限公司 | 一种实现芯片顶层金属覆盖电路测试的方法及装置 |
CN105653408A (zh) * | 2015-12-25 | 2016-06-08 | 浪潮电子信息产业股份有限公司 | 一种基于bmc ipmitool命令单节点批量控制进行power cycle开关机的测试方法 |
WO2016197768A1 (zh) * | 2016-01-04 | 2016-12-15 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
CN106940428A (zh) * | 2016-01-04 | 2017-07-11 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
CN105893707A (zh) * | 2016-04-28 | 2016-08-24 | 福州瑞芯微电子股份有限公司 | 一种soc芯片模块验证和功耗分析方法 |
CN106407516A (zh) * | 2016-08-31 | 2017-02-15 | 北京中电华大电子设计有限责任公司 | 一种并行验证的验证方法 |
Non-Patent Citations (1)
Title |
---|
牛文升等: "基于uvm验证方法学的盲均衡器验证", 《无线互联科技》 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111159966A (zh) * | 2019-12-26 | 2020-05-15 | 普冉半导体(上海)有限公司 | 非易失性存储器验证方法 |
CN111159966B (zh) * | 2019-12-26 | 2023-05-12 | 普冉半导体(上海)股份有限公司 | 非易失性存储器验证方法 |
CN111858207B (zh) * | 2020-06-30 | 2022-03-22 | 浪潮(北京)电子信息产业有限公司 | 一种SoC芯片验证测试系统及方法 |
CN111858207A (zh) * | 2020-06-30 | 2020-10-30 | 浪潮(北京)电子信息产业有限公司 | 一种SoC芯片验证测试系统及方法 |
CN111950212A (zh) * | 2020-08-13 | 2020-11-17 | 湖南进芯电子科技有限公司 | 高效的多模式验证平台及方法 |
CN111950212B (zh) * | 2020-08-13 | 2024-04-26 | 湖南进芯电子科技有限公司 | 高效的多模式验证平台及方法 |
CN112417795A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
CN112417795B (zh) * | 2020-11-19 | 2023-07-07 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
CN113157574A (zh) * | 2021-04-19 | 2021-07-23 | 上海湃星信息科技有限公司 | 一种软件实物测试覆盖率收集方法及装置、电子设备 |
CN113593173A (zh) * | 2021-06-21 | 2021-11-02 | 安徽星辰智创信息科技有限公司 | 一种基于大数据的社区安防报警系统 |
CN113593173B (zh) * | 2021-06-21 | 2024-04-05 | 安徽星辰智创信息科技有限公司 | 一种基于大数据的社区安防报警系统 |
CN114325333A (zh) * | 2021-12-30 | 2022-04-12 | 江苏集萃智能集成电路设计技术研究所有限公司 | 一种高效率规范化的soc系统级验证方法及装置 |
CN116306388A (zh) * | 2023-05-23 | 2023-06-23 | 苇创微电子(上海)有限公司 | 一种免除路径连接的自动化uvm验证平台及其搭建方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109726507B (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109726507A (zh) | 一种高效的多功能验证平台及方法 | |
US7739629B2 (en) | Method and mechanism for implementing electronic designs having power information specifications background | |
US7162706B2 (en) | Method for analyzing and validating clock integration properties in circuit systems | |
US20060190239A1 (en) | Method and system for hardware based reporting of assertion information for emulation and hardware acceleration | |
US6487704B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
US7761825B2 (en) | Generating testcases based on numbers of testcases previously generated | |
CN103678115B (zh) | 在混合模式程序中检测源代码差错的位置的设备和方法 | |
KR20080010528A (ko) | Usb 장치 테스트 방법 및 그 시스템 | |
CN113076227A (zh) | Mcu验证方法、系统和终端设备 | |
CN103036734A (zh) | 网络芯片逻辑验证方法及系统 | |
Palnitkar | Design Verification with e | |
US20100241414A1 (en) | Debugging simulation with partial design replay | |
Syal et al. | A study of implication based pseudo functional testing | |
US7502966B2 (en) | Testcase generation via a pool of parameter files | |
CN110765716A (zh) | 数字产品的仿真信号查看方法及系统 | |
CN112100014A (zh) | 无源无线通信芯片验证平台、构建方法及芯片验证方法 | |
CN104679963B (zh) | 一种基于tcl的仿真验证装置和方法 | |
Cohen et al. | SystemVerilog Assertions Handbook:--for Formal and Dynamic Verification | |
US20230057034A1 (en) | Method for viewing simulation signals of digital products and simulation system | |
US20080195340A1 (en) | Performing temporal checking | |
US8423935B1 (en) | Method and apparatus for verifying output-based clock gating | |
Vemuri et al. | An integrated multicomponent synthesis environment for MCMs | |
CN110765711A (zh) | 数字产品的仿真信号查看方法及系统 | |
Randjic et al. | Complex asics verification with systemc | |
Shih et al. | Stimulus generation for interface protocol verification using the nondeterministic extended finite state machine model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Liu Yang Inventor after: Huang Songren Inventor after: Chen Yihua Inventor after: Zhang Wei Inventor before: Liu Yang Inventor before: Huang Songren Inventor before: Chen Yihua Inventor before: Zhang Wei |
|
CB03 | Change of inventor or designer information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |