CN109714163A - 一种芯片序列号编码方法及系统、存储介质及终端 - Google Patents
一种芯片序列号编码方法及系统、存储介质及终端 Download PDFInfo
- Publication number
- CN109714163A CN109714163A CN201910092885.5A CN201910092885A CN109714163A CN 109714163 A CN109714163 A CN 109714163A CN 201910092885 A CN201910092885 A CN 201910092885A CN 109714163 A CN109714163 A CN 109714163A
- Authority
- CN
- China
- Prior art keywords
- serial number
- chip
- chip serial
- information
- encoded information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
Abstract
本发明提供一种芯片序列号编码方法及系统、存储介质及终端,包括以下步骤:基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息;基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。本发明的芯片序列号编码方法及系统、存储介质及终端通过对芯片的原始编码信息进行加密来获取芯片序列号,能够有效防伪,可靠记录芯片相关信息。
Description
技术领域
本发明涉及序列号编码的技术领域,特别是涉及一种芯片序列号编码方法及系统、存储介质及终端。
背景技术
集成电路(Integrated Circuit,IC)也称为微电路(microcircuit)、微芯片(microchip)或晶片/芯片(chip),在电子学中是一种把电路(主要包括半导体设备,也包括被动组件等)小型化的方式,并时常制造在半导体晶圆表面上。
随着电子技术广泛应用于各个行业领域,芯片作为电子技术的重要组成部分被大量生产和应用。为了保证芯片的可靠工作,需要对芯片进行防伪识别,并能够追踪芯片的生产和测试信息。现有技术中,通常通过一定长度的编码来记录芯片的防伪、生产和测试信息。其中通过不同的字段来记录不同的信息。然而,上述编码方式通过大量统计后极易被识别,导致可靠性降低,无法满足芯片标识的需求。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种芯片序列号编码方法及系统、存储介质及终端,通过对芯片的原始编码信息进行加密来获取芯片序列号,能够有效防伪,可靠记录芯片相关信息。
为实现上述目的及其他相关目的,本发明提供一种芯片序列号编码方法,包括以下步骤:基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息;基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。
于本发明一实施例中,所述生产信息包括晶圆代工厂编号、晶圆编号、生产时间和裸片坐标中的一种或多种组合。
于本发明一实施例中,所述测试信息包括测试厂编号、测试机台编号或测试时间中的一种或多种组合。
于本发明一实施例中,所述特有信息包括种子和随机数中的一种或组合。
于本发明一实施例中,所述原始编码信息采用二进制编码。
于本发明一实施例中,还包括基于与所述预设加密算法对应的预设解密算法对所述芯片序列号进行解密,解密后的芯片序列号即为所述原始编码信息。
于本发明一实施例中,设定所述原始编码信息为2n比特,加密密钥为n比特,芯片序列号为2n比特,所述预设加密算法包括以下步骤:
当所述加密密钥的第n比特为第一预设值时,令所述原始编码信息的偶数位与加密密钥进行第一逻辑运算,所述第一逻辑运算的结果作为所述芯片序列号中对应偶数位的值;令所述原始编码信息的奇数位与加密密钥进行第二逻辑运算运算,所述第二逻辑运算的结果作为所述芯片序列号中对应奇数位的值;所述第一逻辑运算与所述第二逻辑运算互为非运算;
当所述加密密钥的第n比特为第二预设值时,令所述原始编码信息的偶数位与加密密钥进行所述第二逻辑运算运算,所述第二逻辑运算的结果作为所述芯片序列号中对应偶数位的值;令所述原始编码信息的奇数位与加密密钥进行所述第一逻辑运算,所述第一逻辑运算的结果作为所述芯片序列号中对应奇数位的值。
对应地,本发明提供一种芯片序列号编码系统,包括构建模块和加密模块;
所述构建模块用于基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息;
所述加密模块用于基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。
本发明提供一种存储介质,其上存储有计算机程序,该程序被处理器执行时实现上述的芯片序列号编码方法。
最后,本发明提供一种终端,包括:处理器及存储器;
所述存储器用于存储计算机程序;
所述处理器用于执行所述存储器存储的计算机程序,以使所述终端执行上述的芯片序列号编码方法。
如上所述,本发明所述的芯片序列号编码方法及系统、存储介质及终端,具有以下有益效果:
(1)通过对芯片的原始编码信息进行加密来获取与芯片一一对应的芯片序列号,能够可靠记录芯片相关信息;
(2)能够防止芯片序列号被破解,实现有效防伪;
(3)基于所述芯片序列号可以追踪芯片的生产和测试信息,便于定位芯片批量生产中遇到的问题。
附图说明
图1显示为本发明的芯片序列号编码方法于一实施例中的流程图;
图2显示为本发明的原始编码信息于一实施例中的结构示意图;
图3显示为本发明的芯片序列号编码系统于一实施例中的结构示意图;
图4显示为本发明的终端于一实施例中的结构示意图。
元件标号说明
31 构建模块
32 加密模块
41 处理器
42 存储器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明的芯片序列号编码方法及系统、存储介质及终端通过对芯片的原始编码信息进行加密来获取用于标识芯片的芯片序列号。所述芯片序列号与芯片一一对应,能够有效防伪,并能够可靠记录芯片相关信息,从而为芯片的信息追溯提供支持。
如图1所示,于一实施例中,本发明的芯片序列号编码方法包括以下步骤:
步骤S1、基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息。
具体地,在本发明中,芯片序列号中的记录的信息需包括芯片的生产信息、测试信息和特有信息,以便于后续在芯片的使用过程中基于所述芯片序列号所记录的信息来追溯芯片的生产测试以及特有功能。因此,首先需采集芯片的生产信息、测试信息和特有信息,然后再基于所述生产信息、所述测试信息和所述特有信息来构建芯片的原始编码信息。
于本发明一实施例中,所述生产信息包括晶圆代工厂编号、晶圆编号、生产时间和裸片坐标中的一种或多种组合;所述测试信息包括测试厂编号、测试机台编号或测试时间中的一种或多种组合;所述特有信息包括种子和随机数中的一种或组合。其中,种子和随机数用于实现芯片的特有功能。例如,所述随机数可用于加密操作;所述种子用于在加密算法中配合生成加解密密码。
于一实施例中,所述原始编码信息的结构如图2所示。需要说明的是,所述原始编码信息中各个字段的位置可以是随机的,并非限定为图2的顺序。
步骤S2、基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。
具体地,构建完成原始编码信息之后,需采用预设加密算法对所述原始编码信息进行加密处理,并将所获取的一串无直接意义的乱码作为芯片序列号,从而避免所述芯片序列号通过统计识别方式被破解,保证了芯片相关信息的安全性,同时又能够在后续追溯芯片的相关信息。其中,所述加密方法可以是常用的加密算法,如MD5算法、RSA算法、DES算法,也可以是特定的加密算法。只要能将所述原始编码信息加密为无序序列的加密算法,均在本发明的保护范围之列。
同时,基于与所述预设加密算法对应的预设解密算法对所述芯片序列号进行解密,解密后的芯片序列号即为所述原始编码信息。也就是说,通过加密和解密,能够实现所述原始编码信息和所述芯片序列号之间的来回转换,从而保证了芯片相关信息的安全传输和有效应用。
下面通过具体实施例进一步来阐释本发明的芯片序列号编码方法。
在该实施例中,所述原始编码信息采用二进制编码。其中,晶圆代工厂编号占6bit,晶圆编号占20bit,生产时间占19bit,裸片坐标占20bit,测试厂编号占6bit,测试机台编号占6bit,测试时间占19bit,种子占16bit,随机数占16bit。故所述原始编码信息总共128bit。
设定所述原始编码信息Nature为[127:0],加密密钥Key为[63:0],芯片序列号ID为[127:0],则所述预设加密算法包括以下步骤:
1)当加密密钥Key[63]=0时,所述原始编码信息Nature偶数位与所述加密密钥Key进行同或运算得到芯片序列号ID对应偶数位的值;所述原始编码信息Nature的奇数位与所述加密密钥Key进行异或预算得到芯片序列号ID对应奇数位的值。也就是说,将所述原始编码信息的n个偶数位与所述加密密钥进行同或运算,n个奇数位与所述加密密钥进行异或运算,从而将运算后结果作为所述芯片序列号,即ID[2i]=Nature[2i]⊙Key[i],ID[2i+1]=Nature[2i+1]⊕Key[i],i=0,1,2...63。
2)当加密密钥Key[63]=1时,所述原始编码信息Nature偶数位与所述加密密钥Key进行异或运算得到芯片序列号ID对应偶数位的值,所述原始编码信息Nature的奇数位与所述加密密钥Key进行同或运算得到芯片序列号ID对应奇数位的值。也就是说,将所述原始编码信息的n个偶数位与所述加密密钥进行异或运算,n个奇数位与所述加密密钥进行同或运算,从而将运算后结果作为所述芯片序列号,即ID[2i]=Nature[2i]⊕Key[i],ID[2i+1]=Nature[2i+1]⊙Key[i],i=0,1,2...63。
相应地,根据与所述预设加密算法对应的预设解密算法,对所述芯片序列号ID进行解密包括以下步骤:
1)当加密密钥Key[63]=0时,所述芯片序列号ID偶数位与所述加密密钥Key进行异或运算得到所述原始编码Nature对应偶数位的值,所述芯片序列号ID的奇数位与加密密钥Key进行同或运算得到所述原始编码Nature对应奇数位的值。也就是说,Nature[2i]=ID[2i]⊕Key[i],Nature[2i+1]=ID[2i+1]⊙Key[i],i=0,1,2...63。
2)当加密密钥Key[63]=1时,所述芯片序列号ID偶数位与所述加密密钥Key进行同或运算得到所述原始编码Nature对应偶数位的值,所述芯片序列号ID的奇数位与所述加密密钥Key进行异或运算得到所述原始编码Nature对应奇数位的值。也就是说,Nature[2i]=ID[2i]⊙Key[i],Nature[2i+1]=ID[2i+1]⊕Key[i],i=0,1,2...63。
因此,不局限于上述实施例,设定所述原始编码信息和芯片序列号均为2n比特,则采用的加密密钥为n比特,所述预设加密算法包括以下步骤:
a)当所述加密密钥的第n比特为第一预设值时,令所述原始编码信息的偶数位与加密密钥进行第一逻辑运算,所述第一逻辑运算的结果作为所述芯片序列号中对应偶数位的值;令所述原始编码信息的奇数位与加密密钥进行第二逻辑运算,所述第二逻辑运算的结果作为所述芯片序列号中对应奇数位的值。其中,所述第一逻辑运算与所述第二逻辑运算互为非运算。
优选地,所述第一预设值为0或1。所述第一逻辑运算和所述第二逻辑运算分别为同或、异或运算中的一种。即当所述第一逻辑运算为同或运算时,所述第二逻辑运算为异或运算;当所述第一逻辑运算为异或运算时,所述第二逻辑运算为同或运算。
b)当所述加密密钥的第n比特为第二预设值时,令所述原始编码信息的偶数位与加密密钥进行所述第二逻辑运算,所述第二逻辑运算的结果作为所述芯片序列号中对应偶数位的值;令所述原始编码信息的奇数位与加密密钥进行所述第一逻辑运算,所述第一逻辑运算的结果作为所述芯片序列号中对应奇数位的值。
优选地,所述第二预设值可以为1或0,且所述第二预设值与所述第一预设值不同。
对应地,对所述芯片序列号进行解密时,包括以下步骤:
a)当所述加密密钥的第n比特为所述第一预设值时,令所述芯片序列号的偶数位与加密密钥进行所述第二逻辑运算,所述第二逻辑运算的结果作为所述原始编码信息中对应偶数位的值;令所述芯片序列号的奇数位与加密密钥进行所述第一逻辑运算,所述第一逻辑运算的结果作为所述原始编码信息中对应奇数位的值;
b)当所述加密密钥的第n比特为所述第二预设值时,令所述芯片序列号的偶数位与加密密钥进行所述第一逻辑运算,所述第一逻辑运算的结果作为所述原始编码信息中对应偶数位的值;令所述芯片序列号的奇数位与加密密钥进行所述第二逻辑运算,所述第二逻辑运算的结果作为所述原始编码信息中对应奇数位的值。
如图3所示,于一实施例中,本发明的芯片序列号编码系统包括构建模块31和加密模块32。
所述构建模块31用于基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息。
所述加密模块32与所述构建模块31相连,用于基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。
需要说明的是,构建模块31和加密模块32的结构和原理与上述芯片序列号编码方法中的步骤一一对应,故在此不再赘述。
需要说明的是,应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分,实际实现时可以全部或部分集成到一个物理实体上,也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现,也可以全部以硬件的形式实现,还可以部分模块通过处理元件调用软件的形式实现,部分模块通过硬件的形式实现。例如:x模块可以为单独设立的处理元件,也可以集成在上述装置的某一个芯片中实现。此外,x模块也可以以程序代码的形式存储于上述装置的存储器中,由上述装置的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。这些模块全部或部分可以集成在一起,也可以独立实现。这里所述的处理元件可以是一种集成电路,具有信号的处理能力。在实现过程中,上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(Application Specific Integrated Circuit,简称ASIC),一个或多个微处理器(Digital Singnal Processor,简称DSP),一个或者多个现场可编程门阵列(Field Programmable Gate Array,简称FPGA)等。当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,如中央处理器(CentralProcessing Unit,简称CPU)或其它可以调用程序代码的处理器。这些模块可以集成在一起,以片上系统(System-on-a-chip,简称SOC)的形式实现。
本发明的存储介质上存储有计算机程序,该所述计算机程序被处理器执行时实现上述的芯片序列号编码方法。所述存储介质包括:ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
如图4所示,于一实施例中,本发明的终端包括:处理器41及存储器42。
所述存储器42用于存储计算机程序。
所述存储器42包括:ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
所述处理器41与所述存储器42相连,用于执行所述存储器42存储的计算机程序,以使所述车辆云服务器执行上述的芯片序列号编码方法。
优选地,所述处理器41可以是通用处理器,包括中央处理器(Central ProcessingUnit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(Digital Signal Processor,简称DSP)、专用集成电路(Application SpecificIntegrated Circuit,简称ASIC)、现场可编程门阵列(Field Programmable Gate Array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
综上所述,本发明的芯片序列号编码方法及系统、存储介质及终端通过对芯片的原始编码信息进行加密来获取与芯片一一对应的芯片序列号,能够可靠记录芯片相关信息;能够防止芯片序列号被破解,实现有效防伪;基于所述芯片序列号可以追踪芯片的生产和测试信息,便于定位芯片批量生产中遇到的问题。因此,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种芯片序列号编码方法,其特征在于,包括以下步骤:
基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息;
基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。
2.根据权利要求1所述的芯片序列号编码方法,其特征在于,所述生产信息包括晶圆代工厂编号、晶圆编号、生产时间和裸片坐标中的一种或多种组合。
3.根据权利要求1所述的芯片序列号编码方法,其特征在于,所述测试信息包括测试厂编号、测试机台编号或测试时间中的一种或多种组合。
4.根据权利要求1所述的芯片序列号编码方法,其特征在于,所述特有信息包括种子和随机数中的一种或组合。
5.根据权利要求1所述的芯片序列号编码方法,其特征在于,所述原始编码信息采用二进制编码。
6.根据权利要求1所述的芯片序列号编码方法,其特征在于,还包括基于与所述预设加密算法对应的预设解密算法对所述芯片序列号进行解密,解密后的芯片序列号即为所述原始编码信息。
7.根据权利要求1所述的芯片序列号编码方法,其特征在于,设定所述原始编码信息为2n比特,加密密钥为n比特,芯片序列号为2n比特,所述预设加密算法包括以下步骤:
当所述加密密钥的第n比特为第一预设值时,令所述原始编码信息的偶数位与加密密钥进行第一逻辑运算,所述第一逻辑运算的结果作为所述芯片序列号中对应偶数位的值;令所述原始编码信息的奇数位与加密密钥进行第二逻辑运算运算,所述第二逻辑运算的结果作为所述芯片序列号中对应奇数位的值;所述第一逻辑运算与所述第二逻辑运算互为非运算;
当所述加密密钥的第n比特为第二预设值时,令所述原始编码信息的偶数位与加密密钥进行所述第二逻辑运算运算,所述第二逻辑运算的结果作为所述芯片序列号中对应偶数位的值;令所述原始编码信息的奇数位与加密密钥进行所述第一逻辑运算,所述第一逻辑运算的结果作为所述芯片序列号中对应奇数位的值。
8.一种芯片序列号编码系统,其特征在于,包括构建模块和加密模块;
所述构建模块用于基于芯片的生产信息、测试信息和特有信息构建芯片的原始编码信息;
所述加密模块用于基于预设加密算法对所述原始编码信息进行加密,并将加密后的原始编码信息作为芯片序列号。
9.一种存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现权利要求1至7中任一项所述的芯片序列号编码方法。
10.一种终端,其特征在于,包括:处理器及存储器;
所述存储器用于存储计算机程序;
所述处理器用于执行所述存储器存储的计算机程序,以使所述终端执行权利要求1至7中任一项所述的芯片序列号编码方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910092885.5A CN109714163B (zh) | 2019-01-30 | 2019-01-30 | 一种芯片序列号编码方法及系统、存储介质及终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910092885.5A CN109714163B (zh) | 2019-01-30 | 2019-01-30 | 一种芯片序列号编码方法及系统、存储介质及终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109714163A true CN109714163A (zh) | 2019-05-03 |
CN109714163B CN109714163B (zh) | 2021-12-14 |
Family
ID=66263134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910092885.5A Active CN109714163B (zh) | 2019-01-30 | 2019-01-30 | 一种芯片序列号编码方法及系统、存储介质及终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109714163B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111951025A (zh) * | 2020-07-28 | 2020-11-17 | 广州邦讯信息系统有限公司 | 芯片防伪方法 |
CN113688433A (zh) * | 2021-09-01 | 2021-11-23 | 广州众诺电子技术有限公司 | 耗材芯片防破解方法、装置、电子设备及计算机可读存储介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070143623A1 (en) * | 2000-02-15 | 2007-06-21 | Silverbrook Research Pty Ltd | Method of validating consumable authentication chip |
US20100140344A1 (en) * | 2009-01-31 | 2010-06-10 | Mehrdad Toofan | Product authentication using integrated circuits |
CN102194656A (zh) * | 2010-03-16 | 2011-09-21 | 扬智科技股份有限公司 | 产生芯片认证码的方法、以及芯片认证方法和系统 |
CN102332066A (zh) * | 2011-05-31 | 2012-01-25 | 贾松仁 | 跳码芯片识别码的认证管理系统及方法 |
CN104553384A (zh) * | 2014-12-25 | 2015-04-29 | 珠海艾派克微电子有限公司 | 一种耗材芯片及其序列号的识别方法和装置 |
US20160226662A1 (en) * | 2012-10-11 | 2016-08-04 | Nagravision S.A. | Method and system for smart card chip personalization |
CN106777749A (zh) * | 2016-12-29 | 2017-05-31 | 杭州朔天科技有限公司 | 一种基于嵌入式Nor‑Flash的芯片UID设计方法 |
CN108280373A (zh) * | 2018-01-31 | 2018-07-13 | 上海集成电路研发中心有限公司 | 加密读写芯片标识符的方法 |
CN108388817A (zh) * | 2018-01-31 | 2018-08-10 | 上海集成电路研发中心有限公司 | 加密读写芯片标识符的方法 |
CN109040087A (zh) * | 2018-08-15 | 2018-12-18 | 咪咕视讯科技有限公司 | 一种文件加、解密方法及装置 |
-
2019
- 2019-01-30 CN CN201910092885.5A patent/CN109714163B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070143623A1 (en) * | 2000-02-15 | 2007-06-21 | Silverbrook Research Pty Ltd | Method of validating consumable authentication chip |
US20100140344A1 (en) * | 2009-01-31 | 2010-06-10 | Mehrdad Toofan | Product authentication using integrated circuits |
CN102194656A (zh) * | 2010-03-16 | 2011-09-21 | 扬智科技股份有限公司 | 产生芯片认证码的方法、以及芯片认证方法和系统 |
CN102332066A (zh) * | 2011-05-31 | 2012-01-25 | 贾松仁 | 跳码芯片识别码的认证管理系统及方法 |
US20160226662A1 (en) * | 2012-10-11 | 2016-08-04 | Nagravision S.A. | Method and system for smart card chip personalization |
CN104553384A (zh) * | 2014-12-25 | 2015-04-29 | 珠海艾派克微电子有限公司 | 一种耗材芯片及其序列号的识别方法和装置 |
CN106777749A (zh) * | 2016-12-29 | 2017-05-31 | 杭州朔天科技有限公司 | 一种基于嵌入式Nor‑Flash的芯片UID设计方法 |
CN108280373A (zh) * | 2018-01-31 | 2018-07-13 | 上海集成电路研发中心有限公司 | 加密读写芯片标识符的方法 |
CN108388817A (zh) * | 2018-01-31 | 2018-08-10 | 上海集成电路研发中心有限公司 | 加密读写芯片标识符的方法 |
CN109040087A (zh) * | 2018-08-15 | 2018-12-18 | 咪咕视讯科技有限公司 | 一种文件加、解密方法及装置 |
Non-Patent Citations (3)
Title |
---|
WEN XISEN: "Current status and future of testability", 《MEASUREMENT CONTROL TECHNOLOGY》 * |
张浩: "无线局域网络安全与数据加密技术研究", 《中国优秀硕士学位论文期刊全文数据库》 * |
毛成华: "电子标签芯片存储器及数据编码的分析与设计", 《中国优秀硕士学位论文期刊全文数据库》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111951025A (zh) * | 2020-07-28 | 2020-11-17 | 广州邦讯信息系统有限公司 | 芯片防伪方法 |
CN113688433A (zh) * | 2021-09-01 | 2021-11-23 | 广州众诺电子技术有限公司 | 耗材芯片防破解方法、装置、电子设备及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN109714163B (zh) | 2021-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100369074C (zh) | 一种实现sms4密码算法中加解密处理的方法 | |
CN105027136B (zh) | 用于集成电路的安全密钥推导和密码逻辑 | |
Huang et al. | Efficient implementation of RFID mutual authentication protocol | |
US9369486B2 (en) | Device and method for encoding input data based on hamming distance and/or weight | |
CN107483485A (zh) | 授权码的生成方法、授权方法、相关装置及终端设备 | |
CN109993008A (zh) | 用于隐式完整性的方法和布置 | |
CN103403670A (zh) | 用于伪随机数生成的半导体存储器件 | |
CN109714163A (zh) | 一种芯片序列号编码方法及系统、存储介质及终端 | |
CN108052805B (zh) | 一种数据加解密方法和装置 | |
CN102479123A (zh) | 卡片操作系统的测试系统及测试方法 | |
WO2021203260A1 (zh) | 一种节点匹配方法、装置、设备及系统 | |
CN110231940A (zh) | 对微控制器芯片进行固件编程的方法、装置及对应的芯片 | |
CN104660466A (zh) | 一种安全测试方法及系统 | |
CN107992914A (zh) | 一种加工工时测量方法及系统、终端 | |
US10382417B2 (en) | Secure protocol for chip authentication | |
CN109117118A (zh) | 基于环形振荡器结构真随机数发生器的随机数提取方法 | |
CN114091690A (zh) | 联邦学习模型的训练方法和调用方法以及联邦学习系统 | |
CN103338107B (zh) | 密钥生成方法及密钥生成装置 | |
CN116108800A (zh) | 基于uvm的sm4模块验证平台及验证方法 | |
CN114329644B (zh) | 对逻辑系统设计进行加密仿真的方法、设备及存储介质 | |
CN1996830B (zh) | 具有高级加密标准核的集成电路及验证该标准核的外包 | |
CN107016292B (zh) | 防止通过功率分析进行窃听的电子电路及防止窃听的方法 | |
CN110532220A (zh) | 基于uvm验证方法学的aes验证装置 | |
US20210250188A1 (en) | System and method for generating and authenticating a physically unclonable function | |
CN110990846B (zh) | 信息存储方法、设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220414 Address after: 4 / F, scientific research auxiliary building, No. 35, Hengshan Road, Longshan street, Wuhu District, China (Anhui) pilot Free Trade Zone, Wuhu City, Anhui Province Patentee after: Anhui Minsi Microelectronics Co.,Ltd. Address before: 1815 bodayi street, Laval, Quebec Patentee before: Jiang Yonglin |
|
TR01 | Transfer of patent right |