CN109698125A - 定向自组装模板转移方法 - Google Patents

定向自组装模板转移方法 Download PDF

Info

Publication number
CN109698125A
CN109698125A CN201811565934.4A CN201811565934A CN109698125A CN 109698125 A CN109698125 A CN 109698125A CN 201811565934 A CN201811565934 A CN 201811565934A CN 109698125 A CN109698125 A CN 109698125A
Authority
CN
China
Prior art keywords
substrate
buffer layer
self assembly
area
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811565934.4A
Other languages
English (en)
Inventor
张宝林
韦亚一
孟令款
张正平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811565934.4A priority Critical patent/CN109698125A/zh
Publication of CN109698125A publication Critical patent/CN109698125A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种定向自组装模板转移方法。该方法包括以下步骤:在衬底上形成苯乙烯‑碳酸酯嵌段共聚物层并进行定向自组装,以使苯乙烯‑碳酸酯嵌段共聚物层形成垂直的相分离,得到自组装模板,自组装模板包括由聚苯乙烯构成的第一区域以及由聚碳酸酯构成的第二区域;去除第一区域,得到由第二区域构成的光刻图形结构,光刻图形结构具有光刻图案;将衬底表面氧化以形成缓冲层,并以光刻图形结构为掩膜刻蚀缓冲层,得到图形化缓冲层;以图形化缓冲层为掩膜刻蚀衬底,以在衬底表面形成纳米图形结构。上述方法无需中性层(无规共聚物材料),并且形成的缓冲层降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖,工艺简单且易于实施。

Description

定向自组装模板转移方法
技术领域
本发明涉及集成电路制造领域,具体而言,涉及一种定向自组装模板转移方法。
背景技术
嵌段共聚物定向自组装光刻(Directed Self-Assembly of Block CopolymerLithography)简称DSA,采用的是由化学性质不同的两种单体聚合而成的嵌段共聚物作为原材料,在热退火下分相形成纳米尺度的图形,再通过一定的方法将图形诱导为规则化的纳米线或纳米孔阵列,从而形成刻蚀模板进行纳米结构的制造。与其他几种技术(极紫外光刻(EUV)、纳米压印(NIL)、多电子束直写技术(M-EBDW)、无掩磨光刻(Masklesslithography))相比,DSA因为无需光源和掩膜版,具有低成本、高分辨率、高产率的固有优势,正快速得到人们的广泛关注。
嵌段共聚物(Block Copolymer)自组装是一种全新的“自下而上”(Bottom-up)的加工技术,由于它是从分子水平出发进行纳米结构的构建,因此可以形成从几纳米到数百纳米、甚至微米级、分辨率几乎连续可调整的多种多样,且具有井然有序规则排列的纳米结构。由于嵌段共聚物中的共价键(例如氢键、F-或者-NH-)连接嵌段在化学上具有不相容性而易发生自组装,利用嵌段共聚物分子的微观相分离作用,可以方便地获得长程有序的周期性结构。因为自组装形成的周期性结构非常规整其尺寸统一,其在半导体制造中可以有相当广泛的应用,例如层状相可以进行FinFET中Fin结构和栅结构的制造,以及第一层金属互连层的图形化,柱状相可以进行接触孔的制造。
利用以上嵌段共聚物的特性,使其在薄膜、孔、洞、槽中进行定向自组装(DirectedSelf-assembly,DSA),可以形成不同纳米结构图案。当前,通过构建自组装模板制备纳米结构及纳米器件已经成为当前的研究热点。关键在于先利用嵌段共聚物自组装制备模板(模板制备),进而形成光刻图形,再用干法刻蚀(湿法腐蚀)技术将其转移到衬底上(模板转移),从而可以用来制备不同尺寸可控的纳米结构阵列、集成电路设计、纳米器件。通过改变嵌段共聚物的链长、组成、旋涂膜厚、退火温度时间等,使其在薄膜、孔、洞、槽中进行定向自组装,可以形成不同的图案,如球状相(S,S')、柱状相(C,C')、螺旋状相(G,G')和层状相(L)等。
传统的嵌段共聚物自组装采用的是PS-b-PMMA,其在模板转移工艺中需要中性层(无规共聚物材料)。而为了增强图形的抗蚀性,上述传统工艺中还进一步采用了原子层沉积Al2O3(ALD Al2O3)增强的转移技术,它是利用TMA前驱体容易吸附在含有羟基(-OH)的亲水性材料表面,而不易吸附在非亲水性表面上,从而可以进行选择性的Al2O3原子层沉积。这种技术能够极大的降低刻蚀对嵌段共聚物的依赖。可以将增强后的Al2O3图形转移到下面的衬底上,然而,值得注意的是,在Al2O3向下方衬底转移过程中,由于一般采用碳氟基刻蚀气体,在工艺过程中产生的AlFx附产物易于沉积在底部,往往需要大量的过刻蚀及必要的清洗过程,使得其刻蚀深度较难控制。
发明内容
本发明的主要目的在于提供一种定向自组装模板转移方法,以解决现有技术中定向自组装模板转移方法工艺复杂且难以控制的问题。
为了实现上述目的,提供了一种定向自组装模板转移方法,包括以下步骤:S1,在衬底上形成苯乙烯-碳酸酯嵌段共聚物层并进行定向自组装,以使苯乙烯-碳酸酯嵌段共聚物层形成垂直的相分离,得到自组装模板,自组装模板包括由聚苯乙烯构成的第一区域以及由聚碳酸酯构成的第二区域;S2,去除第一区域,得到由第二区域构成的光刻图形结构,光刻图形结构具有光刻图案;S3,将衬底表面氧化以形成缓冲层,并以光刻图形结构为掩膜刻蚀缓冲层,得到图形化缓冲层;S4,以图形化缓冲层为掩膜刻蚀衬底,以在衬底表面形成纳米图形结构。
进一步地,上述步骤S1包括:将苯乙烯-碳酸酯嵌段共聚物旋涂在衬底上,得到苯乙烯-碳酸酯嵌段共聚物层,优选旋涂厚度为35~45nm;将苯乙烯-碳酸酯嵌段共聚物层退火以进行定向自组装,优选退火温度为160~170℃,优选退火时间为10~20min。
进一步地,在上述步骤S2中,采用氧等离子体刻蚀工艺去除第一区域,优选气体流量为30~100sccm,优选气体压力为8~20mt,优选射频功率为80~120w,优选刻蚀时间为5~12s。
进一步地,在上述步骤S3中,将具有光刻图形结构的衬底设置于含氧氛围中以将衬底表面氧化。
进一步地,含氧氛围为氧气或空气。
进一步地,表面氧化的时间为1~3h。
进一步地,衬底为Si,缓冲层为SiO2
进一步地,缓冲层的厚度为60~100nm。
进一步地,在上述步骤S4中,干法刻蚀衬底,以得到纳米图形结构。
进一步地,上述方法还包括湿法刻蚀去除光刻图形结构和图形化缓冲层的步骤。
应用本发明的技术方案,提供了一种定向自组装模板转移方法,上述方法采用苯乙烯-碳酸酯嵌段共聚物(PS-b-PC)制备得到自组装模板,这种材料每个嵌段都具有很窄的分子量分布范围,聚苯乙烯(PS)和聚碳酸酯(PC)的表面能很相近,从而无需中性层(无规共聚物材料),通过采用等离子体刻蚀等工艺即可将聚碳酸酯(PC)从自组装模板中去除,形成光刻图形结构,然后通过将衬底表面氧化形成缓冲层,先将光刻图形结构中的光刻图案转移至缓冲层中,得到高保真和重复性好的刻蚀结构,再以缓冲层的刻蚀结构为掩膜使得自组装模板更易转移到下面的衬底表面,降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖,工艺简单且易于实施。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了在本申请实施方式所提供的定向自组装模板转移方法中,在衬底表面形成苯乙烯-碳酸酯嵌段共聚物层并进行定向自组装后的基体剖面结构示意图;
图2示出了去除图1所示的第一区域后的基体剖面结构示意图;
图3示出了将图2所示的衬底表面氧化以形成缓冲层并以光刻图形结构为掩膜刻蚀缓冲层后的基体剖面结构示意图;
图4示出了以图3所示的图形化缓冲层为掩膜刻蚀衬底后的基体剖面结构示意图;
图5示出了去除图4所示的光刻图形结构和图形化缓冲层后的基体剖面结构示意图。
其中,上述附图包括以下附图标记:
10、衬底;110、缓冲层;111、图形化缓冲层;20、第一区域;30、第二区域。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的,传统工艺中还进一步采用了原子层沉积Al2O3(ALDAl2O3)增强的转移技术,由于一般采用碳氟基刻蚀气体,在工艺过程中产生的AlFx附产物易于沉积在底部,往往需要大量的过刻蚀及必要的清洗过程,使得其刻蚀深度较难控制。本申请的发明人针对上述问题进行研究,提出了一种定向自组装模板转移方法,如图1至图5所示,该方法包括以下步骤:S1,在衬底10上形成苯乙烯-碳酸酯嵌段共聚物层并进行定向自组装,以使苯乙烯-碳酸酯嵌段共聚物层形成垂直的相分离,得到自组装模板,自组装模板包括由聚苯乙烯构成的第一区域20以及由聚碳酸酯构成的第二区域30;S2,去除第一区域20,得到由第二区域30构成的光刻图形结构,光刻图形结构具有光刻图案;S3,将衬底10表面氧化以形成缓冲层110,并以光刻图形结构为掩膜刻蚀缓冲层110,得到图形化缓冲层111;S4,以图形化缓冲层111为掩膜刻蚀衬底10,以在衬底10表面形成纳米图形结构。
上述方法采用苯乙烯-碳酸酯嵌段共聚物(PS-b-PC)制备得到自组装模板,这种材料每个嵌段都具有很窄的分子量分布范围,聚苯乙烯(PS)和聚碳酸酯(PC)的表面能很相近,从而无需中性层(无规共聚物材料),通过采用等离子体刻蚀等工艺即可将聚碳酸酯(PC)从自组装模板中去除,形成光刻图形结构,然后通过将衬底表面氧化形成缓冲层,先将光刻图形结构中的光刻图案转移至缓冲层中,得到高保真和重复性好的刻蚀结构,再以缓冲层的刻蚀结构为掩膜使得自组装模板更易转移到下面的衬底表面,降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖,工艺简单且易于实施。
下面将更详细地描述根据本申请提供的定向自组装模板转移方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先,执行步骤S1:在衬底10上形成苯乙烯-碳酸酯嵌段共聚物层并进行定向自组装,以使苯乙烯-碳酸酯嵌段共聚物层形成垂直的相分离,得到自组装模板,自组装模板包括由聚苯乙烯构成的第一区域20以及由聚碳酸酯构成的第二区域30,如图1所示。
本领域技术人员可以根据实际需求对上述衬底10的种类进行合理选取,如该衬底10可以是体硅、SOI、Ge、GeSi等。
为了有效地实现苯乙烯-碳酸酯嵌段共聚物层中的垂直的相分离,优选地,得到上述自组装模板的步骤包括:将苯乙烯-碳酸酯嵌段共聚物旋涂在衬底10上,得到苯乙烯-碳酸酯嵌段共聚物层,旋涂厚度优选为35~45nm;将苯乙烯-碳酸酯嵌段共聚物层退火以进行定向自组装,退火温度优选为160~170℃,退火时间优选为10~20min。
在上述步骤S1之后,执行步骤S2:去除第一区域20,得到由第二区域30构成的光刻图形结构,光刻图形结构具有光刻图案,如图2所示。由于自组装模板中的第一区域20与第二区域30是周期性交替形成于衬底10上,因此,通过刻蚀工艺即可有效地去除上述第一区域20,以得到由第一区域20构成的光刻图形结构。
优选地,采用氧等离子体刻蚀工艺去除上述第一区域20,气体流量优选为30~100sccm,气体压力优选为8~20mt,射频功率优选为80~120w,刻蚀时间优选为5~12s。采用上述优选的刻蚀工艺及其工艺条件能够实现对第一区域20快速、有效地去除。
在上述步骤S2之后,执行步骤S3:将衬底10表面氧化以形成缓冲层110,并以光刻图形结构为掩膜刻蚀缓冲层110,得到图形化缓冲层111,如图3所示。上述缓冲层110使得在刻蚀工艺过程中,不致产生较多的附产物堆积在刻蚀图形的底部,从而使得自组装模板更易转移到下面的衬底10上,进而更为精确地得到需要的刻蚀结构。
在上述步骤S3中,优选地,将具有光刻图形结构的衬底10设置于含氧氛围中以将衬底10表面氧化。上述含氧氛围可以为氧气或空气。氧化时间优选为1~3h;缓冲层110的厚度优选为60~100nm。当上述衬底10为Si,通过氧化形成的上述缓冲层110为SiO2
在上述步骤S3之后,执行步骤S4:以图形化缓冲层111为掩膜刻蚀衬底10,以在衬底10表面形成纳米图形结构,如图4所示。上述纳米图形结构可以为槽、孔、洞、线型及其他规则或非规则图形或图案。
在上述步骤S4中,可以干法刻蚀上述衬底10,以得到所需的纳米图形结构。在上述干法刻蚀工艺之后。本申请的上述定向自组装模板转移方法还可以包括湿法刻蚀去除光刻图形结构和图形化缓冲层111的步骤,如图5所示。
下面将结合实施例进一步说明本申请的上述定向自组装模板转移方法。
实施例1
本实施例提供的定向自组装模板转移方法包括以下步骤:
将苯乙烯-碳酸酯嵌段共聚物旋涂在衬底10表面,得到苯乙烯-碳酸酯嵌段共聚物层,并将该苯乙烯-碳酸酯嵌段共聚物层退火以进行定向自组装,得到垂直相分离的自组装模板,自组装模板包括由聚苯乙烯构成的第一区域20以及由聚碳酸酯构成的第二区域30,如图1所示;
采用氧等离子体刻蚀工艺去除上述第一区域20,得到位于衬底10上由上述第二区域30构成的光刻图形结构,该光刻图形结构具有光刻图案,如图2所示;
将具有光刻图形结构的衬底10设置于含氧氛围中以将衬底10表面氧化形成缓冲层110,并以光刻图形结构为掩膜刻蚀缓冲层110,得到图形化缓冲层111,如图3所示;
以图形化缓冲层111为掩膜刻蚀衬底10,湿法刻蚀去除上述光刻图形结构和图形化缓冲层111后,在上述衬底10表面得到所需的纳米图案结构,如图4和图5所示。
从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:
采用上述定向自组装模板转移方法,无需中性层(无规共聚物材料),通过采用等离子体刻蚀等工艺即可将聚碳酸酯(PC)从自组装模板中去除,形成光刻图形结构,然后通过将衬底表面氧化形成缓冲层,先将光刻图形结构中的光刻图案转移至缓冲层中,得到高保真和重复性好的刻蚀结构,再以缓冲层的刻蚀结构为掩膜使得自组装模板更易转移到下面的衬底表面,降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖,工艺简单且易于实施。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种定向自组装模板转移方法,其特征在于,包括以下步骤:
S1,在衬底(10)上形成苯乙烯-碳酸酯嵌段共聚物层并进行定向自组装,以使所述苯乙烯-碳酸酯嵌段共聚物层形成垂直的相分离,得到自组装模板,所述自组装模板包括由聚苯乙烯构成的第一区域(20)以及由聚碳酸酯构成的第二区域(30);
S2,去除所述第一区域(20),得到由所述第二区域(30)构成的光刻图形结构,所述光刻图形结构具有光刻图案;
S3,将所述衬底(10)表面氧化以形成缓冲层(110),并以所述光刻图形结构为掩膜刻蚀所述缓冲层(110),得到图形化缓冲层(111);
S4,以所述图形化缓冲层(111)为掩膜刻蚀所述衬底(10),以在所述衬底(10)表面形成纳米图形结构。
2.根据权利要求1所述的方法,其特征在于,所述步骤S1包括:
将苯乙烯-碳酸酯嵌段共聚物旋涂在所述衬底(10)上,得到所述苯乙烯-碳酸酯嵌段共聚物层,优选所述旋涂厚度为35~45nm;
将所述苯乙烯-碳酸酯嵌段共聚物层退火以进行所述定向自组装,优选退火温度为160~170℃,优选退火时间为10~20min。
3.根据权利要求1所述的方法,其特征在于,在所述步骤S2中,采用氧等离子体刻蚀工艺去除所述第一区域(20),优选气体流量为30~100sccm,优选气体压力为8~20mt,优选射频功率为80~120w,优选刻蚀时间为5~12s。
4.根据权利要求1至3中任一项所述的方法,其特征在于,在所述步骤S3中,将具有所述光刻图形结构的衬底(10)设置于含氧氛围中以将所述衬底(10)表面氧化。
5.根据权利要求4所述的方法,其特征在于,所述含氧氛围为氧气或空气。
6.根据权利要求4所述的方法,其特征在于,所述表面氧化的时间为1~3h。
7.根据权利要求4所述的方法,其特征在于,所述衬底(10)为Si,所述缓冲层(110)为SiO2
8.根据权利要求4所述的方法,其特征在于,所述缓冲层(110)的厚度为60~100nm。
9.根据权利要求1至3中任一项所述的方法,其特征在于,在所述步骤S4中,干法刻蚀所述衬底(10),以得到所述纳米图形结构。
10.根据权利要求1至3中任一项所述的方法,其特征在于,所述方法还包括湿法刻蚀去除所述光刻图形结构和所述图形化缓冲层(111)的步骤。
CN201811565934.4A 2018-12-20 2018-12-20 定向自组装模板转移方法 Pending CN109698125A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811565934.4A CN109698125A (zh) 2018-12-20 2018-12-20 定向自组装模板转移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811565934.4A CN109698125A (zh) 2018-12-20 2018-12-20 定向自组装模板转移方法

Publications (1)

Publication Number Publication Date
CN109698125A true CN109698125A (zh) 2019-04-30

Family

ID=66232718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811565934.4A Pending CN109698125A (zh) 2018-12-20 2018-12-20 定向自组装模板转移方法

Country Status (1)

Country Link
CN (1) CN109698125A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210367149A1 (en) * 2020-05-19 2021-11-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for fabricating molds for lithography by nano-imprinting

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
US6479411B1 (en) * 2000-03-21 2002-11-12 Angela T. Hui Method for forming high quality multiple thickness oxide using high temperature descum
CN102832133A (zh) * 2012-08-29 2012-12-19 北京大学 在体硅上制备独立双栅FinFET的方法
CN103177936A (zh) * 2011-12-26 2013-06-26 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
CN103413758A (zh) * 2013-07-17 2013-11-27 华为技术有限公司 半导体鳍条的制作方法、FinFET器件的制作方法
US20160122571A1 (en) * 2014-10-29 2016-05-05 International Business Machines Corporation Orientation control materials for block copolymers used in directed self-assembly applications
CN105713189A (zh) * 2016-02-16 2016-06-29 浙江大学 嵌段共聚物以及形成微相分离的垂直相畴结构的方法和应用

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479411B1 (en) * 2000-03-21 2002-11-12 Angela T. Hui Method for forming high quality multiple thickness oxide using high temperature descum
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
CN103177936A (zh) * 2011-12-26 2013-06-26 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
CN102832133A (zh) * 2012-08-29 2012-12-19 北京大学 在体硅上制备独立双栅FinFET的方法
CN103413758A (zh) * 2013-07-17 2013-11-27 华为技术有限公司 半导体鳍条的制作方法、FinFET器件的制作方法
US20160122571A1 (en) * 2014-10-29 2016-05-05 International Business Machines Corporation Orientation control materials for block copolymers used in directed self-assembly applications
CN105713189A (zh) * 2016-02-16 2016-06-29 浙江大学 嵌段共聚物以及形成微相分离的垂直相畴结构的方法和应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210367149A1 (en) * 2020-05-19 2021-11-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for fabricating molds for lithography by nano-imprinting

Similar Documents

Publication Publication Date Title
JP4673266B2 (ja) パターン形成方法及びモールド
Chang et al. Densely packed arrays of ultra‐high‐aspect‐ratio silicon nanowires fabricated using block‐copolymer lithography and metal‐assisted etching
US7758794B2 (en) Method of making an article comprising nanoscale patterns with reduced edge roughness
KR100930966B1 (ko) 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
US8951428B2 (en) Method for the fabrication of periodic structures on polymers using plasma processes
CN102983065B (zh) 图案、掩模图案形成方法和半导体器件制造方法
WO2011036778A1 (ja) パターン形成方法
CN101952195A (zh) 嵌段共聚物圆柱体的一维阵列和其应用
Gowrishankar et al. Fabrication of densely packed, well-ordered, high-aspect-ratio silicon nanopillars over large areas using block copolymer lithography
WO2004065294A2 (en) Systems and methods for producing single-walled carbon nanotubes (swnts) on a substrate
CN105565260B (zh) 嵌段共聚物自组装制造纳米结构的方法
CN102259832A (zh) 三维纳米结构阵列的制备方法
CN103030106B (zh) 三维纳米结构阵列
KR20120001694A (ko) 3차원 나노구조체 및 그 제조방법
KR20150075685A (ko) 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
CN103177936A (zh) 半导体器件制造方法
Mao et al. The fabrication of diversiform nanostructure forests based on residue nanomasks synthesized by oxygen plasma removal of photoresist
CN109727858A (zh) 定向自组装模板转移方法
CN109698125A (zh) 定向自组装模板转移方法
CN101024484B (zh) 实现表面等离子体结构成形的方法
TW200912546A (en) A method of making a secondary imprint on an imprinted polymer
Bak et al. Ultrahigh density sub-10 nm TiO2 nanosheet arrays with high aspect ratios via the spacer-defined double-patterning process
CN105719961B (zh) 堆叠纳米线制造方法
KR20120059269A (ko) ZnO 템플릿을 이용한 TiO2 어레이 형성 방법
Lee et al. Patterning of various silicon structures via polymer lithography and catalytic chemical etching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190430

RJ01 Rejection of invention patent application after publication