数据传输方法及装置、计算机存储介质
技术领域
本申请涉及通信技术领域,尤其涉及一种数据传输方法及装置、计算机存储介质。
背景技术
长期演进(Long Term Evolution,LTE)/高级长期演进(Long Term EvolutionAdvanced,LTE-A)系统中,用户设备(User Equipment,UE)可以被配置上行数据压缩(ULData Compression,UDC)功能,对上行数据进行压缩上传,以提升上行传输效率。
发明内容
本申请实施例提供了一种数据传输方法及装置、计算机存储介质,用以在提升数据传输效率的同时,避免数据解压失败,从而提高数据解压成功率以及解压效率。
在发送端,本申请实施例提供的一种数据传输方法,包括:
将需要发送的数据进行压缩,得到压缩数据,并生成用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
发送所述压缩数据以及所述校验值。
可选地,生成所述校验值,具体包括:
将所述压缩缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述压缩缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成所述校验值。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,利用所述叠加结果,生成所述校验值,具体包括:
直接将所述叠加结果作为所述校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为所述校验值。
可选地,利用所述叠加结果,生成所述校验值之前,该方法还包括:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
在接收端,本申请实施例提供的一种数据传输方法,包括:
接收发送端发送的压缩数据和用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,并根据校验结果对所述压缩数据进行处理。
可选地,利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,具体包括:
利用如下方式生成校验值:
将所述解压缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述解压缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成校验值;
比较生成的校验值与所述发送端发送的校验值是否一致,若一致,则确定所述压缩缓存和所述解压缓存同步,否则,确定所述压缩缓存和所述解压缓存不同步。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,利用所述叠加结果,生成校验值,具体包括:
直接将所述叠加结果作为校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为校验值。
可选地,利用所述叠加结果,生成所述校验值之前,该方法还包括:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
可选地,根据校验结果对所述压缩数据进行处理,具体包括:
当确定所述压缩缓存和所述解压缓存同步时,对所述压缩数据进行解压处理。
在发送端,本申请实施例提供的一种数据传输装置,包括:
存储器,用于存储程序指令;
处理器,用于调用所述存储器中存储的程序指令,按照获得的程序执行:
将需要发送的数据进行压缩,得到压缩数据,并生成用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存发送端与接收端之间传输的未压缩的数据;
发送所述压缩数据以及所述校验值。
可选地,所述处理器生成所述校验值,具体包括:
将所述压缩缓存中的数据进行分组,每组数据n比特,n为预设正整数,所述发送端按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,所述发送端将所述压缩缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成所述校验值。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,所述处理器利用所述叠加结果,生成所述校验值,具体包括:
直接将所述叠加结果作为所述校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为所述校验值。
可选地,所述处理器利用所述叠加结果,生成所述校验值之前,还用于:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
在接收端,本申请实施例的一种数据传输装置,包括:
存储器,用于存储程序指令;
处理器,用于调用所述存储器中存储的程序指令,按照获得的程序执行:
接收发送端发送的压缩数据和用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,并根据校验结果对所述压缩数据进行处理。
可选地,所述处理器利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,具体包括:
利用如下方式生成校验值:
将所述解压缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述解压缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成校验值;
比较生成的校验值与所述发送端发送的校验值是否一致,若一致,则确定所述压缩缓存和所述解压缓存同步,否则,确定所述压缩缓存和所述解压缓存不同步。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,所述处理器利用所述叠加结果,生成校验值,具体包括:
直接将所述叠加结果作为校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为校验值。
可选地,所述处理器利用所述叠加结果,生成所述校验值之前,还用于:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
可选地,所述处理器根据校验结果对所述压缩数据进行处理,具体包括:
当确定所述压缩缓存和所述解压缓存同步时,对所述压缩数据进行解压处理。
在发送端,本申请实施例提供的另一种数据传输装置,包括:
压缩处理单元,用于将需要发送的数据进行压缩,得到压缩数据,并生成用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存发送端与接收端之间传输的未压缩的数据;
发送单元,用于发送所述压缩数据以及所述校验值。
可选地,所述压缩处理单元生成所述校验值,具体包括:
将所述压缩缓存中的数据进行分组,每组数据n比特,n为预设正整数,所述发送端按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,所述发送端将所述压缩缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成所述校验值。
在接收端,本申请实施例提供的一种数据传输装置,包括:
接收单元,用于接收发送端发送的压缩数据和用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
校验处理单元,用于利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,并根据校验结果对所述压缩数据进行处理。
可选地,所述校验处理单元利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,具体包括:
利用如下方式生成校验值:
将所述解压缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述解压缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成校验值;
比较生成的校验值与所述发送端发送的校验值是否一致,若一致,则确定所述压缩缓存和所述解压缓存同步,否则,确定所述压缩缓存和所述解压缓存不同步。
本申请另一实施例提供了一种计算机存储介质,所述计算机可读存储介质存储有计算机可执行指令,所述计算机可执行指令用于使所述计算机执行上述任一种方法。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的压缩数据传输整体流程示意图;
图2为本申请实施例提供的在发送端侧的一种数据传输方法的流程示意图;
图3为本申请实施例提供的在接收端侧的一种数据传输方法的流程示意图;
图4为本申请实施例提供的在发送端侧的一种数据传输装置的结构示意图;
图5为本申请实施例提供的在接收端侧的一种数据传输装置的结构示意图;
图6为本申请实施例提供的在发送端侧的另一种数据传输装置的结构示意图;
图7为本申请实施例提供的在接收端侧的另一种数据传输装置的结构示意图。
具体实施方式
本申请实施例提供了一种数据传输方法及装置、计算机存储介质,用以在提升数据传输效率的同时,避免数据解压失败,从而提高数据解压成功率以及解压效率。
以上行数据传输为例(但本申请并不限于上行数据传输),上行数据压缩是UE在层二对上行数据或者信令进行压缩,以节省空口传输的数据量,节约上行资源,提升传输效率。基站侧在对应协议层对压缩的数据进行解压缩。为了提升压缩性能,UDC采用跨包压缩方式(cross packet compression)。跨包压缩的主要技术方案是:数据包压缩时,根据前面的数据包内容进行匹配压缩。为了实现这种方案,在UE和演进型基站(evolved Node B,简称eNodeB或eNB)侧,需要两个同步的缓存,分别称为压缩缓存和解压缓存,每一所述缓存中存放未压缩的数据。
具体的一般流程如图1所示,UE接入小区后,eNB通过无线资源控制(RadioResource Control,RRC)重配置消息向UE配置UDC功能。后续,UE可以根据需要进行上行数据压缩,提升上行传输效率。
进一步,为了保证解压正确性,UE(发送端)和eNodeB(接收端)两侧的压缩缓存和解压缓存必须是同步的,即这两个缓存中的数据是一致的。为了保证这种同步性,UE在发给eNodeB的数据包中携带当前压缩缓存的校验值(Checksum value),eNodeB在收到来自UE的压缩数据包后,根据该校验值判断解压缓存是否与压缩缓存同步,如果是同步的,解压可以正常进行,即对当前收到的UE发送的压缩数据包进行解压操作,否则,可以选择不解压,并可以进一步向UE通知数据传输异常等信息。
可选地,UDC将在无线链路控制(Radio Link Control,RLC)确认模式(RLC AM)下工作,虽然RLC AM基本避免了因为底层丢包导致的UE和eNodeB缓存不同步,但为了进一步保证可靠性,本申请实施例在上行数据包中添加4bit的校验信息。
进一步,本申请实施例给出了4bit校验值的计算方法。
方法一:将缓存(在发送端,是压缩缓存;在接收端,是解压缓存。以下同理)中的数据以4bit为一组进行操作。
本方法中,将缓存中的数据进行分组,每组数据为4bit,顺序将每组数据进行按位叠加,例如,第一组与第二组叠加,叠加结果再与第三组叠加,直至最后一组。
其中,按位叠加是对应bit进行叠加,叠加原则例如:
0+0=0;
0+1=1;
1+1=0。
将最后的叠加结果作为校验值结果。
可选的,也可以将叠加结果按位取反后的值作为校验值结果。例如叠加结果是0101,按位取反的结果为1010。
需要说明的是,缓存中的数据为IP数据包,都是byte对齐的,bit总数为4bit的整数倍,因此可以将缓存中的数据以4bit为单位进行分组。当然,本申请并不限于以4bit为单位进行分组。
方法二:将缓存中全部数据进行操作。
本方法中,将缓存中的全部数据按照先后顺序进行二进制叠加,叠加结果取4bit。例如,如果叠加结果大于4比特,需要将叠加结果截短到4比特(取叠加结果的前4比特或后4比特都可以,当然也可以按照预设方式取其他位置的4比特),当叠加结果不足4比特的时候,需要补0,将叠加结果补充够4比特(补在叠加结果的前面或后面都行,当然也可以按照预设方式补在其他位置)。例如,叠加结果为100,则最后校验值为0100。
其中,二进制叠加的原则例如包括:
0+0=0;
0+1=1;
1+1=10;
10+1=11;
11+1=100;
以此类推。
可选的,也可以将叠加结果按位取反后的值作为校验值结果。例如叠加结果为0101,则按位取反后的结果为1010。如果叠加结果不满4bit,可以先补0后再取反,也可以先取反后再补0。
下面给出两个具体实施例的详细说明。
实施例1:(以4bit一组进行操作,对应上述方法一)
假设在发送端,压缩缓存中的数据为1111 0010 0101 0010 1110 0101
则将压缩缓存中的数据以4bit为单位进行分组,一共分为6组。
顺序将每组值进行按位叠加,即:
1111+0010=1101
1101+0101=1000
1000+0010=1010
1010+1110=0100
0100+0101=0001
叠加结果为0001,可以将该叠加结果作为最后的校验值。
可选的,可以将0001按位取反的结果1110作为校验值,并将该校验值与上行压缩数据一起传给eNodeB。
eNodeB收到上行压缩数据后,将解压缓存中的数据以同样的操作方式计算出的校验值,与上行压缩数据中的校验值进行对比,如果相同,则表示压缩缓存和解压缓存同步。
实施例2:(缓存中全部数据进行操作,对应上述方法二)
假设在发送端,压缩缓存中的数据为1111 0010 0101 0010 1110 0101
将压缩缓存中的数据顺序按位叠加结果为1101,即压缩缓存中的数据有13个1,按照方法二中提到的二进制叠加规则,得到的结果即为1101。
可以将1101作为校验值结果与上行压缩数据一起传给eNodeB。
可选的,也可以将1101按位取反的结果0010作为校验值与上行压缩数据一起传给eNodeB。
eNodeB收到上行压缩数据后,将解压缓存中的数据以同样操作计算出的校验值与上行压缩数据中的校验值进行对比,如果相同,则表示压缩缓存和解压缓存中的数据同步。
需要说明的是,本申请实施例中,发送端和接收端,将传输的数据保存到压缩缓存和解压缓存的方式,可以按照预先约定好的方式进行,例如,接收端在收到发送端发送的压缩数据后,进行解压,并在解压成功后向发送端回复确认消息,并将解压成功的数据保存至解压缓存,发送端可以在确认接收端收到发送端发送的压缩数据并已经解压成功后,再将该数据保存至压缩缓存,从而保证在正常情况下,发送端和接收端保存的数据是一致的。
综上,参见图2,在发送端,本申请实施例提供的一种数据传输方法,包括:
S101、将需要发送的数据进行压缩,得到压缩数据,并生成用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
S102、发送所述压缩数据以及所述校验值。
可选地,生成所述校验值,具体包括:
将所述压缩缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述压缩缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成所述校验值。
例如,n为4。当然也可以为其他值,具体取决于实际情况或需要。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,利用所述叠加结果,生成所述校验值,具体包括:
直接将所述叠加结果作为所述校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为所述校验值。
可选地,利用所述叠加结果,生成所述校验值之前,该方法还包括:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
在接收端,参见图3,本申请实施例提供的一种数据传输方法,包括:
S201、接收发送端发送的压缩数据和用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
S202、利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,并根据校验结果对所述压缩数据进行处理。
可选地,利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,具体包括:
利用如下方式生成校验值:
将所述解压缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述解压缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成校验值;
比较生成的校验值与所述发送端发送的校验值是否一致,若一致,则确定所述压缩缓存和所述解压缓存同步,否则,确定所述压缩缓存和所述解压缓存不同步。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,利用所述叠加结果,生成校验值,具体包括:
直接将所述叠加结果作为校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为校验值。
可选地,利用所述叠加结果,生成所述校验值之前,该方法还包括:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
可选地,根据校验结果对所述压缩数据进行处理,具体包括:
当确定所述压缩缓存和所述解压缓存同步时,对所述压缩数据进行解压处理。
在发送端,参见图4,本申请实施例提供的一种数据传输装置,包括:
存储器620,用于存储程序指令;
处理器600,用于调用所述存储器620中存储的程序指令,按照获得的程序执行:
将需要发送的数据进行压缩,得到压缩数据,并生成用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存发送端与接收端之间传输的未压缩的数据;
通过收发机610发送所述压缩数据以及所述校验值。
可选地,所述处理器600生成所述校验值,具体包括:
将所述压缩缓存中的数据进行分组,每组数据n比特,n为预设正整数,所述发送端按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,所述发送端将所述压缩缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成所述校验值。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,所述处理器600利用所述叠加结果,生成所述校验值,具体包括:
直接将所述叠加结果作为所述校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为所述校验值。
可选地,所述处理器600利用所述叠加结果,生成所述校验值之前,还用于:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
收发机610,用于在处理器600的控制下接收和发送数据。
其中,在图4中,总线架构可以包括任意数量的互联的总线和桥,具体由处理器600代表的一个或多个处理器和存储器620代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起,这些都是本领域所公知的,因此,本文不再对其进行进一步描述。总线接口提供接口。收发机610可以是多个元件,即包括发送机和接收机,提供用于在传输介质上与各种其他装置通信的单元。针对不同的用户设备,用户接口630还可以是能够外接内接需要设备的接口,连接的设备包括但不限于小键盘、显示器、扬声器、麦克风、操纵杆等。
处理器600负责管理总线架构和通常的处理,存储器620可以存储处理器600在执行操作时所使用的数据。
可选的,处理器600可以是CPU(中央处埋器)、ASIC(Application SpecificIntegrated Circuit,专用集成电路)、FPGA(Field-Programmable Gate Array,现场可编程门阵列)或CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)。
发送端的数据传输装置,例如可以是UE,当然也可以是网络侧设备。
在接收端,参见图5,本申请实施例的一种数据传输装置,包括:
存储器520,用于存储程序指令;
处理器500,用于调用所述存储器520中存储的程序指令,按照获得的程序执行:
通过收发机510接收发送端发送的压缩数据和用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,并根据校验结果对所述压缩数据进行处理。
可选地,所述处理器500利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,具体包括:
利用如下方式生成校验值:
将所述解压缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述解压缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成校验值;
比较生成的校验值与所述发送端发送的校验值是否一致,若一致,则确定所述压缩缓存和所述解压缓存同步,否则,确定所述压缩缓存和所述解压缓存不同步。
可选地,所述叠加规则具体包括:
0+0=0;
0+1=1;
1+1=0。
可选地,所述处理器500利用所述叠加结果,生成校验值,具体包括:
直接将所述叠加结果作为校验值;或者,
将所述叠加结果按比特位取反,将取反结果作为校验值。
可选地,所述处理器500利用所述叠加结果,生成所述校验值之前,还用于:
当所述叠加结果不为m比特的数据时,通过补零或截取的方式,将所述叠加结果确定为m比特的数据,其中,m为预设正整数。
可选地,所述m为4。
可选地,所述处理器500根据校验结果对所述压缩数据进行处理,具体包括:
当确定所述压缩缓存和所述解压缓存同步时,对所述压缩数据进行解压处理。
收发机510,用于在处理器500的控制下接收和发送数据。
其中,在图5中,总线架构可以包括任意数量的互联的总线和桥,具体由处理器500代表的一个或多个处理器和存储器520代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起,这些都是本领域所公知的,因此,本文不再对其进行进一步描述。总线接口提供接口。收发机510可以是多个元件,即包括发送机和收发机,提供用于在传输介质上与各种其他装置通信的单元。处理器500负责管理总线架构和通常的处理,存储器520可以存储处理器500在执行操作时所使用的数据。
处理器500可以是中央处埋器(CPU)、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)。
本申请实施例中接收端的数据传输装置,例如可以是网络侧设备基站或其他网络侧设备,当然也可以是终端侧的UE。
在发送端,参见图6,本申请实施例提供的另一种数据传输装置,包括:
压缩处理单元11,用于将需要发送的数据进行压缩,得到压缩数据,并生成用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存发送端与接收端之间传输的未压缩的数据;
发送单元12,用于发送所述压缩数据以及所述校验值。
可选地,所述压缩处理单元生成所述校验值,具体包括:
将所述压缩缓存中的数据进行分组,每组数据n比特,n为预设正整数,所述发送端按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,所述发送端将所述压缩缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成所述校验值。
在接收端,参见图7,本申请实施例提供的一种数据传输装置,包括:
接收单元21,用于接收发送端发送的压缩数据和用于校验发送端侧的压缩缓存和接收端侧的解压缓存是否同步的校验值;其中,所述压缩缓存和所述解压缓存中用于缓存所述发送端与所述接收端之间传输的未压缩的数据;
校验处理单元22,用于利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,并根据校验结果对所述压缩数据进行处理。
可选地,所述校验处理单元利用所述校验值对所述压缩缓存和所述解压缓存是否同步进行校验,具体包括:
利用如下方式生成校验值:
将所述解压缓存中的数据进行分组,每组数据n比特,n为预设正整数,按照预设的叠加规则,将每组数据按照比特位叠加,得到叠加结果;或者,将所述解压缓存中的数据按照比特位依次进行二进制叠加,得到叠加结果;
利用所述叠加结果,生成校验值;
比较生成的校验值与所述发送端发送的校验值是否一致,若一致,则确定所述压缩缓存和所述解压缓存同步,否则,确定所述压缩缓存和所述解压缓存不同步。
本申请实施例提供了一种计算机存储介质,用于储存为上述计算设备所用的计算机程序指令,其包含用于执行上述任一基于数据传输方法的程序。
所述计算机存储介质可以是计算机能够存取的任何可用介质或数据存储设备,包括但不限于磁性存储器(例如软盘、硬盘、磁带、磁光盘(MO)等)、光学存储器(例如CD、DVD、BD、HVD等)、以及半导体存储器(例如ROM、EPROM、EEPROM、非易失性存储器(NAND FLASH)、固态硬盘(SSD))等。
上述本申请实施例中提供的终端侧的设备,可称之为用户设备(User Equipment,简称为“UE”)、移动台(Mobile Station,简称为“MS”)、移动终端(Mobile Terminal)等,可选的,该终端侧的设备可以具备经无线接入网(Radio Access Network,RAN)与一个或多个核心网进行通信的能力,例如,终端可以是移动电话(或称为“蜂窝”电话)、或具有移动性质的计算机等,例如,终端还可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置。
上述本申请实施例中提供的网络侧设备可以为基站(例如,接入点),指接入网中在空中接口上通过一个或多个扇区与无线终端通信的设备。基站可用于将收到的空中帧与IP分组进行相互转换,作为无线终端与接入网的其余部分之间的路由器,其中接入网的其余部分可包括网际协议(IP)网络。基站还可协调对空中接口的属性管理。例如,基站可以是GSM或CDMA中的基站(BTS,Base Transceiver Station),也可以是WCDMA中的基站(NodeB),还可以是LTE中的演进型基站(NodeB或eNB或e-NodeB,evolutional Node B),本方面实施例中不做限定。
综上所述,目前,关于UDC技术,如果没有上述校验值,eNodeB无法知道UE侧压缩缓存的情况,这会影响基站侧的数据解压缩,从而影响上行传输(下行传输同理,不再赘述)。本申请实施例提供的方法可以应用于终端设备,也可以应用于网络设备。本申请实施例提供的数据传输方法,给出了压缩数据的传输过程中携带缓存的校验值,以及校验值的具体计算方法,保证了接收端侧解压缩处理可以正常进行。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。