CN109669908A - 接口优先排程及解决冲突的控制电路及操作方法 - Google Patents

接口优先排程及解决冲突的控制电路及操作方法 Download PDF

Info

Publication number
CN109669908A
CN109669908A CN201710951569.XA CN201710951569A CN109669908A CN 109669908 A CN109669908 A CN 109669908A CN 201710951569 A CN201710951569 A CN 201710951569A CN 109669908 A CN109669908 A CN 109669908A
Authority
CN
China
Prior art keywords
data
main control
signal
signal pin
control end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710951569.XA
Other languages
English (en)
Other versions
CN109669908B (zh
Inventor
孙培华
张燕云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to CN201710951569.XA priority Critical patent/CN109669908B/zh
Publication of CN109669908A publication Critical patent/CN109669908A/zh
Application granted granted Critical
Publication of CN109669908B publication Critical patent/CN109669908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

一种接口优先排程及解决冲突的控制电路包含第一主控端、第二主控端、及比较电路。第一主控端用以控制多个硬件作动，第一主控端至少包含第一数据信号接脚，第一主控端从第一数据信号接脚输出第一数据信号。第二主控端用以控制硬件的辅助操作，第二主控端至少包含致能信号接脚。比较电路电性连接第一数据信号接脚及致能信号接脚，当比较电路判断第一数据信号接脚不再输出数据信号时，发出致能信号至致能信号接脚，以致能第二主控端作动。因此，能够优先排程第一主控端与第二主控端动作的顺序，能避免数据同时传送、造成硬件作动上的冲突。

Description

接口优先排程及解决冲突的控制电路及操作方法
技术领域
本发明涉及通信领域，尤其是数据传输的接口优先排程及解决冲突的控制电路及接口优先排程及解决冲突的操作方法。
背景技术
电脑系统上的通信总线的串行接口，通常包含一个主控端，例如中央处理器(Central Processing Unit，CPU)、或是其他的控制芯片等，以及多个受控端硬件，例如存储器芯片、硬盘等等。此串行接口中，至少包含时序信号(Clock)传输通道、以及数据信号(Data)的传输通道，主控端与受控硬件在串连时序信号传输通道、以及数据信号的传输通道上以串连方式相互连接。主控端可以通过发出传输位置信号、时序信号、数据信号来控制受控硬件。
然而，电脑硬件的需求提升，有时为了增加硬件的辅助操作，例如，升压、超频等，在串行接口上通常会设置其他的主控端来辅助。然而，同时具有两个主控端，存在信号传输冲突的可能性。例如，由于数据信号及时序信号的传输都相互串连，第一主控端发出高电压电平至某一受控端，而第二主控端同时发出低电压电平，会使得受控端做出错误的判断，甚至可能导致当机而无法作动。因此，解决信号冲突是当今硬件通信串行接口的一大课题。
发明内容
为了解决现有技术所面临的问题，在此提供一种接口优先排程及解决冲突的控制电路。接口优先排程及解决冲突的控制电路包含第一主控端、第二主控端、以及比较电路。第一主控端用以控制多个硬件作动，第一主控端至少包含第一数据信号接脚，且第一主控端从第一数据信号接脚输出第一数据信号。第二主控端用以控制硬件的辅助操作，其中第二主控端至少包含致能信号接脚。比较电路电性连接第一数据信号接脚及致能信号接脚，比较电路判断第一数据信号接脚不再输出第一数据信号时，发出一致能信号至致能信号接脚，以致能第二主控端作动。
在一些实施例中，比较电路包含比较器，比较器包含第一输入端、第二输入端、以及第一输出端，其中第一输入端电性连接第一数据信号接脚，第二输入端电性连接参考电压，第一输出端电性连接致能信号接脚。
进一步地，在一些实施例中，当第一主控端从第一数据信号接脚输出第一数据信号时，第一输出端输出一低电压电平；而当第一主控端不再从第一数据信号接脚输出第一数据信号时，第一输出端输出一高电压电平作为致能信号。
更进一步地，在一些实施例中，第二主控端还包含第二数据信号接脚，当第二主控端的致能信号接脚收到致能信号时，第二数据信号接脚用以输出第二数据信号至硬件。
进一步地，在一些实施例中，比较电路除了比较器外，还包含交流直流转换器(ACto DC converter)。交流直流转换器包含第三输入端及第三输出端，第三输入端电性连接第一数据信号接脚、第三输出端电性连接第一输入端。在另一些实施例中，比较电路还包含电压随耦器。电压随耦器包含第四输入端、第五输入端、及第四输出端，第四输入端电性连接第一数据信号接脚，而第四输出端电性连接于第三输入端及第五输入端。
另外，更提供一种接口优先排程及解决冲突的操作方法。该方法包含由比较电路检测来自第一主控端的第一数据信号接脚的第一数据信号传送状态；以及当比较电路判断第一数据信号接脚不再传送第一数据信号时，比较电路传送致能信号致第二主控端的致能信号接脚，以致动第二主控端作动。
在一些实施例中，当第一主控端从第一数据信号接脚输出第一数据信号时，第一输出端输出低电压电平；而当第一主控端不再从第一数据信号接脚输出第一数据信号时，第一输出端输出高电压电平作为致能信号。
进一步地，第二主控端的致能信号接脚收到致能信号时，从第二主控端的第二数据信号接脚输出第二数据信号。当第一输出端输出低电压电平时，第二主控端不输出第二数据信号。
通过于传输接口设置比较电路，检测主要的主控端的数据传输与否，来决定次要的主控端的数据是否输出，如此能调配数据信号传输的优先顺序，避免多个主控端同时传输数据信号，而造成硬件判读错误，造成异常或当机。
附图说明
通过参照附图进一步详细描述本发明的示例性实施例，本发明的上述和其他示例性实施例，优点和特征将变得更加清楚，其中：
图1为接口优先排程及解决冲突的控制电路的单元示意图。
图2为图1中比较电路的单元示意图。
图3为图2中比较器的电路示意图。
图4为图2中直流-交流转换器的电压示意图。
图5为图2中电压随耦器的电路示意图。
图6为接口优先排程及解决冲突的操作方法的流程图。
附图标记说明：
1 面优先排程及解决冲突的控制电路
10 第一主控端 11 第一数据信号接脚
13 第一时序信号接脚 20 第二主控端
21 第二数据信号接脚 23 第二时序信号接脚
25 致能信号接脚 30 比较电路
31 输入端 33 输出端
310 比较器 311 第一输入端
313 第二输入端 315 第一输出端
320 交流直流转换器 321 第三输入端
323 第三输出端 330 电压随耦器
331 第四输入端 333 第五输入端
335 第四输出端 41 第一受控硬件
43 第二受控硬件 45 第三受控硬件
47 第四受控硬件 49 第五受控硬件
Clock1 第一时序信号 Clock2 第二时序信号
C1 电容 Data1 第一数据信号
Data2 第二数据信号 Eb 致能信号
R1、R2、R3、R4、R5 电阻
VDD1 第一正极电压 VDD2 第一负极电压
VG1 第二正极电压 VG2 第二负极电压
Vin 输入电压 Vout 输出电压
S1 接口优先排程及解决冲突的操作方法
S10 检测来自第一主控端的第一数据接信号脚的第一数据信号传送状态
S20 第一主控端是否在传送第一数据信号
S30 传送致能信号至第二主控端的致能信号接脚，以致动第二主控端作动
S40 第二主控端不输出第二数据信号
具体实施方式
图1为接口优先排程及解决冲突的控制电路。如图1所示，接口优先排程及解决冲突的控制电路1包含第一主控端10、第二主控端20、以及比较电路30。第一主控端10用以控制多个硬件作动。第一主控端10至少包含第一数据信号接脚11，且第一主控端10从第一数据信号接脚11输出第一数据信号Data 1。第二主控端20用以控制硬件的辅助操作。第二主控端20至少包含致能信号接脚25。比较电路30电性连接第一数据信号接脚11及致能信号接脚25，当比较电路30判断第一数据信号接脚11不再输出第一数据信号Data1时，发出致能信号Eb至致能信号接脚25，以致能第二主控端20作动。
更详细地，第一主控端10至少还包含第一时序信号接脚13以输出第一时序信号Clock1。在此，第一主控端10的第一数据信号接脚11以及第一时序信接脚13分别与第一受控硬件41、第二受控硬件43、第三受控硬件45、第四受控硬件47、以及第五受控硬件49串联，因此，通过传送位址、第一时序信号Clock1、以及第一数据信号Data 1，藉此控制硬件的操作。在此，第一主控端10可以为中央处理器(CPU)、或是控制芯片组、第二主控端20为芯片组，第一受控硬件41、第二受控硬件43、第三受控硬件45、第四受控硬件47、以及第五受控硬件49实际上可以为电脑系统中的各种硬件，例如，存储器芯片、嵌入式控制器、电源芯片、超电压芯片等等，在此仅为示例，而不限于此。
另外，第二主控端20还包含第二数据信号接脚21、以及第二时序信号接脚23。第二数据信号接脚21、以及第二时序信号接脚23分别用以输出第二数据信号Data2、以及第一时序信号Clock2。在此，第二主控端20的第二数据信号接脚21以及第二时序信号接脚23同样地分别与第一受控硬件41、第二受控硬件43、第三受控硬件45、第四受控硬件47、以及第五受控硬件49串联，因此，通过传送位址、第二时序信号Clock2、以及第二数据信号Data 2，藉此控制硬件的操作。唯，第二主控端20主要提供辅助性的操作，例如，对硬件提供升压、超频等辅助操作。
比较电路30包含输入端31以及输出端33，输入端31电性连接第一数据信号接脚11，输出端33电性连接致能信号接脚25。当比较电路30判断第一数据信号接脚11不再输出第一数据信号接脚11时，由输出端33输出致能信号Eb。
图2为图1中比较电路的单元示意图。如图2所示，在一些实施例中，比较电路30可以仅包含比较器310。在另一些实施例中，比较电路30可以包含比较器310以及交流直流转换器(AC to DC converter)320。在另一些实施例中，比较电路30可以包含比较器310、交流直流转换器320、以及电压随耦器330，在此叙明。
图3为图2中比较器的电路示意图，在此，比较器310为第一运算放大器OPA1与电阻R1、R2的组合电路。第一运算放大器OPA1包含第一输入端311、第二输入端313、第一输出端315。第一输入端311电性连接第一数据信号接脚11，第二输入端313连接参考电压VREF，第一输出端315电性连接致能信号接脚25，且第一运算放大器OPA1的正负极分别连接第一正极电压VDD1以及第一负极电压VG1。此时，第一输入端311作为比较电路30的输入端31、而第一输出端315作为比较电路30的输出端33。
举例而言，第一正极电压VDD1为5V、第一负极电压VG1为0V、参考电压VREF为2.5V，参考电压VREF可由第一正极电压分压。当第一主控端10未输出第一数据信号Data1时，由第一数据信号接脚11所输入至第一输入端311的输入电压Vin为3.3V，在运算大放器比较后输入电压Vin大于参考电压VREF，因此，由第一输出端315输出的输出电压Vout高电压电平，例如，第一正极电压VDD1为5V，可以作为致能信号Eb。当第一主控端10输出第一数据信号Data1时，由于第一数据信号Data1具有数据高低电平的波动，使得第一输入端311的输入电压Vin大约为1.65V，在运算大放器比较后输入电压Vin小于参考电压VREF，因此，由第一输出端315输出的输出电压Vout低电压电平，例如，第一负极电压VG1为0V。在此，电性连接可以直接连接、也可以是间接连接。上述仅为示例，而不限于此。
在此，若是第二主控端20的致能信号接脚25收到高电压电平的输出电压Vout，可视为致能信号，即“1”，如此，可从第二数据信号接脚21用以输出第二数据信号Data2至硬件。而若是，第二主控端20的致能信号接脚25收到低电压电平的输出电压Vout，可视为“0”，即停止输出第二数据信号Data2，直到第一数据信号Data1传送完毕为止。
图4为图2中交流-直流转换器的电压示意图。如图2、图3及图4所示，比较电路30可以包含比较器310及交流直流转换器320。如图4所示，交流直流转换器320可以为电阻R3及电容C1组合的RC电路，可以作为一滤波器。交流直流转换器320包含第三输入端321及第三输出端323。第三输入端321电性连接第一数据信号接脚11、第三输出端323电性连接第一输入端311。此时，第三输入端321作为比较电路30的输入端31，而第一输出端315作为比较电路30的输出端33。在此，电性连接可以直接连接、也可以是间接连接。
通过交流直流转换器320，可以将交流的信号取一时间区段，过滤形成一直流电平。能增加判断的准确性。在此，若是当第一主控端10未输出第一数据信号Data1时，经由交流直流转换器320滤波后，能由第三输出端323输出3.3V的电压电平至第一输入端311，作为输入电压Vin。而若是当第一主控端10输出第一数据信号Data1时，第三输出端323输出大约1.65V的电压电平至第一输入端311，作为输入电压Vin。
图5为图2中电压随耦器的电路示意图。如图2-5所示，比较电路30可以包含比较器310、交流直流转换器320及电压随耦器330。如图5所示，电压随耦器330可为比较器310为第二运算放大器OPA2与电阻R4、R5的非反向放大组合电路。电压随耦器330包含第四输入端331、第五输入端333、以及第四输出端335。第二运算放大器OPA2的正负极分别连接第二正极电压VDD2以及第二负极电压VG2。第四输入端331电性连接第一数据信号接脚11，而第四输出端335电性连接于第三输入端321，进一步电性连接至比较器310的第一输入端311。同时，第四输出端335电性连接第五输入端333。此时，第四输入端331作为比较电路30的输入端31、第一输出端315作为比较电路30的输出端33。
由于第二运算放大器OPA2的输入基本上没有电流流入，可以视为电阻无穷大，而达到与后端的比较器310、交流直流转换器320信号隔离，使得输入电压Vin、输出电压Vout之间不会电性干扰，但电压电平、相位可以达到同步的效果。例如，第一主控端10未输出第一数据信号Data1时，电压随耦器330的输出电压为3.3V、而第一主控端10输出第一数据信号Data1时，电压随耦器330的输出电压大约为1.65V。
图6为接口优先排程及解决冲突的操作方法的流程图。同时参考图1及图6，接口优先排程及解决冲突的操作方法S1是在第二主控端20欲传送第二数据信号Data2时开始。接着进入步骤S10，由比较电路30检测来自第一主控端10的第一数据信号接脚11的第一数据信号Data 1传送状态、并进入步骤S20，判断第一主控端10是否在传送第一数据信号Data1。当判断第一主控端10是不再传送第一数据信号Data1时，进入步骤S30，比较电路30传送致能信号Eb至第二主控端20的致能信号接脚25，以致动第二主控端20作动，也就是开始传送第二时序信号Clock2及第二数据信号Data2至硬件。当判断第一主控端10正在传送第一数据信号Data1时，进入步骤S40，第二主控端20不传送第二时序信号Clock2及第二数据信号Data2至硬件，也就是此时设定第二主控端20为闲置(Idle)，并回到步骤S20再次检测第一主控端10的第一数据信号接脚11的第一数据信号Data 1传送状态。
接口优先排程及解决冲突的控制电路及接口优先排程及解决冲突的操作方法，是通过比较电路，依据第一主控端的数据传送状态，来决定第二主控端的信号输出与否，如此能调配数据信号传输的优先顺序，避免多个主控端同时传输数据信号，而造成硬件判读错误，造成异常或当机。
虽然已经结合目前被认为是实用的示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例，而是相反，旨在适用于各种修改和等同布置包括在所附权利要求的精神和范围内。

Claims (10)

1.一种接口优先排程及解决冲突的控制电路，包含：
一第一主控端，用以控制多个硬件作动，该第一主控端至少包含一第一数据信号接脚，且该第一主控端从该第一数据信号接脚输出一第一数据信号；
一第二主控端，用以控制该些硬件的一辅助操作，其中该第二主控端至少包含一致能信号接脚；以及
一比较电路，电性连接该第一数据信号接脚及该致能信号接脚，当该比较电路判断该第一数据信号接脚不再输出该第一数据信号时，发出一致能信号至该致能信号接脚，以致能该第二主控端作动。
2.如权利要求1所述的接口优先排程及解决冲突的控制电路，其中该比较电路包含一比较器，该比较器至少包含一第一输入端、一第二输入端、以及一第一输出端，其中该第一输入端电性连接该第一数据信号接脚，该第二输入端电性连接一参考电压，且该第一输出端电性连接该致能信号接脚。
3.如权利要求2所述的接口优先排程及解决冲突的控制电路，其中当该第一主控端从该第一数据信号接脚输出该第一数据信号时，该第一输出端输出一低电压电平，当该第一主控端不再从该第一数据信号接脚输出该第一数据信号时，该第一输出端输出一高电压电平作为该致能信号。
4.如权利要求3所述的接口优先排程及解决冲突的控制电路，其中该第二主控端还包含一第二数据信号接脚，当该第二主控端的该致能信号接脚收到该制能信号时，该第二数据信号接脚用以输出一第二数据信号至该些硬件。
5.如权利要求2所述的接口优先排程及解决冲突的控制电路，其中该比较电路还包含一交流直流转换器，该交流直流转换器包含一第三输入端及一第三输出端，其中该第三输入端电性连接该第一数据信号接脚、该第三输出端电性连接该第一输入端。
6.如权利要求5所述的接口优先排程及解决冲突的控制电路，还包含一电压随耦器，该电压随耦器包含一第四输入端、一第五输入端、及一第四输出端，该第四输入端电性连接该第一数据信号接脚，而该第四输出端电性连接于该第三输入端及该第五输入端。
7.一种接口优先排程及解决冲突的操作方法，包含：
由一比较电路检测来自一第一主控端的一第一数据信号接脚的一第一数据信号传送状态；以及
当该比较电路判断该第一数据信号接脚不再传送该第一数据信号时，该比较电路传送一致能信号至一第二主控端的一致能信号接脚，以致动该第二主控端作动。
8.如权利要求7所述的接口优先排程及解决冲突的操作方法，其中当该第一主控端从该第一数据信号接脚输出该第一数据信号时，该第一输出端输出一低电压电平，当该第一主控端不再从该第一数据信号接脚输出该第一数据信号时，该第一输出端输出一高电压电平作为该致能信号。
9.如权利要求8所述的接口优先排程及解决冲突的操作方法，其还包含该第二主控端的该致能信号接脚收到该致能信号时，从该第二主控端的一第二数据信号接脚输出一第二数据信号。
10.如权利要求9所述的接口优先排程及解决冲突的操作方法，其中该第一输出端输出该低电压电平时，该第二主控端不输出该第二数据信号。
CN201710951569.XA 2017-10-13 2017-10-13 接口优先排程及解决冲突的控制电路及操作方法 Active CN109669908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710951569.XA CN109669908B (zh) 2017-10-13 2017-10-13 接口优先排程及解决冲突的控制电路及操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710951569.XA CN109669908B (zh) 2017-10-13 2017-10-13 接口优先排程及解决冲突的控制电路及操作方法

Publications (2)

Publication Number Publication Date
CN109669908A true CN109669908A (zh) 2019-04-23
CN109669908B CN109669908B (zh) 2022-12-02

Family

ID=66139967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710951569.XA Active CN109669908B (zh) 2017-10-13 2017-10-13 接口优先排程及解决冲突的控制电路及操作方法

Country Status (1)

Country Link
CN (1) CN109669908B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202830A (en) * 1989-03-22 1993-04-13 Honda Giken Kogyo Kabushiki Kaisha Motor drive control circuit
CN101231401A (zh) * 2007-01-26 2008-07-30 群康科技(深圳)有限公司 面板控制电路
CN101930417A (zh) * 2010-08-13 2010-12-29 北京飞利信科技股份有限公司 用于基于串行数据总线的流媒体传输系统终端设备中的仲裁器
CN102236623A (zh) * 2010-04-22 2011-11-09 索尼公司 信号控制设备和信号控制方法
CN103730149A (zh) * 2014-01-20 2014-04-16 中国科学院电子学研究所 一种双端口存储器的读写控制电路
CN204667096U (zh) * 2015-05-12 2015-09-23 武汉百络优物联科技有限公司 一种可扩展多路pwm输出电路
CN105006961A (zh) * 2015-07-29 2015-10-28 上海斐讯数据通信技术有限公司 一种多路电源上电顺序控制电路及方法
CN105576948A (zh) * 2014-08-20 2016-05-11 力智电子股份有限公司 电源管理装置、直流对直流控制电路及其芯片致能方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202830A (en) * 1989-03-22 1993-04-13 Honda Giken Kogyo Kabushiki Kaisha Motor drive control circuit
CN101231401A (zh) * 2007-01-26 2008-07-30 群康科技(深圳)有限公司 面板控制电路
CN102236623A (zh) * 2010-04-22 2011-11-09 索尼公司 信号控制设备和信号控制方法
CN101930417A (zh) * 2010-08-13 2010-12-29 北京飞利信科技股份有限公司 用于基于串行数据总线的流媒体传输系统终端设备中的仲裁器
CN103730149A (zh) * 2014-01-20 2014-04-16 中国科学院电子学研究所 一种双端口存储器的读写控制电路
CN105576948A (zh) * 2014-08-20 2016-05-11 力智电子股份有限公司 电源管理装置、直流对直流控制电路及其芯片致能方法
CN204667096U (zh) * 2015-05-12 2015-09-23 武汉百络优物联科技有限公司 一种可扩展多路pwm输出电路
CN105006961A (zh) * 2015-07-29 2015-10-28 上海斐讯数据通信技术有限公司 一种多路电源上电顺序控制电路及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张伟: "双重互斥控制系统中的重控与冲突处理", 《计算技术与自动化》 *
李彩萍: "基于宽带柔性转发器的高速交换技术研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Also Published As

Publication number Publication date
CN109669908B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN107404384B (zh) 用于通过至少一个导线对供应电力和差分数据的系统
CN101963835B (zh) 动态分配usb端口电源的电子设备及方法
CN103078393B (zh) Usb集线器和usb集线器的电力供应方法
CN202308695U (zh) 电缆装置
US9560217B2 (en) Adapters, terminal devices, USB connection devices and charging stations
CN104216499B (zh) 机柜与其电源控制方法
US10574073B2 (en) Electronic device and method for controlling power supply
CN106291210A (zh) Usb接口检测器、检测方法、usb连接器及电子设备
TWI754588B (zh) 用於藉由轉遞受電裝置（ＰＤ）輸入電壓而傳輸電力至遠端乙太網路供電（ＰoＥ）子系統之系統、其製造方法、使用方法以及電腦可讀取之非暫態程式儲存裝置
CN102043933B (zh) 一种工作状态可控的sd卡读卡器模块
KR101821450B1 (ko) 단선을 통한 배터리의 모니터링 및 통신
CN103809724A (zh) 机柜与其电源控制方法
CN106020176B (zh) 一种cc逻辑控制芯片低功耗连接检测方法及结构
CN108628792B (zh) 通信接口防电流泄漏系统及方法
CN104750226A (zh) Usb otg模式识别系统及方法
CN103684407A (zh) Otg装置
CN101510116B (zh) 一种具有待机功能的终端设备的节能方法及系统
US10461555B2 (en) Battery charging for mobile devices
CN109669908A (zh) 接口优先排程及解决冲突的控制电路及操作方法
CN102436413B (zh) 板卡电源调试系统及调试方法
CN101170501A (zh) 热插上电系统及方法
CN215120525U (zh) 多接口插入检测开机及供电pcb线路及电子设备
CN101526841A (zh) 电脑系统和节电方法
CN109669896A (zh) 具有多主控芯片的主机板及切换控制顺序的方法
CN208297982U (zh) 单总线设备的管理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant