CN109660310A - 一种时钟同步的方法、装置、计算设备及计算机存储介质 - Google Patents

Abstract

本发明涉及时钟同步技术领域，尤其公开了一种时钟同步的方法、装置、计算设备及计算机存储介质，其中，方法包括：接收时钟源输出的脉冲信号和标准时间；接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间；当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正。由此可见，利用本发明方案可以实现多个设备的时钟同步。

Description

一种时钟同步的方法、装置、计算设备及计算机存储介质

技术领域

本发明实施例涉及时钟同步技术领域，特别是涉及一种时钟同步的方法、装置、计算设备及计算机存储介质。

背景技术

随着科学技术的发展，各种无人终端设备应用不断落地，例如，机器人、无人机等。面对复杂的环境，单一的设备很难完成所有的任务要求，在大多数情况下，需要多个设备融合以解决单一设备能力不足的问题，此时，需要保证多个设备之间的时钟一致，以提升多个设备融合的效果。

每个设备一般都有自己的系统时钟，同时，由于系统的差异，各个系统很难保证时钟一致，目前主要采用的时钟同步方式是基于GPS的时钟同步，在一些条件复杂的情况下，可能会出现GPS信号弱或没有GPS信号的情况，在此情况下，各个设备的时钟无法同步。目前，通过外部时钟源可以实现各可同步设备的时钟同步问题，但是对于不可同步设备，其时钟无法做到同步。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种时钟同步的方法、装置、计算设备及计算机存储介质。

为解决上述技术问题，本发明实施例采用的一个技术方案是：提供一种时钟同步的方法，所述方法应用于多个设备，并且所述多个设备包括不可同步设备，所述方法包括：接收时钟源输出的脉冲信号和标准时间，其中，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和标准时间同时输送到所述多个设备；接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

可选的，所述当接收到所述一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正包括：计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差；计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间；将所述准确时间更新为所述数据帧中携带的帧时间。

可选的，所述多个设备还包括可同步设备，其中，所述可同步设备在接收到所述时钟源输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备的系统时间；所述方法还包括：在接收到所述可同步设备上传的数据帧时，对所述可同步设备上传的数据帧携带的帧时间不处理。

可选的，本发明实施例还包括一种时钟同步的方法，所述方法包括：接收时钟源输出的脉冲信号和标准时间；判断自身的系统时钟是否允许修改；若是，则根据所述标准时间更新自身的系统时钟的系统时间；若否，则基于自身的系统时钟确定在接收到所述脉冲信号的系统时间，并且输出所述系统时间。

为解决上述技术问题，本发明实施例采用的另一个技术方案是：提供一种时钟同步装置，应用于多个设备，并且所述多个设备包括不可同步设备，其特征在于，所述装置包括第一接收模块：用于接收时钟源输出的脉冲信号和标准时间，其中，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和标准时间同时输送到所述多个设备；第二接收模块：用于接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；修正模块：用于当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

可选的，所述修正模块模块包括：第一计算单元：用于计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差；第二计算单元：用于计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间；更新单元：用于将所述准确时间更新为所述数据帧中携带的帧时间。

可选的，本发明实施例还提供了一种时钟同步装置，所述装置包括接收模块：用于接收时钟源输出的脉冲信号和标准时间；判断模块：用于判断自身的系统时钟是否允许修改；更新模块：用于当自身的系统时钟允许修改时，根据所述标准时间更新自身的系统时钟的系统时间；输出模块：用于当自身的系统时钟不允许修改时，基于自身的系统时钟确定在接收到所述脉冲信号的系统时间，并且输出所述系统时间。

为解决上述技术问题，本发明实施例采用的再一个技术方案是：提供一种计算设备，包括：处理器、存储器、通信接口和通信总线；所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如所述的一种时钟同步的方法对应的操作。

为解决上述技术问题，本发明实施例采用的又一个技术方案是：提供一种计算机存储介质，所述存储介质中存储有至少一可执行指令，所述可执行指令使处理器执行如所述的一种时钟同步的方法对应的操作。

为解决上述技术问题，本发明实施例采用的还一个技术方案是：提供一种时钟同步系统，包括：时钟源、多个设备和控制器；所述时钟源用于向所述多个设备和所述控制器发送脉冲信号和标准时间，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间；所述多个设备包括不可同步设备和可同步设备；所述不可同步设备接收到所述脉冲信号后，在所述脉冲信号的激励下向所述控制器输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；当所述控制器接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间；所述可同步设备在接收到所述时钟源输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备的系统时间；当所述控制器接收到所述可同步设备上传的数据帧时，对所述可同步设备上传的数据帧携带的帧时间不处理。

本发明实施例的有益效果是：区别于现有技术的情况，本发明实施例通过外部的时钟源向不可同步设备、可同步设备及控制器同步发送脉冲信号和标准时间，所述不可同步设备在接收到所述脉冲信号时向所述控制器输出设备时间，以使所述控制器根据所述标准时间和设备时间，对接收到不可同步设备的数据帧中携带的帧时间进行修正，而所述可同步设备在接收到所述脉冲信号和所述标准时间后，将所述标准时间更新为自身的系统时钟，控制器对接收到的可同步设备的数据帧中携带的帧时间不进行处理，从而保证了不可同步设备和可同步设备的数据帧中携带的帧时间均是基于同一系统时钟确定的，从而保证数据帧的帧时间的系统时钟的一致性，从而实现多个设备的时钟同步。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施例。

附图说明

通过阅读下文优选实施例的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施例的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例一种时钟同步的方法的流程图；

图2是本发明实施例一种时钟同步的方法中数据帧携带的帧时间修正的流程图；

图3是本发明实施例一种时钟同步的方法的流程图；

图4是本发明实施例一种时钟同步的装置的功能框图；

图5是本发明实施例的一种计算设备的示意图；

图6是本发明实施例的一种时钟同步系统的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

图1为本发明实施例一种时钟同步的方法的流程图。如图1所示，该方法包括以下步骤：

步骤S101：接收时钟源输出的脉冲信号和标准时间。

所述时钟源为一个微处理单元，包括时钟模块、脉冲输出模块和异步通信模块，所述时钟模块用于通过时钟电路生成系统时钟，所述系统时钟的时间即为标准时间；所述脉冲输出模块，用于向多个设备和控制器同步发送所述脉冲信号；所述异步通信模块，用于向多个设备和控制器同步发送所述标准时间。具体的，所述时钟模块产生一个系统时钟，所述系统时钟按照预设频率进行更新，所述系统时钟每更新一次，所述脉冲输出模块输出一个脉冲信号，对应的所述异步通信模块输出相应的系统时钟。

所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和所述标准时间同时输送到所述多个设备，所述多个设备是能够采集数据并能够与控制器进行通信的任意设备，如应用无人驾驶中的雷达传感器和图像采集装置等等，所述多个设备包括不可同步设备和可同步设备，所述不可同步设备是指不能够更新自身的系统时间的设备，所述可同步设备是指能够更新自身的系统时间的设备。

当然，在一些实施例中，若预先已知所述多个设备的类型，即已知某一设备属于不可同步设备还是可同步设备，可以设置所述时钟源向所述不可同步设备发送脉冲信号，向所述可同步设备发送脉冲信号和标准时间。

步骤S102：接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间。

所述各所述设备时间为基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间。在本步骤中，当不可同步设备接收到所述脉冲信号后，向控制器输出自身的设备时间。

步骤S103：当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正。

所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

由于设备在接收到脉冲信号的时间和时钟源发出脉冲信号的时间差是极其小的，因此，可将设备在接收到脉冲信号的时间和时钟源发出脉冲信号的时间直接等同。但是，设备确定接收到脉冲信号的时间是基于设备自身的时钟系统确定的，而时钟源确定发出脉冲信号的时间是基于时钟源自射的时间系统确定的，因此，当设备确定的时间与时钟源确定的时间存在时间差时，则说明设备的系统时钟与时钟源的系统时钟不同步，需要进行修正。当然，在另一些实施例中，若设备接收到脉冲信号的时间和时钟源发出脉冲信号的时间差较大时，也可以预先记录各个设备对应的在接收到脉冲信号的时间和时钟源发出脉冲信号之间的初始时间差，在判断设备是否与时钟源同步时，引入该初始时间差进行计算。在一些实施例中，如图2所示，对所述数据帧携带的帧时间修正包括以下步骤：

步骤S1031：计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差。

在本步骤中，当所述不可同步设备接收到所述时钟源发送的脉冲信号和标准时间后，将自身的系统时钟作为设备时间发送给控制器，所述控制器根据所述时钟源的标准时间及所述不可同步设备的设备时间，计算差值，得到该一不可同步设备与时钟源的时间差，例如：将所述时钟源的标准时间记为T₁，所述不可同步设备的设备时间记为T₂，时间差T_D＝T₂-T₁。

应理解，所述时钟源的标准时间是通过所述时钟源中的时钟电路生成的时间，所述脉冲信号与所述标准时间相对应，即系统时钟每更新一次，产生一个脉冲信号。

步骤S1032：计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间。

当所述不可同步设备将采集到的数据发送给所述控制器时，是以数据帧的形式发送的，所述数据帧携带有帧时间，计算所述帧时间与所述时间差的差值，即得到准确时间，所述准确时间为所述控制器将所述设备时间更新为所述时钟源的时间。例如，某一时刻，控制器收到的所述帧时间为T_Z，则准确时间T_R＝T_Z-T_D。

步骤S1033：将所述准确时间更新为所述数据帧中携带的帧时间。

通过将所述准确时间作为所述数据帧携带的帧时间，可以保证不同步设备上传的数据帧的帧时间是基于时钟源的时钟系统的确定。

所述可同步设备在接收到所述时钟源输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备的系统时间；

所述控制器在接收到所述可同步设备上传的数据帧时，对所述可同步设备上传的数据帧携带的帧时间不处理。

需要说明的是：由于时钟源是按照预设频率输出脉冲信号和标准时间，因此，控制器在对不同步设备上传的数据帧的帧时间进行修正时，均是采用不同步设备最近一次上传的设备时间。

本发明实施例通过外部时钟源向不可同步设备、可同步设备及控制器同步发送脉冲信号和标准时间，所述不可同步设备在接收到所述脉冲信号时向所述控制器输出设备时间，以使所述控制器根据所述标准时间和设备时间，对接收到不可同步设备的数据帧中携带的帧时间进行修正；所述可同步设备在接收到所述脉冲信号和所述标准时间后，将所述标准时间更新为自身的系统时钟，控制器对接收到的可同步设备的数据帧的中携带的帧时间不进行处理，从而保证了不可同步设备和可同步设备的数据帧中携带的帧时间均是基于同一系统时钟确定的，从而保证数据帧的帧时间的系统时钟的一致性，从而实现多个设备的时钟同步。

在一个实施例中，提供一种时钟同步方法，请参阅图3，所述方法包括：

步骤S301：接收时钟源输出的脉冲信号和标准时间。

步骤S302：判断自身的系统时钟是否允许修改；若允许，执行步骤S303，若不允许，执行步骤S304。

步骤S303：根据所述标准时间更新自身的系统时钟的系统时间。

步骤S304：基于自身的系统时钟确定在接收到所述脉冲信号的系统时间，并且输出所述系统时间。

通过上述方法，通过判断自身系统时钟是否允许修改，并在允许修改时，更新自身的系统时钟的系统时间，不能更改时，输出自身的系统时间，利用该方法，可以实现多个设备自动判断自身系统时钟是否允许修改，省略了人为判断过程。

图4示出了本发明实施例一种时钟同步装置的功能框图，如图4所示，所述装置包括：第一接收模块401、第二接收模块402及修正模块403，其中，所述第一接收模块401，用于接收时钟源输出的脉冲信号和标准时间，其中，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和标准时间同时输送到所述多个设备；所述第二接收模块402，用于接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；所述修正模块403，用于当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

其中，所述修正模块403包括：第一计算单元4031、第二计算单元4032及更新单元4033，其中，所述第一计算单元4031，用于计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差；所述第二计算单元4032，用于计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间；所述更新单元4033，用于将所述准确时间更新为所述数据帧中携带的帧时间。

本发明实施例通过第一接收模块接收外部时钟源发送的脉冲信号和标准时间，并通过第二接收模块接收不可同步设备在接收到所述脉冲信号时输出的设备时间，并通过修正模块根据所述标准时间和设备时间，对接收到的数据帧中携带的帧时间进行修正，由此可见，通过本发明方案，可以实现多个设备的时钟同步。

在一个实施例中，提供一种时钟同步装置，所述装置包括：接收模块、判断模块、更新模块和输出模块，其中，所述接收模块，用于接收时钟源输出的脉冲信号和标准时间；所述判断模块，用于判断自身的系统时钟是否允许修改；所述更新模块，用于当自身的系统时钟允许修改时，根据所述标准时间更新自身的系统时钟的系统时间；所述输出模块，用于当自身的系统时钟不允许修改时，基于自身的系统时钟确定在接收到所述脉冲信号的系统时间，并且输出所述系统时间。

通过上述方法，通过判断模块判断自身系统时钟是否允许修改，并在允许修改时，使用更新模块更新自身的系统时钟的系统时间，不能更改时，使用输出模块输出自身的系统时间，利用该方法，可以实现多个设备自动判断自身系统时钟是否允许修改，省略了人为判断过程。

本申请实施例提供了一种非易失性计算机存储介质，所述计算机存储介质存储有至少一可执行指令，该计算机可执行指令可执行上述任意方法实施例中的一种时钟同步的方法对应的操作。

图5为本发明计算设备实施例的结构示意图，本发明具体实施例并不对计算设备的具体实现做限定。

如图5所示，该计算设备可以包括：处理器(processor)502、通信接口(Communications Interface)504、存储器(memory)506、以及通信总线508。

其中：

处理器502、通信接口504、以及存储器506通过通信总线508完成相互间的通信。

通信接口504，用于与其它设备比如客户端或其它服务器等的网元通信。

处理器502，用于执行程序510，具体可以执行上述一种时钟同步方法实施例中的相关步骤。

具体地，程序510可以包括程序代码，该程序代码包括计算机操作指令。

处理器502可能是中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路。计算设备包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。

存储器506，用于存放程序510。存储器406可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。

程序510具体可以用于使得处理器502执行以下操作：

接收时钟源输出的脉冲信号和标准时间，其中，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和标准时间同时输送到所述多个设备；接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

在一种可选的方式中，程序510具体可以进一步用于使得处理器502执行以下操作：

计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差；计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间；将所述准确时间更新为所述数据帧中携带的帧时间。

在一种可选的方式中，程序510具体可以进一步用于使得处理器502执行以下操作：所述多个设备还包括可同步设备，其中，所述可同步设备在接收到所述时钟源输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备的系统时间；在接收到所述可同步设备上传的数据帧时，对所述可同步设备上传的数据帧携带的帧时间不处理。

在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施例。

图6是本发明实施例一种时钟同步系统的示意图，如图6所示，所述系统包括时钟源601、不可同步设备602、可同步设备603和控制器604，所述时钟源601用于向所述多个设备和所述控制器发送脉冲信号和标准时间，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间。

其中，所述不可同步设备602接收到所述脉冲信号后，在所述脉冲信号的激励下向所述控制器604输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；当所述控制器604接收到一所述不可同步设备602上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

其中，所述可同步设备603在接收到所述时钟源601输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备603的系统时间；当所述控制器604接收到所述可同步设备603上传的数据帧时，对所述可同步设备603上传的数据帧携带的帧时间不处理。

本发明实施例通过时钟源向不可同步设备、可同步设备及控制器同步发送脉冲信号和标准时间，所述不可同步设备在接收到所述脉冲信号时向所述控制器输出设备时间，以使所述控制器根据所述标准时间和设备时间，对接收到的数据帧中携带的帧时间进行修正；所述可同步设备在接收到所述脉冲信号和所述标准时间后，将所述标准时间更新为自身的系统时钟，由此可见，通过本发明方案，可以实现多个设备的时钟同步。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施例的权利要求书由此明确地并入该具体实施例，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的一种时钟同步装置中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种时钟同步的方法，应用于多个设备，并且所述多个设备包括不可同步设备，其特征在于，所述方法包括：

接收时钟源输出的脉冲信号和标准时间，其中，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和标准时间同时输送到所述多个设备；

接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；

当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

2.根据权利要求1所述的方法，其特征在于，所述当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正包括：

计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差；

计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间；

将所述准确时间更新为所述数据帧中携带的帧时间。

3.根据权利要求1所述的方法，其特征在于，所述多个设备还包括可同步设备，其中，所述可同步设备在接收到所述时钟源输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备的系统时间；

所述方法还包括：

在接收到所述可同步设备上传的数据帧时，对所述可同步设备上传的数据帧携带的帧时间不处理。

4.一种时钟同步的方法，其特征在于，包括：

接收时钟源输出的脉冲信号和标准时间；

判断自身的系统时钟是否允许修改；

若允许，则根据所述标准时间更新自身的系统时钟的系统时间；

若不允许，则基于自身的系统时钟确定在接收到所述脉冲信号的系统时间，并且输出所述系统时间。

5.一种时钟同步装置，应用于多个设备，并且所述多个设备包括不可同步设备，其特征在于，包括：

第一接收模块：用于接收时钟源输出的脉冲信号和标准时间，其中，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间，并且所述脉冲信号和标准时间同时输送到所述多个设备；

第二接收模块：用于接收各所述不可同步设备在所述脉冲信号的激励下输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；

修正模块：用于当接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间。

6.根据权利要求5所述的装置，其特征在于，所述修正模块包括：

第一计算单元：计算所述标准时间和所述一所述不可同步设备的设备时间的时间差值，得到时间差；

第二计算单元：用于计算所述数据帧中携带的帧时间与所述时间差的差值，得到准确时间；

更新单元：用于将所述准确时间更新为所述数据帧中携带的帧时间。

7.一种时钟同步装置，其特征在于，包括：

接收模块：用于接收时钟源输出的脉冲信号和标准时间；

判断模块：用于判断自身的系统时钟是否允许修改；

更新模块：用于当自身的系统时钟允许修改时，根据所述标准时间更新自身的系统时钟的系统时间；

输出模块：用于当自身的系统时钟不允许修改时，基于自身的系统时钟确定在接收到所述脉冲信号的系统时间，并且输出所述系统时间。

8.一种计算设备，其特征在于，包括：处理器、存储器、通信接口和通信总线；

所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求1-4中任一项所述的时钟同步的方法对应的操作。

9.一种计算机存储介质，所述存储介质中存储有至少一可执行指令，所述可执行指令使处理器执行如权利要求1-4中任一项所述的时钟同步的方法对应的操作。

10.一种时钟同步系统，其特征在于，包括：时钟源、多个设备和控制器；

所述时钟源用于向所述多个设备和所述控制器发送脉冲信号和标准时间，所述标准时间为基于所述时钟源的系统时钟确定的在输出脉冲信号时的时间；

所述多个设备包括不可同步设备和可同步设备；

所述不可同步设备接收到所述脉冲信号后，在所述脉冲信号的激励下向所述控制器输出的设备时间，各所述设备时间为：基于对应的不可同步设备的系统时钟确定的在接收到所述脉冲信号的时间；

当所述控制器接收到一所述不可同步设备上传的数据帧时，根据所述标准时间、所述一所述不可同步设备的设备时间，对所述数据帧中携带的帧时间进行修正，其中，所述帧时间为基于所述一所述不可同步设备的系统时钟确定的在采集到所述数据帧时的时间；

所述可同步设备在接收到所述时钟源输出的脉冲信号和标准时间时，将所述标准时间更新为所述可同步设备的系统时间；

当所述控制器接收到所述可同步设备上传的数据帧时，对所述可同步设备上传的数据帧携带的帧时间不处理。