CN109634898A - 一种服务器节点的位置识别系统 - Google Patents
一种服务器节点的位置识别系统 Download PDFInfo
- Publication number
- CN109634898A CN109634898A CN201910005197.0A CN201910005197A CN109634898A CN 109634898 A CN109634898 A CN 109634898A CN 201910005197 A CN201910005197 A CN 201910005197A CN 109634898 A CN109634898 A CN 109634898A
- Authority
- CN
- China
- Prior art keywords
- signal
- controller
- server node
- backboard
- recognizing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种服务器节点的位置识别系统,包括用于输出第一信号的基准信号输出模块;N个服务器节点中的控制器,其中,第一控制器的信号输入端与基准信号输出模块的输出端连接,第i控制器的信号输出端与第i+1控制器的信号输入端连接,第N控制器的信号输出端悬空;1≤i<N,N为不小于2的整数;第i控制器,用于在接收到第i信号时,根据第i信号的特性及预设特性位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;第N控制器,用于在接收到第N信号时,根据第N信号的特性及预设特性位置对应关系确定自身的位置。该位置识别系统大大节省了控制器的管脚资源。
Description
技术领域
本发明涉及位置识别技术领域,特别是涉及一种服务器节点的位置识别系统。
背景技术
在一些需要大量计算、数据处理的场合,经常需要大量的服务器资源。一个服务器节点通常不能满足计算需求,此时通常会采用多个服务器节点来进行计算,且为方便管理,通常将这几个服务器节点放到一个机柜中。服务器节点一般包括CPU、内存、控制器等模块,在一些场合中,各个服务器节点需要知道它在机柜中所处的位置,以便根据位置信息进行一些配置。
现有技术中通常在每个服务器节点的控制器上选用多个GPIO管脚作为该计算节点的位置编号。服务器节点和背板相连,在背板上通过对这多个GPIO管脚设置不同电平来定义服务器节点的位置信息,服务器节点中的控制器启动后会先读取这几个GPIO管脚的状态,然后根据程序中预先定义好的对应关系来确定该服务器节点的管理IP地址(也即位置信息)。例如,对应关系可以是1111代表机柜最上面的位置,0000代表机柜最下面的位置。
这种方案的缺点是随着服务器节点数量的增多,每个控制器所需要的GPIO管脚数量也随之增加,例如当机柜中有9到16个服务器节点时,此时每个控制器需要4个这类管脚(24=16)。可见,采用现有技术中的方案造成了对服务器节点中的控制器的管脚的浪费。
发明内容
本发明的目的是提供一种服务器节点的位置识别系统,大大节省了控制器的管脚资源。
为解决上述技术问题,本发明提供了一种服务器节点的位置识别系统,包括:
用于输出第一信号的基准信号输出模块;
N个服务器节点中的控制器,其中,第一控制器的信号输入端与所述基准信号输出模块的输出端连接,第i控制器的信号输出端与第i+1控制器的信号输入端连接,第N控制器的信号输出端悬空;1≤i<N,N为不小于2的整数;
第i控制器,用于在接收到第i信号时,根据第i信号的特性及预设特性位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;
第N控制器,用于在接收到第N信号时,根据第N信号的特性及预设特性位置对应关系确定自身的位置。
优选地,还包括背板;
所述基准信号输出模块设置于背板上;
所述第一控制器的信号输入端通过所述背板与所述基准信号输出模块的输出端连接,第i控制器的信号输出端通过背板与第i+1控制器的信号输入端连接。
优选地,第i信号及第i+1信号均为PWM信号;
第i控制器,具体用于在接收到第i信号时,根据第i信号的占空比及预设占空比位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;
第N控制器,具体用于在接收到第N信号时,根据第N信号的占空比及预设占空比位置对应关系确定自身的位置。
优选地,所述基准信号输出模块包括:
电源;
一端与所述电源连接,另一端作为所述基准信号输出模块的输出端的上拉电阻。
优选地,所述电源为构成所述背板的背板电源的电源。
优选地,第i控制器还用于在没有接收到第i信号时输出低电平;
所述第一控制器还用于在没有输出第二信号时输出低电平。
优选地,还包括N个下拉电阻,其中:
第j下拉电阻的一端与第j控制器的信号输入端连接,第j下拉电阻的另一端接地,其中,1≤j≤N;
其中,第一下拉电阻的阻值>>所述上拉电阻的阻值。
优选地,所述控制器为ARM或者为现场可编程逻辑门阵列FPGA。
本发明提供了一种服务器节点的位置识别系统,该位置识别系统中,每个控制器只需信号输入端和信号输出端两个管脚,便可实现各控制器在接收到信号后根据接收到的信号的特性及预设特性位置对应关系确定自身的位置,且还向下一个控制器输出信号,大大节省了控制器的管脚资源。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种服务器节点的位置识别系统的结构示意图;
图2为本发明提供的另一种服务器节点的位置识别系统的结构示意图。
具体实施方式
本发明的核心是提供一种服务器节点的位置识别系统,大大节省了控制器的管脚资源。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种服务器节点的位置识别系统的结构示意图,该系统包括:
用于输出第一信号的基准信号输出模块1;
N个服务器节点中的控制器,其中,第一控制器21的信号输入端与基准信号输出模块1的输出端连接,第i控制器2i的信号输出端与第i+1控制器的信号输入端连接,第N控制器2N的信号输出端悬空;1≤i<N,N为不小于2的整数;
第i控制器2i,用于在接收到第i信号时,根据第i信号的特性及预设特性位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;
第N控制器2N,用于在接收到第N信号时,根据第N信号的特性及预设特性位置对应关系确定自身的位置。
为了减少位置识别所造成的占用控制器较多管脚的问题,本申请中,在硬件上:只需要额外设置一个基准信号输出模块1,还需要每个控制器的两个管脚,其中,一个作为信号输入端,一个作为信号输出端;在软件上,每个控制器中设置有预设特性位置对应关系,及在接收到第i信号时输出第i+1信号。
具体地,基准信号输出模块1用于输出第一信号至第一服务器节点中的控制器,需要说明的是,第一信号直至第N信号均有其自己的特性,这里的特性可以为频率、占空比等,也即本申请可以将各个控制器的位置与信号的特性挂钩,通过信号的特性来体现位置。由于各个控制器的位置是人为已知的,因此,在确定特性后,需要提前在控制器中建立信号特性与位置之间的对应关系,每个信号的特性由该信号对应的控制器的位置决定。此外,由于第i控制器2i在接收到第i信号后还需要输出第i+1信号至第i+1控制器,因此,还需要在控制器中预先设置在接收到第i信号后根据调整规则对第i信号进行调整,然后再作为要输出的第i+1信号,其中,调整规则由第i控制器2i和第1+1控制器之间的位置关系决定。例如,在用频率作为信号的特性时,可以设置位于机柜(以共5层为例)最上面一层的信号的频率为50Hz,位于机柜第二层的信号的频率为40Hz,依次类推,位于机柜最下面一层的信号的频率为10Hz;则当前控制器(假设下一个控制器在当前控制器所在层的下一层)在接收到信号后会将信号的频率降低10Hz再输出至下一个控制器。本申请对于具体选用信号的哪种特性来表示位置以及位置与特性之间的对应关系不做特别的限定,根据实际情况来定。
在具体实现时,基准信号输出模块1用于输出第一信号(也为基准信号)至第一控制器21,第一控制器21在接收到第一信号后,根据第一信号的特性及预设特性位置对应关系确定自身的位置,并根据预设的调整规则对第一信号的特性进行调整后再作为第二信号并输出第二信号至第二控制器22,第二控制器22在接收到第二信号后,根据第二信号的特性及预设特性位置对应关系确定自身的位置,并根据预设的调整规则对第二信号的特性进行调整后再作为第三信号并输出第三信号至第三控制器,依次类推,直至第N控制器2N在接收到第N信号时,根据第N信号的特性及预设特性位置对应关系确定自身的位置。
综上,本发明提供了一种服务器节点的位置识别系统,该位置识别系统中,每个控制器只需信号输入端和信号输出端两个管脚,便可实现各控制器在接收到信号后根据接收到的信号的特性及预设特性位置对应关系确定自身的位置,且还向下一个控制器输出信号,大大节省了控制器的管脚资源。
请参照图2,图2为本发明提供的另一种服务器节点的位置识别系统的结构示意图,图2中以机柜中包括4个服务器节点也即N=4为例;
在上述实施例的基础上:
作为一种优选地实施例,还包括背板3;
基准信号输出模块1设置于背板3上;
第一控制器21的信号输入端通过背板3与基准信号输出模块1的输出端连接,第i控制器2i的信号输出端通过背板3与第i+1控制器的信号输入端连接。
具体地,为了保证各个控制器的走线的可靠性、稳定性和安全性,可以将基准信号输出模块1设置在背板3上,且第一控制器21的信号输入端通过背板3与基准信号输出模块1的输出端连接,第i控制器2i的信号输出端通过背板3与第i+1控制器的信号输入端连接。可见,通过该种方式,控制器与基准信号输出模块1之间的走线,以及,各个控制器之间的位置走线大部分均位于背板3上,从而可以有效规整这些走线,防止走线杂乱,提高了各个控制器的走线的可靠性、稳定性和安全性。
作为一种优选地实施例,第i信号及第i+1信号均为PWM信号;
第i控制器2i,具体用于在接收到第i信号时,根据第i信号的占空比及预设占空比位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;
第N控制器2N,具体用于在接收到第N信号时,根据第N信号的占空比及预设占空比位置对应关系确定自身的位置。
具体地,为了进一步简化系统的电路结构,简化方案的实现难度,本实施例中,第i信号及第i+1信号均为PWM信号,对于现有的大部分控制器,输出PWM信号是较为容易实现的,且各个控制器在接收到PWM信号后也比较容易获知PWM信号的占空比。进而使得各个控制器在接收到信号时,容易根据信号的占空比及预设占空比位置对应关系确定自身的位置,并根据调整规则对接收到的信号的占空比进行调整,并将调整了占空比后的信号输出下一个信号至下一个控制器。
作为一种优选地实施例,基准信号输出模块1包括:
电源Vcc;
一端与电源Vcc连接,另一端作为基准信号输出模块1的输出端的上拉电阻R。
为了进一步简化系统的电路结构,本实施例中,基准信号输出模块1包括电源Vcc和与电源Vcc连接的上拉电阻R,此时第一控制器21接收到的第一信号为高电平,则相当于第一信号的占空比为100%,则第一控制器21从预设的占空比位置对应关系中查找100%占空比对应的位置,然后根据调整规则对第一信号的占空比进行调整,这里的调整规则具体可以为:在机柜中,每下降一层,占空比减少10%,如果在同层,则占空比相同。这里可以假设100%的占空比对应机柜的最高层,也即第一控制器21在机柜的最高层,则如果第二控制器22在机柜的最高层的下一层,则第一控制器21在接收到100%占空比的第一信号后,会根据预设占空比位置对应关系得到自己位于机柜最高层的结果,并将第一信号的占空比调整为90%后输出至第二控制器22。
本实施例对于具体如何设置占空比与位置之间的关系不作特别的限定,根据实际情况来定。
可见,本实施例提供的基准信号输出模块1的电路结构简单,易实现。
作为一种优选地实施例,电源Vcc为构成背板3的背板电源的电源。
具体地,基准信号输出模块1中的电源Vcc可以为背板3已有的电源Vcc,从而不需要额外设置电源Vcc,进一步简化了系统的电路结构。当然,基准信号输出模块1中的电源Vcc也可以为额外设置的电源,根据实际情况来定。
作为一种优选地实施例,第i控制器2i还用于在没有接收到第i信号时输出低电平;
第一控制器21还用于在没有输出第二信号时输出低电平。
具体地,为了避免控制器的信号输入端受到外界干扰信号的影响使得控制器得到错误的位置信息,本实施例中,在第i控制器2i在没有接收到第i信号时输出低电平至第i+1控制器,当然这么做的前提是低电平也即占空比为0%的信号代表无效信号,不对应任何服务器节点位置。本实施例也可以理解成第i信号在接受到低电平时输出低电平至第i+1控制器。
此外,较为特殊的是,第一控制器21在接收到基准信号输出模块1输出的第一信号时,由于其还要根据第一信号的占空比及预设占空比位置对应关系确定自身的位置,并根据调整规则对第一信号进行调整得到第二信号,这个过程中,第一控制器21仍然需要输出低电平至第二控制器22,以确保第二控制器22的信号输入端受到外界干扰信号的影响使得第二控制器22得到错误的位置信息。
可见,通过本实施例可以极大地减少由于外界信号干扰而造成的控制器得到错误的位置信息的情况的发生,提高了系统位置识别的正确率。
作为一种优选地实施例,还包括N个下拉电阻,其中:
第j下拉电阻的一端与第j控制器的信号输入端连接,第j下拉电阻的另一端接地,其中,1≤j≤N;
其中,第一下拉电阻的阻值>>上拉电阻R的阻值。
具体地,为了进一步提高系统位置识别的正确率,本实施例提供的位置识别系统中还包括N个下拉电阻,其中,第j下拉电阻的一端与第j控制器的信号输入端连接,第j下拉电阻的另一端接地,从而进一步保证了控制器在无信号输入时其信号输入端依旧为低电平,进一步减少了由于外界信号干扰而造成的控制器得到错误的位置信息的情况的发生。
此外,为了保证第一控制器21能够准确接收到高电平,第一下拉电阻的阻值要远大于上拉电阻R的阻值。
作为一种优选地实施例,控制器为ARM或者为FPGA(Field-Programmable GateArray,现场可编程逻辑门阵列)。
本申请对于控制器的类型和型号不作特别的限定,根据实际情况来定。
需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种服务器节点的位置识别系统,其特征在于,包括:
用于输出第一信号的基准信号输出模块;
N个服务器节点中的控制器,其中,第一控制器的信号输入端与所述基准信号输出模块的输出端连接,第i控制器的信号输出端与第i+1控制器的信号输入端连接,第N控制器的信号输出端悬空;1≤i<N,N为不小于2的整数;
第i控制器,用于在接收到第i信号时,根据第i信号的特性及预设特性位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;
第N控制器,用于在接收到第N信号时,根据第N信号的特性及预设特性位置对应关系确定自身的位置。
2.如权利要求1所述的服务器节点的位置识别系统,其特征在于,还包括背板;
所述基准信号输出模块设置于背板上;
所述第一控制器的信号输入端通过所述背板与所述基准信号输出模块的输出端连接,第i控制器的信号输出端通过背板与第i+1控制器的信号输入端连接。
3.如权利要求1所述的服务器节点的位置识别系统,其特征在于,第i信号及第i+1信号均为PWM信号;
第i控制器,具体用于在接收到第i信号时,根据第i信号的占空比及预设占空比位置对应关系确定自身的位置,并输出第i+1信号至第i+1控制器;
第N控制器,具体用于在接收到第N信号时,根据第N信号的占空比及预设占空比位置对应关系确定自身的位置。
4.如权利要求3所述的服务器节点的位置识别系统,其特征在于,所述基准信号输出模块包括:
电源;
一端与所述电源连接,另一端作为所述基准信号输出模块的输出端的上拉电阻。
5.如权利要求4所述的服务器节点的位置识别系统,其特征在于,所述电源为构成所述背板的背板电源的电源。
6.如权利要求4任一项所述的服务器节点的位置识别系统,其特征在于,第i控制器还用于在没有接收到第i信号时输出低电平;
所述第一控制器还用于在没有输出第二信号时输出低电平。
7.如权利要求6所述的服务器节点的位置识别系统,其特征在于,还包括N个下拉电阻,其中:
第j下拉电阻的一端与第j控制器的信号输入端连接,第j下拉电阻的另一端接地,其中,1≤j≤N;
其中,第一下拉电阻的阻值>>所述上拉电阻的阻值。
8.如权利要求1所述的服务器节点的位置识别系统,其特征在于,所述控制器为ARM或者为现场可编程逻辑门阵列FPGA。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910005197.0A CN109634898A (zh) | 2019-01-03 | 2019-01-03 | 一种服务器节点的位置识别系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910005197.0A CN109634898A (zh) | 2019-01-03 | 2019-01-03 | 一种服务器节点的位置识别系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109634898A true CN109634898A (zh) | 2019-04-16 |
Family
ID=66056548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910005197.0A Pending CN109634898A (zh) | 2019-01-03 | 2019-01-03 | 一种服务器节点的位置识别系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109634898A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102510344A (zh) * | 2011-11-23 | 2012-06-20 | 华为技术有限公司 | 机柜服务器系统 |
CN102841635A (zh) * | 2011-06-21 | 2012-12-26 | 广达电脑股份有限公司 | 服务器机柜系统 |
CN107508930A (zh) * | 2017-09-15 | 2017-12-22 | 上海炙云新能源科技有限公司 | Id分配方法及系统 |
CN107562165A (zh) * | 2017-08-03 | 2018-01-09 | 郑州云海信息技术有限公司 | 一种为服务器供电的电源装置和电源管理系统 |
-
2019
- 2019-01-03 CN CN201910005197.0A patent/CN109634898A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102841635A (zh) * | 2011-06-21 | 2012-12-26 | 广达电脑股份有限公司 | 服务器机柜系统 |
CN102510344A (zh) * | 2011-11-23 | 2012-06-20 | 华为技术有限公司 | 机柜服务器系统 |
CN107562165A (zh) * | 2017-08-03 | 2018-01-09 | 郑州云海信息技术有限公司 | 一种为服务器供电的电源装置和电源管理系统 |
CN107508930A (zh) * | 2017-09-15 | 2017-12-22 | 上海炙云新能源科技有限公司 | Id分配方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10075302B2 (en) | Power over ethernet method and device | |
US7474117B1 (en) | Bi-directional universal serial bus booster circuit | |
US10146265B1 (en) | Main board slot power control circuit | |
CN107147553A (zh) | 从站波特率及帧格式的调整方法、调整装置及调整设备 | |
CN104516838A (zh) | 管理路径确定方法及装置 | |
CN109408126A (zh) | 一种多路服务器的开机方法、bmc及多路服务器 | |
CN207650568U (zh) | 时间数字转换装置及数字锁相环 | |
CN106980589A (zh) | 一种rs‑485自动收发电路 | |
CN102053649A (zh) | 用于增减动态总线时钟的装置和方法 | |
CN109634898A (zh) | 一种服务器节点的位置识别系统 | |
CN109101402A (zh) | 一种服务器主板上vr芯片的监控装置及服务器 | |
CN106301804B (zh) | 一种实现网络唤醒的服务器、系统及方法 | |
CN109164892A (zh) | 服务器主板上时钟线的连接装置、服务器主板及服务器 | |
CN104935321A (zh) | 输入输出阻抗校正电路与方法 | |
CN108933601B (zh) | 一种编码芯片和电池监控单元 | |
CN110018938A (zh) | 一种硬件id识别装置、方法及服务器系统 | |
CN109542198A (zh) | 一种控制pcie卡上电的方法及设备 | |
CN109917894A (zh) | 一种服务器系统及其供电均衡方法以及电源供应器 | |
US11476506B2 (en) | Daisy-chain battery cells system with differential communication interfaces | |
CN210578535U (zh) | 射频控制电路及电子设备 | |
CN107800810A (zh) | 一种服务器远程控制方法和系统 | |
CN105530028A (zh) | 一种均衡器配置方法及管理模块 | |
CN207924469U (zh) | 一种可编程逻辑芯片的保护电路及控制系统 | |
CN109901486A (zh) | 一种脉宽降压调节芯片的pg信号控制电路及电子设备 | |
CN110471881A (zh) | 一种实现多个从设备与spi主设备快速通讯方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190416 |
|
RJ01 | Rejection of invention patent application after publication |