CN109634826A - 控制器极限性能分析方法、装置、计算机设备及存储介质 - Google Patents
控制器极限性能分析方法、装置、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN109634826A CN109634826A CN201811516230.8A CN201811516230A CN109634826A CN 109634826 A CN109634826 A CN 109634826A CN 201811516230 A CN201811516230 A CN 201811516230A CN 109634826 A CN109634826 A CN 109634826A
- Authority
- CN
- China
- Prior art keywords
- data
- core
- nvme
- host
- ddr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及控制器极限性能分析方法、装置、计算机设备及存储介质,该方法包括获取来自主机的读写命令;获取读写命令的相关信息;判断所述读写命令是否为写命令;若是,则由NVMe所在的核心对主机内的数据进行处理;由NFC所在的核心对DDR数据缓冲区内的数据进行处理;若否,则由NFC所在的核心对Flash内的数据进行处理;由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。本发明通过去除FTL软件模块,由NVMe所在核心以及NFC所在的核心对主机下发的读写命令进行响应,完成数据的读取和写入,不受FTL软件性能的影响,实现准确地反映控制器的极限性能,为优化系统性能提供指导方向。
Description
技术领域
本发明涉及固态硬盘,更具体地说是指控制器极限性能分析方法、装置、计算机设备及存储介质。
背景技术
SSD(固态硬盘,Solid State Drives),简称固盘,固态硬盘用固态电子存储芯片阵列而制成的硬盘,由控制单元和存储单元(FLASH芯片、DRAM芯片)组成。固态硬盘在接口的规范和定义、功能及使用方法上与传统硬盘的完全相同,在产品外形和尺寸上也完全与传统硬盘一致,但I/O性能相对于传统硬盘大大提升。
如图1所示,现有的SSD的完整系统架构主要包括SSD控制器、DDR(双倍速率同步动态随机存储器,Double Data Rate)以及FLASH(固态存储器与动画编辑器),而控制器主要有NVMe(非易失性内存主机控制器接口,Non-Volatile Memory express)、FTL(闪存转换模块,Flash translation laye)、NFC(近距离无线通信,Near Field Communication)三个模块,对于三核全系统而言,这三个模块分别在核心0、核心1、核心2中,三核之间通过交互来实现SSD功能,NVMe和NFC具有硬件IP,而FTL是纯软件算法,硬件的处理能力要比软件快的多,而FTL模块由于其算法较为复杂,因此会对系统的整体性能有较大的影响。
对整个系统的性能进行测试,意味着将上述所有模块作为一个整体进行性能分析,那么测试结果反映出来的是软件与硬件的综合性能,而不是硬件IP的性能,无法单独得出硬件IP的性能,而硬件IP的性能则反映控制器的极限性能,因此,目前的测试无法准确地得出控制器的极限性能。
因此,有必要设计一种新的方法,实现准确地反映控制器的极限性能,为优化系统性能提供指导方向。
发明内容
本发明的目的在于克服现有技术的缺陷,提供控制器极限性能分析方法、装置、计算机设备及存储介质。
为实现上述目的,本发明采用以下技术方案:控制器极限性能分析方法,包括:
获取来自主机的读写命令;
获取读写命令的相关信息;
判断所述读写命令是否为写命令;
若是,则由NVMe所在的核心对主机内的数据进行处理;
由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
若否,则由NFC所在的核心对Flash内的数据进行处理;
由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
其进一步技术方案为:所述由NVMe所在的核心对主机内的数据进行处理,包括:
获取主机内的数据;
由NVMe所在的核心将主机内的数据搬至DDR的数据缓冲区中。
其进一步技术方案为:所述由NVMe所在的核心对主机内的数据进行处理之后,还包括:
由NVMe所在的核心向主机回复命令已完成的信息。
其进一步技术方案为:所述由NFC所在的核心对DDR数据缓冲区内的数据进行处理,包括:
根据所述读写命令的相关信息由NFC所在的核心将DDR内的数据搬至Flash内。
其进一步技术方案为:所述由NFC所在的核心对Flash内的数据进行处理,包括:
根据所述读写命令的相关信息,由NFC所在的核心件主机内的数据从Flash搬至DDR数据缓冲区中。
其进一步技术方案为:所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理,包括:
根据所述读写命令的相关信息,由NVMe所在的核心将DDR数据缓冲区内的数据搬至主机内存中。
其进一步技术方案为:所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理之后,还包括:
返回所述由NVMe所在的核心向主机回复命令已完成的信息。
本发明还提供了控制器极限性能分析装置,包括:
命令获取单元,用于获取来自主机的读写命令;
判断单元,用于判断所述读写命令是否为写命令;
信息获取单元,用于获取读写命令的相关信息;
第一处理单元,用于若是,则由NVMe所在的核心对主机内的数据进行处理;
第二处理单元,用于由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
第三处理单元,用于若否,则由NFC所在的核心对Flash内的数据进行处理;
第四处理单元,用于由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
本发明还提供了一种计算机设备,所述计算机设备包括存储器及处理器,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时实现上述的方法。
本发明还提供了一种存储介质,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时可实现上述的方法。
本发明与现有技术相比的有益效果是:本发明通过去除FTL软件模块,由NVMe所在核心以及NFC所在的核心对主机下发的读写命令进行响应,完成数据的读取和写入,不受FTL软件性能的影响,能够最大限度的得到控制器极限性能,为整个系统的性能提升尤其是FTL算法性能的提升提供较为准确的参考,从而实现准确地反映控制器的极限性能,为优化系统性能提供指导方向。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术的固态硬盘的示意性框图;
图2为本发明实施例提供的控制器极限性能分析方法的固态硬盘的示意性框图;
图3为本发明实施例提供的控制器极限性能分析方法流程示意图;
图4为本发明实施例提供的控制器极限性能分析方法的子流程示意图;
图5为本发明实施例提供的控制器极限性能分析装置的示意性框图;
图6为本发明实施例提供的控制器极限性能分析装置的第一处理单元的示意性框图;
图7为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
请参阅图2和图3,图2为本发明实施例提供的控制器极限性能分析方法的固态硬盘的示意性框图。图3为本发明实施例提供的控制器极限性能分析方法的示意性流程图。如图2所示,该控制器极限性能分析方法应用于固态硬盘内,该固定硬盘包括NVMe模块和NFC模块,去除了FTL模块,则对该固态硬盘进行控制器极限性能分析时,得到的是硬件IP的性能,不掺和软件的性能,更好地反映控制器的极限性能。
图3是本发明实施例提供的控制器极限性能分析方法的流程示意图。如图3所示,该方法包括以下步骤S110至S180。
S110、获取来自主机的读写命令。
在测试时,主机会对该固态硬盘下发读写命令,由固态硬盘的DRR与Flash进行数据的传输,以完成主机的读写命令。
S120、获取读写命令的相关信息。
在本实施例中,该相关信息指的是读写的数据以及读写命令的类别等内容,具体地,当读写命令为写命令时,则该相关信息包括需要写入的主机内的数据以及读写命令的类别为写命令;当读写命令为读命令时,则该相关信息包括需要读取的固态硬盘内的数据以及读写命令的类别为读命令。
S130、判断所述读写命令是否为写命令。
通过对读写命令的判断,对控制器的读写性能进行分析,从而准确地得知固态硬盘控制器的极限性能,能够反映控制器的极限性能,为优化系统性能提供指导方向。
S140、若是,则由NVMe所在的核心对主机内的数据进行处理。
在本实施例中,该NVMe所在的核心是指DDR内的第一个内核即Core0。
在一实施例中,如图4所示,上述的步骤S140可包括步骤S141~S142。
S141、获取主机内的数据;
S142、由NVMe所在的核心将主机内的数据搬至DDR的数据缓冲区中。
当读写命令为写命令时,则需要将存储在主机内的数据存储至固态硬盘内,主要是测试控制器针对写命令的响应情况。
S150、由NVMe所在的核心向主机回复命令已完成的信息。
在本实施例中,当写命令完成时,也就是主机内的数据已经从主机写入到该固态硬盘内,从主机下发命令到得到该回复信息的时间段则为整个控制器针对写命令的极限性能。
S160、由NFC所在的核心对DDR数据缓冲区内的数据进行处理。
该NFC所在的核心是指DDR内的第二个内核即Core1。在主机内的数据已经搬至DDR的数据缓存区时,此时的数据是暂存的数据,需要进一步将该DDR的数据缓冲区内的数据进行搬移。
具体地,根据所述读写命令的相关信息由NFC所在的核心将DDR内的数据搬至Flash内,从而完成数据的真正写入。
S170、若否,则由NFC所在的核心对Flash内的数据进行处理。
在本实施例中,在读取数据时,需要先将Flash内的数据搬移,具体地,根据所述读写命令的相关信息,由NFC所在的核心件主机内的数据从Flash搬至DDR数据缓冲区中,固态硬盘中的DDR与主机直接通信,而Flash则与DDR进行通信。
S180、由NVMe所在的核心对DDR数据缓冲区内的数据进行处理,并返回所述S150步骤。
具体地,根据所述读写命令的相关信息,由NVMe所在的核心将DDR数据缓冲区内的数据搬至主机内存中。从下发读命令到获取到该回复信息整个时长,则为该控制器读性能的分析。
上述的控制器极限性能分析方法,通过去除FTL软件模块,由NVMe所在核心以及NFC所在的核心对主机下发的读写命令进行响应,完成数据的读取和写入,不受FTL软件性能的影响,能够最大限度的得到控制器极限性能,为整个系统的性能提升尤其是FTL算法性能的提升提供较为准确的参考,从而实现准确地反映控制器的极限性能,为优化系统性能提供指导方向。
图5是本发明实施例提供的一种控制器极限性能分析装置300的示意性框图。如图5所示,对应于以上控制器极限性能分析方法,本发明还提供一种控制器极限性能分析装置300。该控制器极限性能分析装置300包括用于执行上述控制器极限性能分析方法的单元,该装置可以被配置于带有固态硬盘的设备中。
具体地,请参阅图5,该控制器极限性能分析装置300包括:
命令获取单元301,用于获取来自主机的读写命令;
信息获取单元302,用于获取读写命令的相关信息;
判断单元303,用于判断所述读写命令是否为写命令;
第一处理单元304,用于若是,则由NVMe所在的核心对主机内的数据进行处理;
第二处理单元305,用于由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
第三处理单元307,用于若否,则由NFC所在的核心对Flash内的数据进行处理;
第四处理单元308,用于由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
在一实施例中,如图6所示,所述第一处理单元304包括:
数据获取子单元3041,用于获取主机内的数据;
第一搬移子单元3042,用于由NVMe所在的核心将主机内的数据搬至DDR的数据缓冲区中。
在一实施例中,上述的装置还包括:
反馈单元306,用于由NVMe所在的核心向主机回复命令已完成的信息。
需要说明的是,所属领域的技术人员可以清楚地了解到,上述控制器极限性能分析装置300和各单元的具体实现过程,可以参考前述方法实施例中的相应描述,为了描述的方便和简洁,在此不再赘述。
上述控制器极限性能分析装置300可以实现为一种计算机程序的形式,该计算机程序可以在如图7所示的计算机设备上运行。
请参阅图7,图7是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备500可以是带有固态硬盘的终端,也可以是带有固态硬盘的服务器,其中,终端可以是智能手机、平板电脑、笔记本电脑、台式电脑等具有通信功能的电子设备。服务器可以是独立的服务器,也可以是多个服务器组成的服务器集群。
参阅图7,该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505,其中,存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令,该程序指令被执行时,可使得处理器502执行一种控制器极限性能分析方法。
该处理器502用于提供计算和控制能力,以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境,该计算机程序5032被处理器502执行时,可使得处理器502执行一种控制器极限性能分析方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解,图7中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备500的限定,具体的计算机设备500可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
其中,所述处理器502用于运行存储在存储器中的计算机程序5032,以实现如下步骤:
获取来自主机的读写命令;
获取读写命令的相关信息;
判断所述读写命令是否为写命令;
若是,则由NVMe所在的核心对主机内的数据进行处理;
由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
若否,则由NFC所在的核心对Flash内的数据进行处理;
由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
在一实施例中,处理器502在实现所述由NVMe所在的核心对主机内的数据进行处理步骤时,具体实现如下步骤:
获取主机内的数据;
由NVMe所在的核心将主机内的数据搬至DDR的数据缓冲区中。
在一实施例中,处理器502在实现所述由NVMe所在的核心对主机内的数据进行处理步骤之后,还实现如下步骤:
由NVMe所在的核心向主机回复命令已完成的信息。
在一实施例中,处理器502在实现所述由NFC所在的核心对DDR数据缓冲区内的数据进行处理步骤时,具体实现如下步骤:
根据所述读写命令的相关信息由NFC所在的核心将DDR内的数据搬至Flash内。
在一实施例中,处理器502在实现所述由NFC所在的核心对Flash内的数据进行处理步骤时,具体实现如下步骤:
根据所述读写命令的相关信息,由NFC所在的核心件主机内的数据从Flash搬至DDR数据缓冲区中。
在一实施例中,处理器502在实现所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理步骤时,具体实现如下步骤:
根据所述读写命令的相关信息,由NVMe所在的核心将DDR数据缓冲区内的数据搬至主机内存中。
在一实施例中,处理器502在实现所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理步骤之后,还实现如下步骤:
返回所述由NVMe所在的核心向主机回复命令已完成的信息。
应当理解,在本申请实施例中,处理器502可以是中央处理单元(CentralProcessing Unit,CPU),该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中,通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令,计算机程序可存储于一存储介质中,该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行,以实现上述方法的实施例的流程步骤。
因此,本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序,其中该计算机程序被处理器执行时使处理器执行如下步骤:
获取来自主机的读写命令;
获取读写命令的相关信息;
判断所述读写命令是否为写命令;
若是,则由NVMe所在的核心对主机内的数据进行处理;
由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
若否,则由NFC所在的核心对Flash内的数据进行处理;
由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
在一实施例中,所述处理器在执行所述计算机程序而实现所述由NVMe所在的核心对主机内的数据进行处理步骤时,具体实现如下步骤:
获取主机内的数据;
由NVMe所在的核心将主机内的数据搬至DDR的数据缓冲区中。
在一实施例中,所述处理器在执行所述计算机程序而实现所述由NVMe所在的核心对主机内的数据进行处理步骤之后,还实现如下步骤:
由NVMe所在的核心向主机回复命令已完成的信息。
在一实施例中,所述处理器在执行所述计算机程序而实现所述由NFC所在的核心对DDR数据缓冲区内的数据进行处理步骤时,具体实现如下步骤:
根据所述读写命令的相关信息由NFC所在的核心将DDR内的数据搬至Flash内。
在一实施例中,所述处理器在执行所述计算机程序而实现所述由NFC所在的核心对Flash内的数据进行处理步骤时,具体实现如下步骤:
根据所述读写命令的相关信息,由NFC所在的核心件主机内的数据从Flash搬至DDR数据缓冲区中。
在一实施例中,所述处理器在执行所述计算机程序而实现所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理步骤时,具体实现如下步骤:
根据所述读写命令的相关信息,由NVMe所在的核心将DDR数据缓冲区内的数据搬至主机内存中。
在一实施例中,所述处理器在执行所述计算机程序而实现所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理步骤之后,还实现如下步骤:
返回所述由NVMe所在的核心向主机回复命令已完成的信息。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的。例如,各个单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,终端,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.控制器极限性能分析方法,其特征在于,包括:
获取来自主机的读写命令;
获取读写命令的相关信息;
判断所述读写命令是否为写命令;
若是,则由NVMe所在的核心对主机内的数据进行处理;
由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
若否,则由NFC所在的核心对Flash内的数据进行处理;
由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
2.根据权利要求1所述的控制器极限性能分析方法,其特征在于,所述由NVMe所在的核心对主机内的数据进行处理,包括:
获取主机内的数据;
由NVMe所在的核心将主机内的数据搬至DDR的数据缓冲区中。
3.根据权利要求2所述的控制器极限性能分析方法,其特征在于,所述由NVMe所在的核心对主机内的数据进行处理之后,还包括:
由NVMe所在的核心向主机回复命令已完成的信息。
4.根据权利要求1至3任一项所述的控制器极限性能分析方法,其特征在于,所述由NFC所在的核心对DDR数据缓冲区内的数据进行处理,包括:
根据所述读写命令的相关信息由NFC所在的核心将DDR内的数据搬至Flash内。
5.根据权利要求4所述的控制器极限性能分析方法,其特征在于,所述由NFC所在的核心对Flash内的数据进行处理,包括:
根据所述读写命令的相关信息,由NFC所在的核心件主机内的数据从Flash搬至DDR数据缓冲区中。
6.根据权利要求5所述的控制器极限性能分析方法,其特征在于,所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理,包括:
根据所述读写命令的相关信息,由NVMe所在的核心将DDR数据缓冲区内的数据搬至主机内存中。
7.根据权利要求6所述的控制器极限性能分析方法,其特征在于,所述由NVMe所在的核心对DDR数据缓冲区内的数据进行处理之后,还包括:
返回所述由NVMe所在的核心向主机回复命令已完成的信息。
8.控制器极限性能分析装置,其特征在于,包括:
命令获取单元,用于获取来自主机的读写命令;
信息获取单元,用于获取读写命令的相关信息;
判断单元,用于判断所述读写命令是否为写命令;
第一处理单元,用于若是,则由NVMe所在的核心对主机内的数据进行处理;
第二处理单元,用于由NFC所在的核心对DDR数据缓冲区内的数据进行处理;
第三处理单元,用于若否,则由NFC所在的核心对Flash内的数据进行处理;
第四处理单元,用于由NVMe所在的核心对DDR数据缓冲区内的数据进行处理。
9.一种计算机设备,其特征在于,所述计算机设备包括存储器及处理器,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时实现如权利要求1至7中任一项所述的方法。
10.一种存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时可实现如权利要求1至7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811516230.8A CN109634826B (zh) | 2018-12-12 | 2018-12-12 | 控制器极限性能分析方法、装置、计算机设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811516230.8A CN109634826B (zh) | 2018-12-12 | 2018-12-12 | 控制器极限性能分析方法、装置、计算机设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109634826A true CN109634826A (zh) | 2019-04-16 |
CN109634826B CN109634826B (zh) | 2022-06-07 |
Family
ID=66073024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811516230.8A Active CN109634826B (zh) | 2018-12-12 | 2018-12-12 | 控制器极限性能分析方法、装置、计算机设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109634826B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111343257A (zh) * | 2020-02-17 | 2020-06-26 | 深圳市广和通无线股份有限公司 | 无线通信模块通用性的实现方法、装置、无线通信设备及存储介质 |
CN111625199A (zh) * | 2020-05-28 | 2020-09-04 | 深圳忆联信息系统有限公司 | 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102073565A (zh) * | 2010-12-31 | 2011-05-25 | 华为技术有限公司 | 触发操作方法、多核分组调试方法、装置及系统 |
CN107992436A (zh) * | 2016-10-26 | 2018-05-04 | 杭州华为数字技术有限公司 | 一种NVMe数据读写方法及NVMe设备 |
US20180267724A1 (en) * | 2017-03-14 | 2018-09-20 | SK Hynix Inc. | Data transfer training method and data storage device performing the same |
CN108959117A (zh) * | 2018-06-22 | 2018-12-07 | 深圳忆联信息系统有限公司 | H2d写操作加速方法、装置、计算机设备及存储介质 |
-
2018
- 2018-12-12 CN CN201811516230.8A patent/CN109634826B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102073565A (zh) * | 2010-12-31 | 2011-05-25 | 华为技术有限公司 | 触发操作方法、多核分组调试方法、装置及系统 |
CN107992436A (zh) * | 2016-10-26 | 2018-05-04 | 杭州华为数字技术有限公司 | 一种NVMe数据读写方法及NVMe设备 |
US20180267724A1 (en) * | 2017-03-14 | 2018-09-20 | SK Hynix Inc. | Data transfer training method and data storage device performing the same |
CN108959117A (zh) * | 2018-06-22 | 2018-12-07 | 深圳忆联信息系统有限公司 | H2d写操作加速方法、装置、计算机设备及存储介质 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111343257A (zh) * | 2020-02-17 | 2020-06-26 | 深圳市广和通无线股份有限公司 | 无线通信模块通用性的实现方法、装置、无线通信设备及存储介质 |
CN111343257B (zh) * | 2020-02-17 | 2022-09-06 | 深圳市广和通无线股份有限公司 | 基于预设数据指令的数据处理方法、装置、设备及介质 |
CN111625199A (zh) * | 2020-05-28 | 2020-09-04 | 深圳忆联信息系统有限公司 | 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN109634826B (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104737234B (zh) | 用于行锤击监视的装置,存储器和方法 | |
CN104281533B (zh) | 一种存储数据的方法及装置 | |
US9323664B2 (en) | Techniques for identifying read/write access collisions for a storage medium | |
CN109725822A (zh) | 用于管理存储系统的方法、设备和计算机程序产品 | |
US9600618B2 (en) | Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit | |
CN104516678B (zh) | 用于数据存储的方法和设备 | |
CN112463074B (zh) | 一种数据分类存储方法、系统、终端及存储介质 | |
CN104781885A (zh) | 用于对行敲击事件进行响应的方法、装置和系统 | |
CN106062742A (zh) | 用于改进快照性能的系统和方法 | |
CN102810050A (zh) | 日志数据写入方法和日志系统 | |
CN103106152A (zh) | 基于层次存储介质的数据调度方法 | |
CN104516677B (zh) | 磁盘数据读写方法及磁盘存储装置 | |
CN101419844B (zh) | 一种闪存器件仿真设备以及闪存主控模块评测方法 | |
CN109582228A (zh) | 基于nand闪存控制器的自动读重试的硬件加速方法及装置 | |
CN109634826A (zh) | 控制器极限性能分析方法、装置、计算机设备及存储介质 | |
CN104240758B (zh) | 数据储存装置及其管理方法 | |
EP4078380A1 (en) | Behavior-driven die management on solid-state drives | |
CN105373339B (zh) | 一种硬盘数据的拷贝方法及系统 | |
CN104932830B (zh) | 信息处理方法及电子设备 | |
CN110535476A (zh) | Ldpc软译码器软信息存储优化方法、装置、计算机设备及存储介质 | |
CN105190577A (zh) | 合并存储器访问请求 | |
CN105487953B (zh) | 一种总线性能分析方法和装置 | |
CN102393838A (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
CN113272785B (zh) | 一种挂载文件系统的方法、终端设备及存储介质 | |
CN103399783A (zh) | 虚拟机的镜像文件的存储方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |