CN109617653A - 序列测试的优化实现方法 - Google Patents
序列测试的优化实现方法 Download PDFInfo
- Publication number
- CN109617653A CN109617653A CN201811489008.3A CN201811489008A CN109617653A CN 109617653 A CN109617653 A CN 109617653A CN 201811489008 A CN201811489008 A CN 201811489008A CN 109617653 A CN109617653 A CN 109617653A
- Authority
- CN
- China
- Prior art keywords
- sequence
- frequency
- seat
- statistic
- statistics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
Abstract
本发明提出一种序列测试的优化实现方法,属于数据通信和信息安全领域。本发明解决了计算机在执行现有序列测试时效率低的问题,其技术方案要点为:首先,对输入的待检序列采用合并多个不同参数下的序列频数统计同时进行基于字节的统计的方式而不是现有的分参数按比特处理方式进行序列频数统计;其次,将参数m=5和m=2时的子序列频数统计流程合并在一起执行;然后,频数统计时基于字节进行处理;最后,进行优化结果判断流程。本发明具有检查高效、占用存储资源小等优点。
Description
技术领域
本发明涉及数据通信和信息安全技术,特别涉及序列测试的优化技术。
背景技术
网络安全主要包括信息的机密性、完整性、可鉴别性、不可抵赖性以及访问控制等。实现这些的重要手段就是密码技术,而众多密码技术的一个共同之处就是要实现随机化,比如密钥、初始化向量、数字签名等都必须是密码学安全的随机数。由此可见,随机数不论在密码工程还是在密码理论方面都有着举足轻重的地位和作用。随机性检测是采用概率统计的方法对随机数发生器等生成的二元序列进行分析和测试,判断待检序列是否在统计上难以与真随机数区分开来。不同的随机性检测算法从不同的角度分析测试待检序列与真随机序列的差异。随机性检测算法经过多年的发展已经取得了丰硕的研究成果,目前有大量的随机性检测算法和检测工具,而且还有很多新的随机性检测算法还在源源不断地涌现。
序列测试是五项基本的统计测试方法之一,也是美国国家标准与技术研究院NISTSP800-22R1a建议的15种随机性测试项之一,同时还是我国的二元序列的随机性检测标准的其中一个测试项,因此其在实际检测中有着广泛的应用。
序列测试将长度为n的待检序列划分成可叠加的m位子序列,长度为m的二元序列有2m种。对随机二元序列来说,由于其具有均匀性,故m位可叠加子序列的每一种模式出现的概率应该接近。但在实际应用中该项检测分为两个参数分别按比特方式对序列进行频数统计和检测,因此检测速度非常慢。如何高效地实现序列检测具有非常重要的现实意义。
现有的序列测试流程如下。第一步,由n比特待检序列ε构造一个新的序列ε′,构造方法是将序列ε最开始的m-1位数据添加到序列ε的结尾即可得到新序列ε′。新序列ε′的长度为n′=n+m-1,其中m=2,5。第二步,计算新序列ε′中每一种m位子序列模式(共有2m个)出现的频数,记m位子序列模式i=i1,i2,…,im的出现的频数为Vi (m),0≤i≤2m-1。计算每一种m-1位子序列模式(共有2m-1个)出现的频数,记m-1位子序列模式i=i1,i2,…,im-1出现频数为Vi (m-1),0≤i≤2m-1-1。计算每一个m-2位子序列模式(共有2m-2个)出现的频数,记m-2位子序列模式i=i1,i2,…,im-2出现频数为Vi (m-1),0≤i≤2m-2-1。第三步,计算 第四步,计算 第五步,计算 第六步,如果P-value1≥α,P-value2≥α,则认为待检序列通过序列测试。其中的igamc为余不完全伽马函数,显著性水平α常取0.01。
大量的实际测试数据表明现有算法的效率较低,主要原因是目前的算法实现方式存在很多不足:其一,要将输入的字节数据拆分为单比特然后再组合成特定长度进行频数统计,导致大量的单比特运算;其次,参数m取2和5的流程分开执行使得大量重复的操作出现;最后,统计量计算和判断时计算大量的余不完全伽马函数。
序列测试在实际统计检测中有着广泛的应用,因此需要快速地执行该项检测。由此可见序列测试的快速实现有极其重要的现实意义。
发明内容
本发明的目的是提供一种序列测试的优化实现方法,解决计算机在执行现有序列测试时效率低的问题。
本发明解决其技术问题,采用的技术方案是:序列测试的优化实现方法,包括如下步骤:
S1、统计频数,具体为:记n/8字节的二元待检序列的字节表示为ε=B1B2…Bn/8,分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi (5)(0≤i≤31)、Vi (4)(0≤i≤15)、Vi (3)(0≤i≤7)、Vi (2)(0≤i≤3)、Vi (1)(0≤i≤1),0位子序列的频数V(0)=n;
S2、根据统计的各个频数计算相应的统计量,具体为:先计算 然后计算统计量
S3、阈值判断,具体为:将计算得到统计量与阈值进行对比,如果统计量满足要求,则认为待检序列通过检测,否则未通过。
进一步的是,步骤S1包含如下M统计模块:
M101:直接从待测序列统计1位子序列频数Vi (1),0≤i≤1;
M102:直接从待测序列统计2位子序列频数Vi (2),0≤i≤3;
M103:直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;
M104:直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;
M105:直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;
M106:由4位子序列频数统计2位子序列频数0≤j≤3,计算方式为
M107:由2位子序列频数统计1位子序列频数0≤k≤1。计算方式为
M108:由4位子序列频数统计1位子序列频数0≤k≤1。计算方式为
进一步的是,步骤S1的实现方式包括如下步骤:
S111、按任意顺序执行五个模块:M101直接从待测序列统计1位子序列频数Vi (1),0≤i≤1;M102直接从待测序列统计2位子序列频数Vi (2),0≤i≤3;M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31,得到1位至5位子序列频数。
进一步的是,步骤S1的实现包括如下步骤:
S121、先按任意顺序执行模块M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;分别得到3位、4位、5位子序列频数;
S122、执行模块M106,由4位子序列频数统计2位子序列频数,
S123、最后执行模块M107,由2位子序列频数统计1位子序列频数,
进一步的是,步骤S1的实现方式包括如下步骤:
S131、先按任意顺序执行模块M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;分别得到3位、4位、5位子序列频数;
S132、然后并行执行模块M106和M108,由4位子序列频数统计2位和1位子序列频数,
进一步的是,直接对输入的字节数据进行处理,而不需要将每个字节都拆分为比特。
进一步的是,子序列频数统计时将参数m=2和m=5的统计各种长度的子序列频数合并在一起执行。
进一步的是,步骤S3中,比较统计量时的执行方式包括以下步骤:
计算 如果这四个P值均大于等于α,则认为待检序列通过序列测试;否则不通过测试。
进一步的是,步骤S3中,比较统计量时的执行方式包括以下步骤:
事先算出时的上界和时的上界m=2,5,步骤S3将计算出来的统计值分别与上界进行比较;如果四个统计量都分别小于等于各自对应的上界,则认为待检序列通过检测;否则未通过。
进一步的是,对待检序列比特长度n=1000000,α=0.01时,统计值对应的上界为31.999927,统计值对应的上界为20.090235,统计值对应的上界为9.210340,统计值对应的上界为6.634897。
本发明的有益效果是,通过上述序列测试的优化实现方法,在序列测试时,首先,对输入的待检序列采用合并多个不同参数下的序列频数统计同时进行基于字节的统计的方式而不是现有的分参数按比特处理方式进行序列频数统计;其次,将参数m=5和m=2时的子序列频数统计流程合并在一起执行;然后,频数统计时基于字节进行处理;最后,进行优化结果判断流程。具有检查高效、占用存储资源小等优点。
附图说明
图1为本发明序列测试的优化实现方法的流程图;
图2为实施例中S1步骤统计频数的第一种执行方法的流程图;
图3为实施例中S1步骤统计频数的第二种执行方法的流程图;
图4为实施例中S1步骤统计频数的第三种执行方法的流程图。
具体实施方式
下面结合实施例及附图,详细描述本发明的技术方案。
参见图1,其为本发明序列测试的优化实现方法的流程图,该方法包括如下步骤:
S1、统计频数,具体为:记n/8字节的二元待检序列的字节表示为ε=B1B2…Bn/8,分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi (5)(0≤i≤31)、Vi (4)(0≤i≤15)、Vi (3)(0≤i≤7)、Vi (2)(0≤i≤3)、Vi (1)(0≤i≤1),0位子序列的频数V(0)=n;
S2、根据统计的各个频数计算相应的统计量,具体为:先计算 然后计算统计量
S3、阈值判断,具体为:将计算得到统计量与阈值进行对比,如果统计量满足要求,则认为待检序列通过检测,否则未通过。
实施例一
序列测试的优化实现方法,包括如下步骤:
执行步骤S1统计频数:记n/8字节的二元待检序列的字节表示为ε=B1B2…Bn/8,分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi (5)(0≤i≤31)、Vi (4)(0≤i≤15)、Vi (3)(0≤i≤7)、Vi (2)(0≤i≤3)、Vi (1)(0≤i≤1)。0位子序列的频数为V(0)=n。
执行步骤S2计算统计量:先计算 然后计算统计量
执行S3阈值判断:将计算得到统计量与阈值进行对比;如果统计量满足要求,则认为待检序列通过检测;否则未通过。
本实施例的步骤S1直接对输入的待检序列采用按字节处理,不需要逐比特组装。
本实施例的步骤S1统计子序列频数同时将参数m=2和m=5时的统计频数合并在一起执行。
如图2所述,本实施例的步骤S1统计频数包括如下步骤:
执行步骤S111:按任意顺序执行这五个模块,M101直接从待测序列统计1位子序列频数Vi (1),0≤i≤1;M102直接从待测序列统计2位子序列频数Vi (2),0≤i≤3;M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31,得到1位至5位子序列频数。
本实施例的步骤S3比较统计量时的执行方式为,计算 如果这四个P值均大于等于α,则认为待检序列通过序列测试;否则不通过测试。
实施例二
序列测试的优化实现方法,包括如下步骤:
执行步骤S1统计频数:记n/8字节的二元待检序列的字节表示为ε=B1B2…Bn/8,分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi (5)(0≤i≤31)、Vi (4)(0≤i≤15)、Vi (3)(0≤i≤7)、Vi (2)(0≤i≤3)、Vi (1)(0≤i≤1)。0位子序列的频数为V(0)=n。
执行步骤S2计算统计量:先计算 然后计算统计量
执行S3阈值判断:将计算得到统计量与阈值进行对比;如果统计量满足要求,则认为待检序列通过检测;否则未通过。
本实施例的步骤S1直接对输入的待检序列采用按字节处理,不需要逐比特组装。
本实施例的步骤S1统计子序列频数同时将参数m=2和m=5时的统计频数合并在一起执行。
如图3所述,本实施例的步骤S1统计频数包括如下步骤:
执行步骤S121,先按任意顺序执行模块M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;分别得到3位、4位、5位子序列频数。
执行步骤S122,执行模块M106,由4位子序列频数统计2位子序列频数,
执行步骤S123,最后执行模块M107,由2位子序列频数统计1位子序列频数,
本实施例的步骤S3比较统计量时的执行方式为:事先算出和时统计量的上界,记为时的上界,m=2,5,记为时的上界,m=2,5。步骤S3将计算出来的统计值 分别与上界进行比较;如果四个统计量都分别小于等于各自对应的上界,则认为待检序列通过检测;否则未通过。
作为进一步的技术方案,步骤S3中上述比较统计量时的第二种执行方式,对待检序列比特长度n=1000000,α=0.01时,统计值对应的上界为31.999927(保留六位小数),统计值对应的上界为20.090235(保留六位小数),统计值对应的上界为(保留六位小数)9.210340,统计值对应的上界为(保留六位小数)6.634897。
实施例三
序列测试的优化实现方法,包括如下步骤:
执行步骤S1统计频数:记n/8字节的二元待检序列的字节表示为ε=B1B2…Bn/8,分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi (5)(0≤i≤31)、Vi (4)(0≤i≤15)、Vi (3)(0≤i≤7)、Vi (2)(0≤i≤3)、Vi (1)(0≤i≤1)。0位子序列的频数为V(0)=n。
执行步骤S2计算统计量:先计算 然后计算统计量
执行S3阈值判断:将计算得到统计量与阈值进行对比;如果统计量满足要求,则认为待检序列通过检测;否则未通过。
本实施例的步骤S1直接对输入的待检序列采用按字节处理,不需要逐比特组装。
本实施例的步骤S1统计子序列频数同时将参数m=2和m=5时的统计频数合并在一起执行。
如图4所述,本实施例的步骤S1统计频数包括如下步骤:
执行步骤S131,先按任意顺序执行模块M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;分别得到3位、4位、5位子序列频数。
执行步骤S132,然后并行执行模块M106和M108,由4位子序列频数统计2位和1位子序列频数,
本实施例的步骤S3比较统计量时的执行方式为:事先算出和时统计量的上界,记为时的上界,m=2,5,记为时的上界,m=2,5。步骤S3将计算出来的统计值 分别与上界进行比较;如果四个统计量都分别小于等于各自对应的上界,则认为待检序列通过检测;否则未通过。
作为进一步的技术方案,步骤S3中上述比较统计量时的第二种执行方式,对待检序列比特长度n=1000000,α=0.01时,统计值对应的上界为31.999927(保留六位小数),统计值对应的上界为20.090235(保留六位小数),统计值对应的上界为(保留六位小数)9.210340,统计值对应的上界为(保留六位小数)6.634897。
Claims (10)
1.序列测试的优化实现方法,其特征在于,包括如下步骤:
S1、统计频数,具体为:记n/8字节的二元待检序列的字节表示为ε=B1B2…Bn/8,分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi (5)(0≤i≤31)、Vi (4)(0≤i≤15)、Vi (3)(0≤i≤7)、Vi (2)(0≤i≤3)、Vi (1)(0≤i≤1),0位子序列的频数V(0)=n;
S2、根据统计的各个频数计算相应的统计量,具体为:先计算 然后计算统计量
S3、阈值判断,具体为:将计算得到统计量与阈值进行对比,如果统计量满足要求,则认为待检序列通过检测,否则未通过。
2.根据权利要求1所述的序列测试的优化实现方法,其特征在于,步骤S1包含如下M统计模块:
M101:直接从待测序列统计1位子序列频数Vi (1),0≤i≤1;
M102:直接从待测序列统计2位子序列频数Vi (2),0≤i≤3;
M103:直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;
M104:直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;
M105:直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;
M106:由4位子序列频数统计2位子序列频数0≤j≤3,计算方式为0≤j≤3;
M107:由2位子序列频数统计1位子序列频数0≤k≤1。计算方式为0≤k≤1;
M108:由4位子序列频数统计1位子序列频数0≤k≤1。计算方式为0≤k≤1。
3.根据权利要求1或2所述的序列测试的优化实现方法,其特征在于,步骤S1的实现方式包括如下步骤:
S111、按任意顺序执行五个模块:M101直接从待测序列统计1位子序列频数Vi (1),0≤i≤1;M102直接从待测序列统计2位子序列频数Vi (2),0≤i≤3;M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31,得到1位至5位子序列频数。
4.根据权利要求1或2所述的序列测试的优化实现方法,其特征在于,步骤S1的实现包括如下步骤:
S121、先按任意顺序执行模块M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;分别得到3位、4位、5位子序列频数;
S122、执行模块M106,由4位子序列频数统计2位子序列频数,0≤j≤3;
S123、最后执行模块M107,由2位子序列频数统计1位子序列频数,0≤k≤1。
5.根据权利要求1或2所述的序列测试的优化实现方法,其特征在于,步骤S1的实现方式包括如下步骤:
S131、先按任意顺序执行模块M103直接从待测序列统计3位子序列频数Vi (3),0≤i≤7;M104直接从待测序列统计4位子序列频数Vi (4),0≤i≤15;M105直接从待测序列统计5位子序列频数Vi (5),0≤i≤31;分别得到3位、4位、5位子序列频数;
S132、然后并行执行模块M106和M108,由4位子序列频数统计2位和1位子序列频数,0≤j≤3,0≤k≤1。
6.根据权利要求1所述的序列测试的优化实现方法,其特征在于,直接对输入的字节数据进行处理,而不需要将每个字节都拆分为比特。
7.根据权利要求1所述的序列测试的优化实现方法,其特征在于,子序列频数统计时将参数m=2和m=5的统计各种长度的子序列频数合并在一起执行。
8.根据权利要求1所述的序列测试的优化实现方法,其特征在于,步骤S3中,比较统计量时的执行方式包括以下步骤:
计算 如果这四个P值均大于等于α,则认为待检序列通过序列测试;否则不通过测试。
9.根据权利要求1所述的序列测试的优化实现方法,其特征在于,步骤S3中,比较统计量时的执行方式包括以下步骤:
事先算出时的上界和时的上界m=2,5,步骤S3将计算出来的统计值分别与上界进行比较;如果四个统计量都分别小于等于各自对应的上界,则认为待检序列通过检测;否则未通过。
10.根据权利要求9所述的序列测试的优化实现方法,其特征在于,对待检序列比特长度n=1000000,α=0.01时,统计值对应的上界为31.999927,统计值对应的上界为20.090235,统计值对应的上界为9.210340,统计值对应的上界为6.634897。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811489008.3A CN109617653A (zh) | 2018-12-06 | 2018-12-06 | 序列测试的优化实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811489008.3A CN109617653A (zh) | 2018-12-06 | 2018-12-06 | 序列测试的优化实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109617653A true CN109617653A (zh) | 2019-04-12 |
Family
ID=66007453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811489008.3A Pending CN109617653A (zh) | 2018-12-06 | 2018-12-06 | 序列测试的优化实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109617653A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110308892A (zh) * | 2019-07-01 | 2019-10-08 | 湖南国科微电子股份有限公司 | 一种基于查表法的游程测试方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071416A2 (en) * | 2002-02-21 | 2003-08-28 | Koninklijke Philips Electronics N.V. | On-line randomness test through overlapping word counts |
CN105634728A (zh) * | 2016-01-11 | 2016-06-01 | 成都卫士通信息产业股份有限公司 | 一种块内频数检测方法 |
CN105678083A (zh) * | 2016-01-11 | 2016-06-15 | 成都卫士通信息产业股份有限公司 | 一种具有单比特频数检测和块内频数检测的快速检测方法 |
CN105681024A (zh) * | 2016-01-11 | 2016-06-15 | 成都卫士通信息产业股份有限公司 | 一种单比特频数检测方法 |
CN105812123A (zh) * | 2015-12-21 | 2016-07-27 | 南阳理工学院 | 一种基于码元频数检测的比特序列加密算法 |
US20180239592A1 (en) * | 2011-09-30 | 2018-08-23 | Los Alamos National Security, Llc | Quantum random number generators |
CN108491318A (zh) * | 2018-02-07 | 2018-09-04 | 深圳市洛酷信息科技有限公司 | 一种序列检测方法、电子设备及存储介质 |
CN108762725A (zh) * | 2018-05-31 | 2018-11-06 | 飞天诚信科技股份有限公司 | 一种分布式随机数生成和检测的方法及系统 |
-
2018
- 2018-12-06 CN CN201811489008.3A patent/CN109617653A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071416A2 (en) * | 2002-02-21 | 2003-08-28 | Koninklijke Philips Electronics N.V. | On-line randomness test through overlapping word counts |
US20180239592A1 (en) * | 2011-09-30 | 2018-08-23 | Los Alamos National Security, Llc | Quantum random number generators |
CN105812123A (zh) * | 2015-12-21 | 2016-07-27 | 南阳理工学院 | 一种基于码元频数检测的比特序列加密算法 |
CN105634728A (zh) * | 2016-01-11 | 2016-06-01 | 成都卫士通信息产业股份有限公司 | 一种块内频数检测方法 |
CN105678083A (zh) * | 2016-01-11 | 2016-06-15 | 成都卫士通信息产业股份有限公司 | 一种具有单比特频数检测和块内频数检测的快速检测方法 |
CN105681024A (zh) * | 2016-01-11 | 2016-06-15 | 成都卫士通信息产业股份有限公司 | 一种单比特频数检测方法 |
CN108491318A (zh) * | 2018-02-07 | 2018-09-04 | 深圳市洛酷信息科技有限公司 | 一种序列检测方法、电子设备及存储介质 |
CN108762725A (zh) * | 2018-05-31 | 2018-11-06 | 飞天诚信科技股份有限公司 | 一种分布式随机数生成和检测的方法及系统 |
Non-Patent Citations (4)
Title |
---|
FAN YUTAO: "A new testing method of randomness sequences", 《2014 IEEE 5TH INTERNATIONAL CONFERENCE ONSOFTWARE ENGINEERING AND SERVICE SCIENCE》 * |
国家密码管理局: "《随机性检测规范》", 21 March 2012 * |
杨先伟: "随机序列的扑克检测优化研究", 《智能系统学报》 * |
罗影: "单比特频数检测和块内频数检测的快速实现研究", 《通信技术》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110308892A (zh) * | 2019-07-01 | 2019-10-08 | 湖南国科微电子股份有限公司 | 一种基于查表法的游程测试方法 |
CN110308892B (zh) * | 2019-07-01 | 2023-08-22 | 湖南国科微电子股份有限公司 | 一种基于查表法的游程测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | Low-rank matrix completion in the presence of high coherence | |
Black et al. | A study of the MD5 attacks: Insights and improvements | |
CN101237320B (zh) | 利用无穷维超混沌构造单向散列函数进行密码保护的方法 | |
Ares et al. | Entanglement in fermionic chains with finite-range coupling and broken symmetries | |
CN111340493B (zh) | 一种多维度分布式异常交易行为检测方法 | |
CN107341374B (zh) | 一种不透明谓词的插入方法及装置 | |
Chee et al. | Sequence covering arrays | |
JP2017508173A (ja) | デジタル値処理装置及び方法 | |
CN105933108B (zh) | 一种对sm4算法实现破解的方法 | |
CN106022360A (zh) | 一种统计学习中基于密文的数据二分类方法 | |
CN109359588A (zh) | 一种新的隐私保护下非交互式的k近邻分类方法 | |
CN109617653A (zh) | 序列测试的优化实现方法 | |
Fang et al. | Anonymous edge representation for inductive anomaly detection in dynamic bipartite graph | |
Andrist et al. | Error tolerance of topological codes with independent bit-flip and measurement errors | |
Singh et al. | Implementation and performance analysis of exponential tree sorting | |
Jiang et al. | Test data generation approach for basis path coverage | |
Wu et al. | CT PUF: Configurable tristate PUF against machine learning attacks | |
KR101926837B1 (ko) | 데이터 빈도수 기반의 단일 클래스 모델 생성 방법 및 장치 | |
Zhou et al. | A challenge-screening strategy for enhancing the stability of strong PUF based on machine learning | |
CN109861811A (zh) | 一种重叠子序列检测的快速实现方法 | |
Jin et al. | BotCatcher: A Complementary Advantages and Deep Learning Based Scheme for Intrusion Detection | |
Mao et al. | An encryption algorithm of chaos based on sine square mapping | |
CN108063662A (zh) | 一种抗模板攻击的系统及方法 | |
CN112099953B (zh) | 一种基于耦合动态整数帐篷映射的并行Hash函数构造方法 | |
Sonje | Conference Proceedings: Encryptcon-An International Research Conference on CyberSecurity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190412 |
|
RJ01 | Rejection of invention patent application after publication |