CN109585525B - 阵列基板及其制作方法、显示面板和显示装置 - Google Patents

阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN109585525B
CN109585525B CN201910017341.2A CN201910017341A CN109585525B CN 109585525 B CN109585525 B CN 109585525B CN 201910017341 A CN201910017341 A CN 201910017341A CN 109585525 B CN109585525 B CN 109585525B
Authority
CN
China
Prior art keywords
array substrate
pixel units
storage capacitor
area
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910017341.2A
Other languages
English (en)
Other versions
CN109585525A (zh
Inventor
张陶然
周炟
莫再隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910017341.2A priority Critical patent/CN109585525B/zh
Publication of CN109585525A publication Critical patent/CN109585525A/zh
Application granted granted Critical
Publication of CN109585525B publication Critical patent/CN109585525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供一种阵列基板及其制作方法、显示面板和显示装置。所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同；所述阵列基板的一侧能够设置扫描驱动芯片，用于给每个像素单元提供电源电压；其中，各个像素单元中的存储电容的大小相关于所述电源电压在所述阵列基板上的电势分布。

Description

阵列基板及其制作方法、显示面板和显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于相关的显示装置而言，有机发光二极管 (Organic Light EmittingDiode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。
然而，相关技术对于特别是大尺寸的OLED显示器而言，由于背板电源线存在一定的电阻，在OLED器件发光时，所有像素单元的驱动电流均是由扫描驱动芯片通过驱动Vdd走线提供至各个像素单元的。因此，在上述像素单元的发光阶段，输入靠近所述扫描驱动芯片位置处的像素单元的电压相对于输入距离扫描驱动芯片较远位置处的像素单元 (例如最后一行像素单元)的电压高。这种现象被称作直流电压降(IR Drop)。
由于扫描驱动芯片输入像素单元的电压与流过每个像素单元的电流相关，因此，IR Drop会导致不同位置的像素单元流经的电流大小有所差异，使得OLED显示器在显示时产生亮度差异，例如，第一列像素全亮时，其显示的亮度会从上到下依次变暗。上述亮度差异的现象即为云纹现象(mura)。这样会导致显示画面的品质降低，从而对显示器的质量和显示效果造成不利的影响。
因此，现有技术中的技术方案还存在有待改进之处。
因此，需要一种新的阵列基板及其制作方法、显示面板和显示装置。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及其制作方法、显示面板和显示装置，以用于克服上述相关技术中存在的至少一个或者全部技术问题。
根据本公开的第一方面，提供了一种阵列基板，包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同；所述阵列基板的一侧能够设置扫描驱动芯片，用于给每个像素单元提供电源电压；其中，各个像素单元中的存储电容的大小相关于所述电源电压在所述阵列基板上的电势分布。
本公开的一种示例性实施例中，所述阵列基板包括：第一区域，包括多个第一像素单元，每个第一像素单元包括第一存储电容，所述第一区域位于所述阵列基板靠近所述扫描驱动芯片的一端；第二区域，包括多个第二像素单元，每个第二像素单元包括第二存储电容，所述第二区域位于所述阵列基板远离所述扫描驱动芯片的另一端；其中，所述第一存储电容小于所述第二存储电容；所述第一区域内的所述电源电压的电势分布大于所述第二区域内的所述电源电压的电势分布。
本公开的一种示例性实施例中，每个第一存储电容的大小相同。
本公开的一种示例性实施例中，每个第二存储电容的大小相同。
本公开的一种示例性实施例中，所述阵列基板还包括：第三区域，包括至少一列第三像素单元，每个第三像素单元包括第三存储电容；其中，所述第三存储电容大于所述第二存储电容；所述第二区域内的所述电源电压的电势分布大于所述第三区域内的所述电源电压的电势分布。
本公开的一种示例性实施例中，每列第三像素单元中的第三存储电容的大小依据所述阵列基板的列方向依次递增。
根据本公开的第二方面，一种显示面板，包括如上述实施例所述的阵列基板。
根据本公开的第三方面，提供了一种显示装置，包括如上述实施例所述的显示面板。
根据本公开的第四方面，提供了一种阵列基板的制作方法，所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同，所述方法包括：获得所述阵列基板的电源电压电势分布图；根据所述电源电压电势分布图，确定各个像素单元中的存储电容的大小。
根据本公开的第五方面，提供一种阵列基板的制作方法，所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同，所述方法包括：获得存储电容的大小与像素单元亮度之间的关系曲线；获得所述阵列基板不同像素单元之间的亮度差异；根据所述关系曲线和所述亮度差异，确定各个像素单元中的存储电容的大小。
本公开某些实施例提供的技术方案，通过根据电源电压在阵列基板上的电势分布，对不同像素单元的存储电容的大小进行相应设计，可以有效增加阵列基板IC远端的输出电流，实现阵列基板的IC近端和IC远端的区别设计，从而可以在显示亮度上反向补偿，实现更优的LRU。此外，本公开某些实施例提供的技术方案，并不需要对阵列基板的原有电路走线布局进行改变，只需要变更像素区的存储电容大小，通过不同存储电容大小的充电速度的差异来实现亮度补偿，成本较低，具有较强的可实施性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出相关技术中显示面板中存在LRU问题的示意图；
图2示意性示出相关技术中存储电容的设计示意图；
图3示意性示出上述图1显示面板中存储LRU问题的原理图；
图4示意性示出本公开示例性实施例中一种像素单元的电路结构图；
图5示意性示出本公开示例性实施例中一种Vdd走线的俯视图；
图6示意性示出本公开示例性实施例中一种Vdd电势分布图；
图7示意性示出本公开示例性实施例中一种阵列基板的示意图；
图8示意性示出本公开示例性实施例中一种阵列基板的制作方法的流程图；
图9示意性示出本公开示例性实施例中另一种阵列基板的制作方法的流程图；
图10示意性示出本公开示例性实施例中一种存储电容的大小与像素单元亮度之间的关系曲线图；
图11示意性示出本公开示例性实施例中一种存储电容的大小与充电速度的仿真示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
图1示意性示出相关技术中显示面板中存在LRU(Long range uniformity，长程亮度均一性)问题的示意图。
在相关技术中，OLED显示面板中广泛存在长程亮度不均的显示问题，在单色白画面390nit(尼特，亮度单位)尤为严重，差异可达到20％以上，难以达到OLED高品质显示要求。
如图1所示，在单色灰阶画面中，典型的是显示面板的阵列基板101 靠近IC(Integrated Circuit，集成电路)端(可以为扫描驱动芯片)102(可以简称为IC近端)的亮度高于阵列基板101远离IC端102(可以简称为 IC远端)的亮度。
图2示意性示出相关技术中存储电容的设计示意图。
如图2所示，在相关技术中，阵列基板101上的IC近端与IC远端的存储电容201的尺寸是一致的。
但是，在OLED显示器件中，由于Vdd走线的IR Drop，即IC远端的Vdd信号相比IC近端的Vdd信号存在着一定压降，不可避免的存在 IC近端与IC远端的写入信号差异，并且随着屏幕尺寸增大，显示平均亮度提高，LRU更差，难以实现高品质显示。
图3示意性示出上述图1显示面板中存储LRU问题的原理图。
如图3所示，正电源电压Vdd由扫描驱动芯片即图示中的IC端102 提供，通过Vdd走线从IC近端传送至IC远端，存在IR Drop，IC近端的驱动电压ΔV1可以用以下公式表示：
ΔV1＝Vdd1-Vss (1)
其中，上述公式(1)中Vdd1表示IC近端的正电源电压；Vss为各个像素单元中的负电源电压。
其中，IC远端的驱动电压ΔV2可以用以下公式表示：
ΔV2＝Vdd2-Vss (2)
其中，上述公式(2)中Vdd2表示IC远端的正电源电压。
图中V近大于V远，由于正电压由IC提供，通过SD走线传送至远IC端，存在(压降)。SD走线是Vdd走线，Vss是通过显示器上面覆盖阴极材料实现的。Vss走线对本公开没有影响。
在OLED发光材料实际发光的过程中，由于像素区内IR Drop不可避免的存在IC近端与IC远端的写入信号差异，导致扫描驱动芯片注入 OLED发光器件的正电压差异(空穴注入程度不同)，即Vdd1>Vdd2，而传统的存储电容设计并未区分IC近端与IC远端，没有对扫描驱动芯片写入OLED发光器件进行补偿，那么IC近端与IC远端的OLED显示器件上的驱动电压ΔV存在明显差异，最终导致显示长程均一性差。
本公开实施方式首先提供了一种阵列基板，所述阵列基板可以包括呈阵列排布的多个像素单元，每个像素单元可以包括存储电容，其中，至少存在两个像素单元中的存储电容的大小不相同。此外，所述阵列基板的一侧(例如，可以为上侧，但本公开并不限定于此)能够设置扫描驱动芯片，所述扫描驱动芯片可以用于给每个像素单元提供电源电压(例如，这里可以为正电源电压Vdd)。其中，各个像素单元中的存储电容的大小相关于所述电源电压在所述阵列基板上的电势分布。本公开某些实施例提供的技术方案，通过根据电源电压在阵列基板上的电势分布，对不同像素单元的存储电容的大小进行相应设计，可以有效增加阵列基板 IC远端的输出电流，实现阵列基板的IC近端和IC远端的区别设计，从而可以在显示亮度上反向补偿，实现更优的LRU。此外，本公开某些实施例提供的技术方案，并不需要对阵列基板的原有电路走线布局进行改变，只需要变更像素区的存储电容大小，通过不同存储电容大小的充电速度的差异来实现亮度补偿，成本较低，具有较强的可实施性。
下面结合附图对本公开实施例提供的阵列基板进行举例说明，但本公开并不限定于此。
图4示意性示出本公开示例性实施例中一种像素单元的电路结构图。
如图4所示，以阵列基板中的任意一个像素单元为7T1C电路为例进行举例说明，但需要说明的是，本公开像素单元的具体电路结构并不限定于此，其可以采用任意一种合适的电路结构。
在图4的实施例中，像素单元可以包括第一至第七晶体管M1、M2、 M3、M4、M5、M6和M7，还包括存储电容Cst和OLED。其中，存储电容Cst的一端连接正电源电压Vdd，存储电容Cst的另一端连接节点N1。第一晶体管M1的第一端连接节点N1，第一晶体管M1的第二端连接初始电压Vinit，第一晶体管M1的控制端连接复位信号Reset。第二晶体管 M2的第一端连接节点N1，第二晶体管M2的第二端连接第三晶体管M3 的第二端，第二晶体管M2的控制端连接栅极信号Gate。第三晶体管M3 的控制端连接节点N1，第三晶体管M3的第一端连接第五晶体管M5的第二端，第三晶体管M3的第二端连接第二晶体管M2的第二端。第四晶体管M4的第一端连接第五晶体管M5的第二端，第四晶体管M4的第二端连接数据电压Vdata，第四晶体管M4的控制端连接栅极信号Gate。第五晶体管M5的第一端连接正电源电压Vdd，第五晶体管M5的第二端连接第三晶体管M3的第一端，第五晶体管M5的控制端连接控制信号EM。第六晶体管M6的第一端连接第三晶体管M3的第二端，第六晶体管M6 的第二端连接OLED的第一端，第六晶体管M6的控制端连接控制信号 EM。第七晶体管M7的第一端连接OLED的第一端，第七晶体管M7的第二端连接初始电压Vinit，第七晶体管M7的控制端连接复位信号Reset。 OLED的第二端连接负电源电压Vss。
需要说明的是，图示中Reset和Gate都是行扫GOA(Gate Driver On Array，阵列基板行驱动)信号，M7的控制端连接Resetn+1＝Gate，n代表的是当前行的Pixel电路对应的Reset GOA信号，n为大于等于1的正整数，而Gate信号与下一行的Reset信号共用信号线，即Gate等于下一行的Reset。
参考图4，驱动晶体管M3的驱动电流的计算公式可以为：
Figure BDA0001939544080000071
其中，上述公式中，W/L为驱动晶体管M3的宽长比，μ为空穴迁移率，COX为栅极电容，VGS为驱动晶体管M3的栅源极电压，VTH为驱动晶体管M3的阈值电压。对于N1节点，理论上充电为Vdata+VTH，实际上由于电容充电速度的影响，N1＝Vdata+VTH-ΔV。
由于驱动晶体管M3的VGS为Vdata+VTH-ΔV-Vdd，驱动晶体管M3的驱动电流的计算公式可以为：
Figure BDA0001939544080000072
其中，Vdata-Vdd-ΔV<0，对于IC近端的Vdd1>IC远端的Vdd2，从而使得IC近端的Idata1>IC远端的Idata2。
而本公开实施例提供的阵列基板，通过存储电容的大小分区域设计，其中，存储电容越大，存储电容的充电速度越慢，ΔV越大，通过IC近端和IC远端的ΔV差异补偿IC近端和IC远端的Vdd差异，从而实现亮度补偿，提高LRU，实现高品质显示画面。
具体的，对于上述举例的7T1C电路，Vdata越高，像素单元的亮度越低，通过增大IC远端的存储电容，减少Vdata写入量，达到对IC远端的亮度补偿，提高显示质量。
图5示意性示出本公开示例性实施例中一种Vdd走线的俯视图。
在图5的实施例中，Vdd走线沿着阵列基板的上侧至下侧的垂直方向延伸。但本公开并不限定于此，Vdd走线的延伸方向相关于扫描驱动芯片的放置位置，当扫描驱动芯片的放置位置发生改变时，相应的Vdd 走线的延伸方向进行调整。
图6示意性示出本公开示例性实施例中一种Vdd电势分布图。
如图6所示，可以看出阵列基板Vdd电势的分布特点，一般地，靠近扫描驱动芯片的一端电势越高，远离扫描驱动芯片的另一端电势越低；进一步的，阵列基板的远离扫描驱动芯片的另一端的靠近下侧的中心区域的电势是最低的，即Vdd信号由扫描驱动芯片即IC端输入，受Vdd 走线(IR Drop)限制，IC远端电势存在明显压降。
因此，可以根据图6中的电势分布区域的不同，将不同像素单元的存储电容的设计分成相应的区域，例如，如图7所示，可以将阵列基板分成三个区域，不同区域内的像素单元的存储电容大小不一致。需要说明的是，在其他实施例中，也可以将所述阵列基板分成更多或者更少的区域，而不限于图7中所示的三个区域，这里仅用于举例说明。
图7示意性示出本公开示例性实施例中一种阵列基板的示意图。
参考图7，阵列基板310可以包括第一区域311和第二区域312。
其中，第一区域311可以包括多个第一像素单元(图中未示出)，每个第一像素单元可以包括第一存储电容3111，第一区域311可以位于阵列基板310靠近扫描驱动芯片即IC端320的一端。
第二区域312可以包括多个第二像素单元(图中未示出)，每个第二像素单元可以包括第二存储电容3121，第二区域312可以位于阵列基板 310远离扫描驱动芯片即IC端320的另一端。
其中，第一存储电容3111小于第二存储电容3121。
其中，第一区域311内的电源电压Vdd的电势分布可以大于第二区域312内的电源电压Vdd的电势分布。需要说明的是，这里的第一区域 311内的电源电压Vdd的电势分布可以大于第二区域312内的电源电压 Vdd的电势分布可以存在一定的误差，并不对此做严格要求。
继续参考图7，每个第一存储电容3111的大小相同。在其他实施例中，不同第一像素单元的第一存储电容的大小也可以是不相同的，具体尺寸的设计可以根据第一区域内的电势分布来设计。
继续参考图7，每个第二存储电容3121的大小相同。在其他实施例中，不同第二像素单元的第二存储电容的大小也可以是不相同的，具体尺寸的设计可以根据第二区域内的电势分布来设计。
在图7的实施例中，阵列基板310还可以包括第三区域313。其中，第三区域313可以包括至少一列第三像素单元(图中未示出)，每个第三像素单元包括第三存储电容。
图7实施例中，以第三区域313内的一列第三像素单元为例进行举例说明，但本公开并不限定于此，第三区域313的面积、形状和第三像素单元的数量和布局，均可以根据阵列基板的尺寸和第三区域内的电势分布来设计。
本公开实施例中，第三存储电容可以大于第二存储电容。第二区域 312内的电源电压Vdd的电势分布可以大于第三区域313内的电源电压 Vdd的电势分布。
在示例性实施例中，每列第三像素单元中的第三存储电容的大小依据所述阵列基板的列方向依次递增。图7实施例中，以该列第三像素单元包括3个第三像素单元的第三存储单元3131、3132、3133为例进行举例说明，从中可以看出，从上至下，第三存储单元3131小于第三存储单元3132，第三存储单元3132小于第三存储单元3133。
需要说明的，阵列基板上各个存储电容尺寸的分区域设计，区域的数量、各个区域的位置、各个区域的形状和大小等均是根据该阵列基板的Vdd的电势分布或者该阵列基板组成的显示面板的显示亮度来区分的，在其他实施例中，还可以根据实际的阵列基板的量产差异，利用Array 工艺对阵列基板上每个像素(pixel)或者子像素内的存储电容的大小进行补偿。
需要说明的是，虽然图7的实施例中，第一区域和第三区域的形状均为矩形，第二区域的形状为倒“U”形，但本公开并不限定于此，可以根据阵列基板的Vdd电势分布的情况进行自主设计。
图8示意性示出本公开示例性实施例中一种阵列基板的制作方法的流程图。本公开实施例中，所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同。阵列基板的其他内容可以参照上述其他实施例，在此不再赘述。
如图8所示，本公开实施例提供的阵列基板的制作方法可以包括以下步骤。
在步骤S810中，获得所述阵列基板的电源电压电势分布图。
本公开实施例中，所述电源电压可以是上述的正电源电压Vdd，例如，获得如图6所示的Vdd电势分布图。
在步骤S820中，根据所述电源电压电势分布图，确定各个像素单元中的存储电容的大小。
本公开实施例中，根据如图6所示的Vdd电势分布图，可以看出，一般地，IC近端的电势较高，IC远端的电势较低，此外，IC远端的接近中心区域的电势是最低的，因此，可以根据Vdd的电势分布特点，相应的确定各个像素单元中的存储电容的大小。
具体的，可以根据每个像素单元的Vdd电势分布情况，来逐个设计相应存储电容的大小。在其他实施例中，为了简化Array制作工艺，也可以根据上述电势分布的特点，将阵列基板划分为几个区域，例如如图7 所示。
图9示意性示出本公开示例性实施例中另一种阵列基板的制作方法的流程图。所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同。
如图9所示，本公开实施例提供的阵列基板的制作方法可以包括以下步骤。
在步骤S910中，获得存储电容的大小与像素单元亮度之间的关系曲线。
本公开实施例中，可以通过仿真，获得如图10所示的存储电容的大小与像素单元亮度之间的关系曲线图，其中横坐标是是存储电容的变化比例，纵坐标代表子像素或者像素单元对应的亮度，即图10是针对单个子像素或者像素单元在不同存储电容大小下的亮度仿真图。
由图10可以看出，存储电容越大，对应的子像素或者像素单元的亮度越大。
在步骤S920中，获得所述阵列基板不同像素单元之间的亮度差异。
本公开实施例中，可以给阵列基板对应的显示面板通电测试，获得该阵列基板实际的不同像素单元之间的亮度差异。
在步骤S930中，根据所述关系曲线和所述亮度差异，确定各个像素单元中的存储电容的大小。
本公开实施例中，根据图10的存储电容大小和相应子像素或者像素单元的亮度之间的关系曲线，根据阵列基板上各个像素单元之间实际的亮度差异，可以反推出阵列基板上各个存储电容的补偿值，从而可以确定各个存储电容的大小。
图11示意性示出本公开示例性实施例中一种存储电容的大小与充电速度的仿真示意图。
如图11所示，可以看出，存储电容大小与充电速度之间的关系，这里假设存储电容C3>C1>C2，存储电容越大，充电速度越慢。
本公开实施方式提供的阵列基板的制作方法，通过对阵列基板上的像素单元的存储电容的大小的差异设计，利用不同存储电容大小的充电速度差异来反向补偿由于IRDrop造成的阵列基板的IC近端与IC远端之间的电压差异，有效提升IC远端ΔV，实现panel内更均匀的ΔV，提高显示品质。
进一步的，本公开实施方式还提供了一种显示面板，包括如上述实施例所述的阵列基板。
具体的，所述显示面板可以是OLED显示面板，更具体的，所述显示面板还可以是柔性OLED显示面板，但本公开并不限定于此。
进一步的，本公开实施方式还提供了一种显示装置，包括如上述实施例所述的显示面板。
例如，所述显示装置可以是电视机、笔记本电脑、台式机、手机、平板电脑等任意一种电子产品或者设备。
需要注意的是，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。作为模块或单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现木公开方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等) 执行根据本公开实施方式的方法。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (8)

1.一种阵列基板，其特征在于，包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同；
所述阵列基板的一侧能够设置扫描驱动芯片，用于给每个像素单元提供电源电压；
其中，各个像素单元中的存储电容的大小相关于所述电源电压在所述阵列基板上的电势分布，根据所述电势分布区域的不同，将不同像素单元的存储电容的设计分成相应的区域，包括：
第一区域，包括多个第一像素单元，每个第一像素单元包括第一存储电容，所述第一区域位于所述阵列基板靠近所述扫描驱动芯片的一端；
第二区域，包括多个第二像素单元，每个第二像素单元包括第二存储电容，所述第二区域位于所述阵列基板远离所述扫描驱动芯片的另一端；
其中，所述第一存储电容小于所述第二存储电容；所述第一区域内的所述电源电压的电势分布大于所述第二区域内的所述电源电压的电势分布；
第三区域，包括至少一列第三像素单元，每个第三像素单元包括第三存储电容；
其中，所述第三存储电容大于所述第二存储电容；所述第二区域内的所述电源电压的电势分布大于所述第三区域内的所述电源电压的电势分布；且每列所述第三像素单元中的所述第三存储电容的大小依据所述阵列基板的列方向依次递增；
所述第一区域和所述第三区域的形状均为矩形，所述第二区域的形状为倒“U”形。
2.根据权利要求1所述的阵列基板，其特征在于，每个第一存储电容的大小相同。
3.根据权利要求1所述的阵列基板，其特征在于，每个第二存储电容的大小相同。
4.根据权利要求1所述的阵列基板，其特征在于，每列第三像素单元中的第三存储电容的大小依据所述阵列基板的列方向依次递增。
5.一种显示面板，其特征在于，包括如权利要求1至3中任一项所述的阵列基板。
6.一种显示装置，其特征在于，包括如权利要求5所述的显示面板。
7.一种阵列基板的制作方法，其特征在于，所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同，所述方法包括：
获得所述阵列基板的电源电压电势分布图；
根据所述电源电压电势分布图，确定各个像素单元中的存储电容的大小；
根据所述电势分布区域的不同，将不同像素单元的存储电容的设计分成相应的区域，包括：
在位于所述阵列基板靠近扫描驱动芯片的一端设置第一区域，所述第一区域，包括多个第一像素单元，且每个第一像素单元包括第一存储电容；
在位于所述阵列基板远离所述扫描驱动芯片的另一端设置第二区域，所述第二区域，包括多个第二像素单元，且每个第二像素单元包括第二存储电容；
其中，所述第一存储电容小于所述第二存储电容；所述第一区域内的所述电源电压的电势分布大于所述第二区域内的所述电源电压的电势分布；
根据所述阵列基板的尺寸和电势分布设立第三区域，所述第三区域包括至少一列第三像素单元，每个第三像素单元包括第三存储电容；
其中，所述第三存储电容大于所述第二存储电容；所述第二区域内的所述电源电压的电势分布大于所述第三区域内的所述电源电压的电势分布；且每列所述第三像素单元中的所述第三存储电容的大小依据所述阵列基板的列方向依次递增；
所述第一区域和所述第三区域的形状均为矩形，所述第二区域的形状为倒“U”形。
8.一种阵列基板的制作方法，其特征在于，所述阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括存储电容，至少存在两个像素单元中的存储电容的大小不相同，所述方法包括：
获得存储电容的大小与像素单元亮度之间的关系曲线；
获得所述阵列基板不同像素单元之间的亮度差异；
根据所述关系曲线和所述像素单元亮度差异，确定各个像素单元中的存储电容的大小；
根据所述像素单元亮度的不同，将不同像素单元的存储电容设计分成相应的区域，包括；
在位于所述阵列基板靠近扫描驱动芯片的一端设置第一区域，所述第一区域，包括多个第一像素单元，且每个第一像素单元包括第一存储电容；
在位于所述阵列基板远离所述扫描驱动芯片的另一端设置第二区域，所述第二区域，包括多个第二像素单元，且每个第二像素单元包括第二存储电容；
其中，所述第一存储电容小于所述第二存储电容；所述第一区域内的所述像素单元亮度大于所述第二区域内的所述像素单元亮度；
根据所述阵列基板的尺寸和所述像素单元亮度差异设立第三区域，所述第三区域包括至少一列第三像素单元，每个第三像素单元包括第三存储电容；
其中，所述第三存储电容大于所述第二存储电容；所述第二区域内的所述像素单元亮度大于所述第三区域内的所述像素单元亮度；且每列所述第三像素单元中的所述第三存储电容的大小依据所述阵列基板的列方向依次递增；
所述第一区域和所述第三区域的形状均为矩形，所述第二区域的形状为倒“U”形。
CN201910017341.2A 2019-01-08 2019-01-08 阵列基板及其制作方法、显示面板和显示装置 Active CN109585525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910017341.2A CN109585525B (zh) 2019-01-08 2019-01-08 阵列基板及其制作方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910017341.2A CN109585525B (zh) 2019-01-08 2019-01-08 阵列基板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN109585525A CN109585525A (zh) 2019-04-05
CN109585525B true CN109585525B (zh) 2021-04-13

Family

ID=65916284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910017341.2A Active CN109585525B (zh) 2019-01-08 2019-01-08 阵列基板及其制作方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN109585525B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619819B (zh) * 2019-09-17 2021-07-13 Oppo广东移动通信有限公司 折叠屏及电子设备
CN111198454B (zh) * 2020-03-03 2022-04-08 Oppo广东移动通信有限公司 液晶显示模组以及液晶显示屏
WO2022041281A1 (zh) 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示面板及显示装置
CN115188342B (zh) * 2022-06-17 2023-08-22 长沙惠科光电有限公司 显示面板及显示装置
CN115188309A (zh) * 2022-06-29 2022-10-14 武汉天马微电子有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206221A (zh) * 2014-06-13 2015-12-30 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
CN106527003A (zh) * 2016-12-29 2017-03-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及显示装置
CN107481675A (zh) * 2017-09-29 2017-12-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
CN107481686A (zh) * 2017-08-21 2017-12-15 武汉华星光电技术有限公司 改善液晶面板显示状态的方法、液晶面板及液晶显示器
CN108873523A (zh) * 2018-06-29 2018-11-23 上海天马微电子有限公司 一种阵列基板、液晶显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206221A (zh) * 2014-06-13 2015-12-30 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
CN106527003A (zh) * 2016-12-29 2017-03-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及显示装置
CN107481686A (zh) * 2017-08-21 2017-12-15 武汉华星光电技术有限公司 改善液晶面板显示状态的方法、液晶面板及液晶显示器
CN107481675A (zh) * 2017-09-29 2017-12-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
CN108873523A (zh) * 2018-06-29 2018-11-23 上海天马微电子有限公司 一种阵列基板、液晶显示面板及显示装置

Also Published As

Publication number Publication date
CN109585525A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN109585525B (zh) 阵列基板及其制作方法、显示面板和显示装置
US10984721B2 (en) Pixel and display device including the same
US10467965B2 (en) Pixel circuit, method for driving the same, OLED panel, and display device
KR102616033B1 (ko) 픽셀 회로, 픽셀 회로의 구동 방법 및 표시 장치
JP7430245B2 (ja) ディスプレイモジュール及びその制御方法、ディスプレイ駆動回路、並びに電子デバイス
US11657761B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device
CN105895019B (zh) 有机发光二极管显示设备
US9558705B2 (en) Flat panel display device controlling initialization of data lines supplied to a pixel unit
CN111613177A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
US11996051B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels that differ in terms of sizes of at least one transistor and/or capacitor
US10147362B2 (en) Pixel circuit and display apparatus
EP3220382A1 (en) Pixel circuit, driving method, and display device
US10115345B2 (en) Pixel circuit, driving method thereof and display panel
EP3159879B1 (en) Pixel circuit and display device
CN110428776B (zh) 像素电路及检测方法、显示面板以及显示装置
JP2019527844A (ja) 電子回路及び駆動方法、表示パネル、並びに表示装置
CN115691407A (zh) 像素驱动电路、像素驱动方法和显示装置
US11393425B2 (en) Pixel circuit, display module and driving method thereof
WO2020140694A1 (en) Pixel-driving circuit and method, and a display utilizing the same
CN113096600B (zh) 折叠显示面板、装置及其驱动方法、电子设备
US11037508B1 (en) Pixel driving circuit, display panel and methods for driving the same
US11532267B2 (en) Pixel driving circuit with light-emitting control sub-circuit and display control sub-circuit and driving method therefor, display panel and display apparatus
US11170714B2 (en) Pixel circuit, method for driving the same, display panel and display device
US11715422B2 (en) Pixel and display device including pixel
US9214110B2 (en) Display unit and electronic apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant