CN109582633B - 一种pos机中双cpu的通讯方法 - Google Patents
一种pos机中双cpu的通讯方法 Download PDFInfo
- Publication number
- CN109582633B CN109582633B CN201811471319.7A CN201811471319A CN109582633B CN 109582633 B CN109582633 B CN 109582633B CN 201811471319 A CN201811471319 A CN 201811471319A CN 109582633 B CN109582633 B CN 109582633B
- Authority
- CN
- China
- Prior art keywords
- cpu
- general
- event
- executing
- safety
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种POS机中双CPU的通讯方法,涉及POS机通讯技术领域。所述双CPU包括采用串行通信的通用CPU与安全CPU,通用CPU与安全CPU上均设置有事件引脚和状态引脚,并通过事件引脚和状态引脚建立物理连接通道,既保证了低的成本,而且,在所有的串行通信方式中,硬件上可以任意选择一种串行通信方式,而软件上只需比较少的改动。方便了软件的模块化设计,项目变更通信需求时,可以极大的减少开发周期与软件的维护成本。
Description
技术领域
本发明涉及POS机通讯技术领域,尤其涉及一种POS机中双CPU的通讯方法。
背景技术
随着移动互联网技术的飞速发展,Android手机与平板等智能移动终端的火爆,移动支付出现了爆发式增长,作为移动支付附加产业——智能POS行业也不例外。
目前,智能POS普遍采用了Android平台。因为Android平台架构,最初是为移动应用设计,并非直接针对安全,所以原生的Android平台层层都会有安全的问题,不能直接应用于智能POS上,需要经过安全的改造。
为了使原生的Android平台满足智能POS的安全要求,一种比较普遍的原生的Android平台方案是:增加一颗安全CPU,用于保证重要数据的高度安全,如:密钥等。因为两颗CPU是独立运行的,所以两者必须相互通信,才能完成特定的工作。这就引入了两颗CPU的通讯问题。两颗CPU的通信总线为并行总线或串行总线。并行总线,需要使用的IO引脚较多,而CPU的IO引脚通常都是紧缺的。因此一般不会使用并行总线方式。常见的串行总线为:I2C、SPI、串口和USB。因此两颗CPU的串行通讯方式的硬件连接一般为几种连接方式,参见图3-9所示。其中,图4与图6增加了事件引脚,是因为I2C与SPI是主从模式,从机不能主动向主机发送数据,所以从机数据准备好了或有事件要通知主机,需要主机发送读取的指令时,才能向主机发送数据或事件消息。增加了事件引脚后,从机数据准备好或产生了事件,将事件引脚拉低后,主机便产生了中断,此时主机读取从机的数据或事件消息,减轻主机定时发送查询指令的负担。图7是无流控的串口连接方式,图8是有流程控的串口连接方式。
采用以上任意一种串行通信方式,都可以解决两颗CPU之间的通讯问题。
但是,在实际使用过程中,CPU会挂比较多的外设,有时会被迫使用另一种串行通信方式。比如,之前的CPU使用串口通信方式,但换了个串口不多的CPU之后,不能再使用串口通信方式,但可以使用SPI通信方式。这时,软件需要进行比较大的改动,才能支持SPI通信方式,从而增加了项目的开发周期与软件的维护成本。
发明内容
本发明的目的在于提供一种POS机中双CPU的通讯方法,从而解决现有技术中存在的前述问题。
为了实现上述目的,本发明采用的技术方案如下:
一种POS机中双CPU的通讯方法,所述双CPU包括采用串行通信的通用CPU与安全CPU,通用CPU与安全CPU上均设置有事件引脚和状态引脚,并通过事件引脚和状态引脚建立物理连接通道,
所述事件引脚用于当安全CPU产生了事件或数据准备好了时,及时向通用CPU发送中断,通知通用CPU处理;当使用串口或USB通信方式时,安全CPU主动向通用CPU发送数据,通用CPU事件引脚的中断处理函数专门处理安全CPU的事件,串口与USB的中断处理函数专门处理数据的通信;当使用I2C或SPI串口通信方式时,安全CPU不能主动向通用CPU发送数据,通用CPU事件引脚的中断处理函数处理安全CPU的事件;
所述状态引脚用于通用CPU事件引脚的中断处理函数获取安全CPU的忙碌或空闲的状态,如果安全CPU处于忙碌的状态,则通用CPU事件引脚的中断处理函数延后处理安全CPU的事件。
优选地,通用CPU向安全CPU收发命令包的方法为:通用CPU向安全CPU发送数据前,申请访问安全CPU的互斥锁,即上锁,完成接收安全CPU的数据后,释放访问安全CPU的互斥锁;当某个进程申请访问安全CPU的互斥锁时,若已上锁,则进程挂起,即进程停止执行,进入休眠状态,直到访问安全CPU的互斥锁被释放时,挂起的进程才会被唤醒,即进程开始执行,进入工作状态。
优选地,通用CPU向安全CPU收发命令包的方法,包括如下步骤:
A1,申请访问安全CPU的互斥锁;
A2,查询状态引脚,判断安全CPU是否处于空闲状态,如果是,则执行A4;否则,执行A3;
A3,判断是否等待空闲状态超时,如果是,则执行A13,否则,执行A2;
A4,发送次数置为约定值;
A5,判断发送次数是否为0,如果是,则执行A13;否则,执行A6;
A6,调用串行发送接口,向安全CPU发送数据包,其中,串行发送接口为I2C、SPI、串口与USB口中的任何一种;
A7,查询状态引脚,判断安全CPU是否处于忙碌状态,如果是,表明安全CPU已正确接收通用CPU的数据包,并正在执行命令,则执行A10,否则,执行A8;
A8,判断等待忙碌状态是否超时,如果是,表明安全CPU未能正确接收通用CPU的数据包,通用CPU重发数据包,提升通信的成功率,则执行A9,否则,表示安全CPU可能正在接收数据包,通用CPU需要等待,执行A7;
A9,发送次数减一,并执行A5;
A10,查询状态引脚,判断安全CPU是否处于空闲状态,如果是,表示安全CPU处理数据包结束,并向通用CPU发送了处理结果的数据包,则执行A12;否则,通用CPU需要等待安全CPU处理完成,执行A11;
A11,判断等待空闲状态是否超时,如果是,表明安全CPU宕机了,无法向通用CPU返回处理结果,则执行A13,否则,通用CPU需要等待安全CPU处理结果,执行A10;
A12,调用串行接收接口,接收安全CPU的数据,并执行A14;串行接收接口为I2C、SPI、串口与USB口中的任何一种;
A13,复位安全CPU;
A14,释放安全CPU的互斥锁;
A15,返回。
优选地,A13中,所述复位安全CPU通过复位引脚实现,具体的,通用CPU将复位引脚置低后,安全CPU复位;通用CPU将复位引脚置高后,安全CPU执行程序,处理通用CPU通过串行接口发送的数据包,并返回处理后的结果。
本发明的有益效果是:本发明提供的POS机中双CPU的通讯方法,所述双CPU包括采用串行通信的通用CPU与安全CPU,通用CPU与安全CPU上均设置有事件引脚和状态引脚,并通过事件引脚和状态引脚建立物理连接通道,既保证了低的成本,而且,在所有的串行通信方式中,硬件上可以任意选择一种串行通信方式,而软件上只需比较少的改动。方便了软件的模块化设计,项目变更通信需求时,可以极大的减少开发周期与软件的维护成本。
附图说明
图1是本发明提供的POS机中双CPU的通讯连接结构示意图;
图2是本发明提供的POS机中双CPU的收发数据包的流程示意图;
图3-9是现有技术中常用的通用CPU和安全CPU之间的串行通讯方式示意图;
图10-11是本发明具体实施例中采用的通用CPU的接线示意图;
图12是本发明具体实施例中采用的安全CPU的接线示意图;
图13是本发明具体实施例中采用的串行通用接口层的结构体;
图14是本发明具体实施例中使用串口函数来实现的串行通用接口层;
图15是本发明具体实施例中通用CPU与安全CPU正常通信时,串行通用接口层数据。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施方式仅仅用以解释本发明,并不用于限定本发明。
如图1所示,本发明实施例提供了一种POS机中双CPU的通讯方法,所述双CPU包括采用串行通信的通用CPU与安全CPU,通用CPU与安全CPU上均设置有事件引脚和状态引脚,并通过事件引脚和状态引脚建立物理连接通道,
所述事件引脚用于当安全CPU产生了事件或数据准备好了时,及时向通用CPU发送中断,通知通用CPU处理;当使用串口或USB通信方式时,安全CPU主动向通用CPU发送数据,通用CPU事件引脚的中断处理函数专门处理安全CPU的事件,串口与USB的中断处理函数专门处理数据的通信;当使用I2C或SPI串口通信方式时,安全CPU不能主动向通用CPU发送数据,通用CPU事件引脚的中断处理函数处理安全CPU的事件;
所述状态引脚用于通用CPU事件引脚的中断处理函数获取安全CPU的忙碌或空闲的状态,如果安全CPU处于忙碌的状态,则通用CPU事件引脚的中断处理函数延后处理安全CPU的事件。
本发明中,采用通用CPU与安全CPU物理连接通道,考虑了生产成本、通讯速度与代码的实现的难易程度。从成本上看,相比通常使用的几种串行通行方式,只增加了2个IO引脚(事件引脚与状态引脚),没有增加其它元器件,通用CPU与安全CPU的物理连接通道需要的成本很低。
其中,增加的事件引脚,用于安全CPU产生了事件或数据准备好了,及时向通用CPU发送中断,通知通用CPU处理。使用串口或USB通信方式时,安全CPU可以主动向通用CPU发送数据,貌似这根引脚是多余的,但从软件设计来看,通用CPU事件引脚的中断处理函数(也是一个进程,不过优先级比普通进程要高),专门处理安全CPU的事件,串口与USB的中断处理函数专门处理数据的通信。分工明确,功能单一,方便软件的设计与维护。当选用I2C或SPI串口通信方式时,安全CPU不能主动向通用CPU发送数据,如果没有事件引脚,那么通用CPU要不断向安全CPU发送查询命令,查看安全CPU是否产生了事件或数据准备好了,事件处理可能会不及时,同时增加了两颗CPU的负担。因此使用I2C或SPI通信方式时,有必要使用事件引脚。从软件设计看,串口、USB、I2S与SPI通行方式,都使用事件引脚的中断处理函数,来处理安全CPU的事件,因此硬件任意切换通行方式,用于处理安全CPU的事件的处理函数可以不更改,只要更改通信的初始化,发送与接收函数便可。
增加状态引脚。因为通用CPU事件引脚的中断处理函数会打断正在执行的程度,如果安全CPU处于忙状态,无法处理串行通信口的数据,刚好中断处理函数执行了,那此中断处理函数必然无法获取安全CPU的事件或数据,且认为安全CPU异常了,这种处理是不友好的。有了状态引脚,通用CPU事件引脚的中断处理函数可以得知安全CPU处于忙状态,于是延后处理安全CPU的事件。通用型的CPU是多进程的环境,存在多个进程同时访问安全CPU的情况,实际是不允许同时访问的。有了状态引脚,可以解决多个进程同时防问安全CPU的问题。这里可以设定:状态引脚为高电平,安全CPU处于空闲状态,状态引脚为低电平,安全CPU处于忙状态。
所以,采用本发明提供的方法,硬件可以选择任意的串行通信方式,而且在更换串行通信方式时,可以使得软件改动少,实现的复杂度低,保证了通信速度和安全性,减少了项目的开发周期以及软件的维护成本。
在通信过程中,通用CPU只要将复位引脚置低后,安全CPU便复位。通用CPU只要将复位引脚置高后,安全CPU便可以执行程序,处理通用CPU通过串行接口发送的数据包,并返回处理后的结果。
具体的,通用CPU向安全CPU收发命令包的方法为:通用CPU向安全CPU发送数据前,申请访问安全CPU的互斥锁,即上锁,完成接收安全CPU的数据后,释放访问安全CPU的互斥锁;当某个进程申请访问安全CPU的互斥锁时,若已上锁,则进程挂起,即进程停止执行,进入休眠状态,直到访问安全CPU的互斥锁被释放时,挂起的进程才会被唤醒,即进程开始执行,进入工作状态。
通用CPU事件引脚的中断处理函数是一个进程,可以访问会引起休眠的锁。一个命令包必须是原子操作(即是向安全CPU发送与接收数据是成对的操作,否则容易混乱,容易出问题),因此,本发明实施例中使用了一个互斥锁。
向安全CPU发数据前,申请访问安全CPU的锁,即上锁,接收完成安全CPU的数据后,则释放访问安全CPU的锁。当某个进程申请访问安全CPU的锁时,系统发现该锁已被上锁,系统则会挂起该进程(进程停止执行了,处于休眠状态),直到访问安全CPU的锁被释放时,系统才会唤醒之前挂起的进程。这就保证了向安全CPU发送与接收数据是成对的,不会被拆开。
如图2所示,通用CPU向安全CPU收发命令包的方法,包括如下步骤:
A1,申请访问安全CPU的互斥锁;
A2,查询状态引脚,判断安全CPU是否处于空闲状态,如果是,则执行A4;否则,执行A3;
A3,判断是否等待空闲状态超时,如果是,则执行A13,否则,执行A2;
A4,发送次数置为约定值;
A5,判断发送次数是否为0,如果是,则执行A13;否则,执行A6;
A6,调用串行发送接口,向安全CPU发送数据包,其中,串行发送接口为I2C、SPI、串口与USB口中的任何一种;
A7,查询状态引脚,判断安全CPU是否处于忙碌状态,如果是,表明安全CPU已正确接收通用CPU的数据包,并正在执行命令,则执行A10,否则,执行A8;
A8,判断等待忙碌状态是否超时,如果是,表明安全CPU未能正确接收通用CPU的数据包,通用CPU重发数据包,提升通信的成功率,则执行A9,否则,表示安全CPU可能正在接收数据包,通用CPU需要等待,执行A7;
A9,发送次数减一,并执行A5;
A10,查询状态引脚,判断安全CPU是否处于空闲状态,如果是,表示安全CPU处理数据包结束,并向通用CPU发送了处理结果的数据包,则执行A12;否则,通用CPU需要等待安全CPU处理完成,执行A11;
A11,判断等待空闲状态是否超时,如果是,表明安全CPU宕机了,无法向通用CPU返回处理结果,则执行A13,否则,通用CPU需要等待安全CPU处理结果,执行A10;
A12,调用串行接收接口,接收安全CPU的数据,并执行A14;串行接收接口为I2C、SPI、串口与USB口中的任何一种;
A13,复位安全CPU;
A14,释放安全CPU的互斥锁;
A15,返回。
其中,A13中,所述复位安全CPU通过复位引脚实现,具体的,通用CPU将复位引脚置低后,安全CPU复位;通用CPU将复位引脚置高后,安全CPU执行程序,处理通用CPU通过串行接口发送的数据包,并返回处理后的结果。
具体实施例
该具体实施例中,以串口连接为例说明采用本发明提供的方法进行POS机中双CPU的通讯。
如图10-11,通用CPU的接线如下:因为通用CPU只有PB口引脚能产生中断,PB口的引脚也可以做普通的IO引脚来使用。所以将SE_INT1与SE_INT2接到了通用CPU的PB口上。SE_INT1是事件引脚,SE_INT2是状态引脚(虽然是接到了通用CPU的引脚上,但是没有使用中断功能,是普通的IO引脚)。与安全CPU通信的串口使用的是UART1。
安全CPU的接线如图12所示:与通用CPU通信的串口使用的是UART0,而SE_INT1是事件引脚,SE_INT2是状态引脚(原理图中使用统一的标签SE_INT2)。事件引脚是低电平有效,状态引脚低电平表示忙碌,所以两个引脚都有加了上拉电阻。
串行通讯接口要实现的接口,见图13-14的frame_ops_t结构体。这里实现的串行接口的函数的结构体为cmd2sp_uart_ops,在初始化时,将此结构注册到数据收发处理层。需要更换为spi通讯时,只需要同样实现cmd2sp_spi_ops,注册后,便可完成通信口的切换。
图15为串口通信时,数据收发处理层的信息。frame_tx line:570开头的行,是通用CPU向安全发送一包数据,frame_rx开头的行,是安全cpu向通用cpu返回的执行结果。具体数据包的格式,则不在这里描述了。
通过采用本发明公开的上述技术方案,得到了如下有益的效果:本发明提供的POS机中双CPU的通讯方法,所述双CPU包括采用串行通信的通用CPU与安全CPU,通用CPU与安全CPU上均设置有事件引脚和状态引脚,并通过事件引脚和状态引脚建立物理连接通道,既保证了低的成本,而且,在所有的串行通信方式中,硬件上可以任意选择一种串行通信方式,而软件上只需比较少的改动。方便了软件的模块化设计,项目变更通信需求时,可以极大的减少开发周期与软件的维护成本。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视本发明的保护范围。
Claims (2)
1.一种POS机中双CPU的通讯方法,所述双CPU包括采用串行通信的通用CPU与安全CPU,其特征在于,
通用CPU与安全CPU上均设置有事件引脚和状态引脚,并通过事件引脚和状态引脚建立物理连接通道,
所述事件引脚用于当安全CPU产生了事件或数据准备好了时,及时向通用CPU发送中断,通知通用CPU处理;当使用串口或USB通信方式时,安全CPU主动向通用CPU发送数据,通用CPU事件引脚的中断处理函数专门处理安全CPU的事件,串口与USB的中断处理函数专门处理数据的通信;当使用I2C或SPI串口通信方式时,安全CPU不能主动向通用CPU发送数据,通用CPU事件引脚的中断处理函数处理安全CPU的事件;
所述状态引脚用于通用CPU事件引脚的中断处理函数获取安全CPU的忙碌或空闲的状态,如果安全CPU处于忙碌的状态,则通用CPU事件引脚的中断处理函数延后处理安全CPU的事件;
通用CPU向安全CPU收发命令包的方法为:通用CPU向安全CPU发送数据前,申请访问安全CPU的互斥锁,即上锁,完成接收安全CPU的数据后,释放访问安全CPU的互斥锁;当某个进程申请访问安全CPU的互斥锁时,若已上锁,则进程挂起,即进程停止执行,进入休眠状态,直到访问安全CPU的互斥锁被释放时,挂起的进程才会被唤醒,即进程开始执行,进入工作状态;
通用CPU向安全CPU收发命令包的方法,包括如下步骤:
A1,申请访问安全CPU的互斥锁;
A2,查询状态引脚,判断安全CPU是否处于空闲状态,如果是,则执行A4;否则,执行A3;
A3,判断是否等待空闲状态超时,如果是,则执行A13,否则,执行A2;
A4,发送次数置为约定值;
A5,判断发送次数是否为0,如果是,则执行A13;否则,执行A6;
A6,调用串行发送接口,向安全CPU发送数据包,其中,串行发送接口为I2C、SPI、串口与USB口中的任何一种;
A7,查询状态引脚,判断安全CPU是否处于忙碌状态,如果是,表明安全CPU已正确接收通用CPU的数据包,并正在执行命令,则执行A10,否则,执行A8;
A8,判断等待忙碌状态是否超时,如果是,表明安全CPU未能正确接收通用CPU的数据包,通用CPU重发数据包,提升通信的成功率,则执行A9,否则,表示安全CPU可能正在接收数据包,通用CPU需要等待,执行A7;
A9,发送次数减一,并执行A5;
A10,查询状态引脚,判断安全CPU是否处于空闲状态,如果是,表示安全CPU处理数据包结束,并向通用CPU发送了处理结果的数据包,则执行A12;否则,通用CPU需要等待安全CPU处理完成,执行A11;
A11,判断等待空闲状态是否超时,如果是,表明安全CPU宕机了,无法向通用CPU返回处理结果,则执行A13,否则,通用CPU需要等待安全CPU处理结果,执行A10;
A12,调用串行接收接口,接收安全CPU的数据,并执行A14;串行接收接口为I2C、SPI、串口与USB口中的任何一种;
A13,复位安全CPU;
A14,释放安全CPU的互斥锁;
A15,返回。
2.根据权利要求1所述的POS机中双CPU的通讯方法,其特征在于,A13中,所述复位安全CPU通过复位引脚实现,具体的,通用CPU将复位引脚置低后,安全CPU复位;通用CPU将复位引脚置高后,安全CPU执行程序,处理通用CPU通过串行接口发送的数据包,并返回处理后的结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811471319.7A CN109582633B (zh) | 2018-12-04 | 2018-12-04 | 一种pos机中双cpu的通讯方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811471319.7A CN109582633B (zh) | 2018-12-04 | 2018-12-04 | 一种pos机中双cpu的通讯方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109582633A CN109582633A (zh) | 2019-04-05 |
CN109582633B true CN109582633B (zh) | 2021-09-07 |
Family
ID=65927101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811471319.7A Active CN109582633B (zh) | 2018-12-04 | 2018-12-04 | 一种pos机中双cpu的通讯方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109582633B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110909359A (zh) * | 2019-10-29 | 2020-03-24 | 百富计算机技术(深圳)有限公司 | 基于双系统架构的通信方法及终端设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5410710A (en) * | 1990-12-21 | 1995-04-25 | Intel Corporation | Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems |
CN1964285A (zh) * | 2006-12-13 | 2007-05-16 | 杭州华为三康技术有限公司 | 具有双cpu的主控设备及实现方法 |
CN101866328B (zh) * | 2010-04-01 | 2012-12-26 | 和记奥普泰通信技术有限公司 | 一种自动访问的串行总线读写控制方法 |
CN202196472U (zh) * | 2011-09-20 | 2012-04-18 | 山东神思电子技术股份有限公司 | 小额支付专用pos终端 |
CN103729329B (zh) * | 2012-10-12 | 2018-01-19 | 深圳市中兴微电子技术有限公司 | 核间通信装置及方法 |
-
2018
- 2018-12-04 CN CN201811471319.7A patent/CN109582633B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109582633A (zh) | 2019-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8156253B2 (en) | Computer system, device sharing method, and device sharing program | |
US9430266B2 (en) | Activating a subphysical driver on failure of hypervisor for operating an I/O device shared by hypervisor and guest OS and virtual computer system | |
TWI394048B (zh) | 系統裝置、處理器及存取記憶體單元之方法 | |
US3961139A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
US8700835B2 (en) | Computer system and abnormality detection circuit | |
EP0205801B1 (en) | Interrupt mechanism for multi-microprocessing system having multiple busses | |
US8275982B2 (en) | System and method for a managed BIOS | |
KR20040071743A (ko) | 낮은 오버헤드 프로세서 인터페이싱 | |
US8261053B2 (en) | Method and apparatus for maintaining a partition when booting another partition | |
WO2004068397A2 (en) | Hot plug interfaces and failure handling | |
WO2012140667A2 (en) | Application sharing in multi host computing systems | |
US11361081B2 (en) | Secure boot method for terminal device, terminal device and medium | |
US20130326541A1 (en) | Enabling legacy applications to achieve end-to-end communication with corresponding legacy device services | |
CN109582633B (zh) | 一种pos机中双cpu的通讯方法 | |
US9569264B2 (en) | Multi-core system for processing data packets | |
CN113626365A (zh) | 一种基于spi总线的通信方法 | |
US11016923B1 (en) | Configuring hot-inserted device via management controller | |
US20140068354A1 (en) | Apparatus and method for determining a state of a mobile terminal | |
CN110612520A (zh) | 配置参数传送 | |
CN103207850B (zh) | 异质设备的传输系统 | |
CN102662739B (zh) | 实现函数调用的方法和装置 | |
JPH0944376A (ja) | プロセス状態管理方式 | |
CN115981924B (zh) | 设备控制方法、电子设备及存储介质 | |
CN100501706C (zh) | 避免命令传输冲突的方法及其电子装置 | |
CN203217562U (zh) | 外接设备与异质设备的传输系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |