CN109582511B - 控制器的生成方法、装置及存储介质 - Google Patents

Abstract

本发明实施例提供了一种控制器的生成方法、装置及存储介质，预置有高层次综合工具和针对至少有一个随机存储器RAM的指令脚本，所述方法包括：在高层次综合工具中写入控制器的高级编程语言代码；通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口；根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。本发明实施例与通过手写寄存器转移层次代码设计控制器的方式相比，大大降低了控制器的相关算法实现的复杂度，缩短了设计时间，提高了生产力，降低了测试成本。同时也弥补了专用工具算法单一，自定义算法难度大等问题。

Description

控制器的生成方法、装置及存储介质

技术领域

本发明涉及集成电路技术领域，特别是涉及一种控制器的生成方法、一种控制器的生成装置以及一种存储介质。

背景技术

随着集成电路的发展，嵌入式存储器在芯片中的面积越来越大。由于芯片端口数量的限制和存储器本身机构比较复杂，嵌入式存储器的测试面临着很大的挑战。

目前，由于嵌入式存储器规模和容量逐渐扩大，使得存储器的测试成本相应的增加，因此，如何优化嵌入式存储器的测试过程，减少存储器的测试成本，已经成为一个急待解决的技术问题。

发明内容

鉴于上述问题，本发明实施例提供一种控制器的生成方法、一种控制器的生成装置以及一种存储介质，以解决目前存储器的测试过程测试成本高的问题。

为了解决上述问题，本发明实施例公开了一种控制器的生成方法，预置有高层次综合工具和针对至少有一个随机存储器RAM的指令脚本，所述方法包括：

在高层次综合工具中写入控制器的高级编程语言代码；

通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口；

根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。

优选地，在所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤之后，还包括：

基于设置有效端口后的控制器对于RAM进行测试。

优选地，所述端口还包括冗余端口，所述指令脚本包括端口移除信息，所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤，包括：

基于所述端口移除信息，从所述控制器的端口中确定出冗余端口；

移除所述控制器的冗余端口，使得所述控制器保留有效端口。

优选地，所述端口移除信息包括控制端口移除信息和使能端口移除信息，所述冗余端口包括冗余控制端口和冗余使能端口，所述基于所述端口移除信息，从所述寄存器转移层次代码描述的控制器的端口中确定出冗余端口的步骤，包括：

基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

优选地，当所述RAM为多个时，所述控制器具有端口数组，在所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤之前，还包括：

将所述控制器的端口数组，分割为所述多个RAM分别对应的独立端口。

优选地，所述基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口的步骤，包括：

从所述控制器的端口筛选所述多个RAM分别对应的独立端口；

基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；

从所述控制器的端口筛选除所述独立端口之外的其他端口；

基于所述使能端口移除信息，从所述其他端口中确定出第二冗余使能端口；

将所述第一冗余使能端口和第二冗余使能端口确定为冗余使能端口。

本发明实施例还公开了一种控制器的生成装置，包括：

代码写入模块，用于在高层次综合工具中写入控制器的高级编程语言代码；

代码转换模块，用于通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口；

端口设置模块，用于根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。

优选地，所述装置还包括：

测试模块，用于基于设置有效端口后的控制器对于RAM进行测试。

优选地，所述端口还包括冗余端口，所述端口设置模块包括：

冗余端口确定子模块，用于基于所述端口移除信息，从所述控制器的端口中确定出冗余端口；

冗余端口移除子模块，用于移除所述控制器的冗余端口，使得所述控制器保留有效端口。

优选地，所述冗余端口包括冗余控制端口和冗余使能端口，所述端口移除信息包括控制端口移除信息和使能端口移除信息，所述冗余端口确定子模块包括：

冗余控制端口确定单元，用于基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

冗余使能端口确定单元，用于基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

本发明实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行上述一个或多个所述的控制器的生成方法。

本发明实施例包括以下优点：

在本发明实施例中，在高层次综合工具中写入控制器的高级编程语言代码，以借助高层次综合工具将该高级编程语言描述的控制器的控制逻辑，综合成寄存器转移层次代码，进一步地，本发明实施例还将基于指令脚本对于该控制器的端口进行优化，设置控制器的有效端口，最终实现控制器的设计。与通过手写寄存器转移层次代码设计控制器的方式相比，大大降低了控制器的相关算法实现的复杂度，缩短了设计时间，提高了生产力，降低了测试成本。同时也弥补了专用工具算法单一，自定义算法难度大等问题。

附图说明

图1是本发明的一种控制器的生成方法实施例1的步骤流程图；

图2是本发明的一种控制器的生成方法实施例2的步骤流程图；

图3是本发明的一种单个单口线性RAM的BIST控制器的实现形式图；

图4是本发明的一种多个单口线性RAM的BIST控制器实现代码结构图；

图5是本发明的一种数组分割的原理示意图；

图6是本发明的一种控制器的生成装置实施例的结构框图；

图7是根据一示例性实施例示出的一种用于应用程序的启动的电子设备的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

目前常用存储器的测试方法，是在存储器周围设计BIST(Built-in Self Test，内建自测试)电路，BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备的依赖程度。

BIST通常分为MBIST(Memory BIST，存储器内建自测试)和LBIST(Logic BIST，逻辑内建自测试)两类。BIST相比于ATPG(Automatic Test Pattern Generation，自动测试向量生成)能通过有限的向量产生极高的故障覆盖率，实现存储器的测试。

在超大规模集成电路设计中，MBIST的逻辑设计主要依赖于专用EDA(ElectronicDesign Automation，电子设计自动化)软件工具。虽然工具的使用有效地降低了测试电路的设计复杂度和设计时间，但对于特殊的存储器而言，仍然需要设计新算法和新BIST电路，算法可以通过RTL(Register Transfer Level，寄存器转移层次)代码实现，但是RTL代码的实现相比于C/C++等高级编程语言相对繁琐和冗余。因而通过RTL级代码设计不同算法的BIST电路相对耗时，尤其是多个存储器共用BIST电路的情形。

随着EDA工具的不断发展，高层次综合工具的出现使得硬件设计更加高效。高层次综合工具通过C/C++等高级语言编程，直接综合出RTL级代码，从而大大简化了复杂算法的设计难度，同时相比于手写RTL级代码，高层次综合工具方便更改。

对于BIST电路的控制器的算法而言，算法复杂度虽然相对较低且具有一定的规律性，但通过RTL级的设计状态机产生测试信号的过程相对繁琐。而且不同算法和不同存储器之间代码的可移植性差。

现在，BIST电路的涉及方法有以下两种，第一种方法是通过mentor等专用EDA工具将算法插入BIST电路，第二种方法是通过手写RTL代码描述相应的算法，从而设计相应的BIST电路。但是，第一种方法工具内的算法固定，用户不能根据不同的存储器和相应的故障任意自定义算法，第二种方法手写RTL代码相对繁琐，且不同存储器和不同算法之间，需要对代码进行大范围的更改，且不同方案之间的对比相对繁琐。

控制器是BIST电路最重要的模块之一，也是实现算法逻辑的重要模块，因此如果能够优化控制器的设计流程，可以降低算法实现的复杂度，使得BIST电路中的控制器能够适应各类算法，降低BIST逻辑设计周期，提高生产力。

参照图1，示出了本发明的一种控制器的生成方法实施例的步骤流程图，可以预置有高层次综合工具和针对至少有一个随机存储器RAM的指令脚本，所述具体可以包括如下步骤：

步骤101，在高层次综合工具中写入控制器的高级编程语言代码。

在具体实现中，高层次综合(High Level Synthesis，HLS)是一种FPGA(Field－Programmable Gate Array，现场可编程门阵列)设计工具，它能通过编写的C/C++等高级编程语言代码实现RTL级的硬件功能。其中，在高层次综合工具中写入的C/C++等高级编程语言代码，可以包括算法逻辑以及操作参数等等，从而能够实现控制器的逻辑设计。在一种优选实施例中，高层次综合工具可以是vivado_hls。

步骤102，通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有控制器的端口。

在写入控制器的代码后，利用高层次综合工具将C/C++等代码，自动转换为RTL代码。在转换过程中，高层次综合工具会根据C/C++等代码的执行的特点综合出相应的端口，从而自动完成控制器相应的设计。

步骤103，根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。

在本发明实施例中，在高层次综合工具综合出RTL代码后，还将进一步获取预先设置的指令脚本，该指令脚本用于优化控制器的端口，简单来说，本发明的一种优化方式是，仅保留控制器中的有效端口。有效端口是指在进行存储器的测试时所需要使用的端口。

在具体应用中，本发明实施例的设置有效端口的方式，可以是通过缩减控制器不必要的端口，即在进行存储器的测试时不需要使用的端口，也可以称为冗余端口。即使将这些冗余端口缩减掉，也不会影响存储器的正常测试过程，反之，由于缩减掉冗余端口，减少了不必要端口的数据传输过程，可以提高测试效率。

需要说明的是，控制器的有效端口和冗余端口的设置可以根据实际情况分别进行设置，即缩减或者添加，本发明实施例均对此不加以限制。

在本发明实施例中，在高层次综合工具中写入控制器的高级编程语言代码，以借助高层次综合工具将该高级编程语言描述的控制器的控制逻辑，综合成寄存器转移层次代码，进一步地，本发明实施例还将基于指令脚本对于该控制器的端口进行优化，设置控制器的有效端口，最终实现控制器的设计。与通过手写寄存器转移层次代码设计控制器的方式相比，大大降低了控制器的相关算法实现的复杂度，缩短了设计时间，提高了生产力，降低了测试成本。同时也弥补了专用工具算法单一，自定义算法难度大等问题。

参照图2，示出了本发明的一种控制器的生成方法实施例2的步骤流程图，具体可以包括如下步骤：

步骤201，在高层次综合工具中写入高级编程语言代码。

步骤202，通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述的控制器的端口。

由于方法实施例2中的步骤201-步骤202的具体实施方式基本相应于前述的方法实施例1的具体实施方式，故本实施例对于步骤201-步骤202的描述中未详尽之处，可以参见前述实施例1中的相关说明，在此就不赘述了。

步骤203，基于所述端口移除信息，从所述控制器的端口中确定出冗余端口。

步骤204，移除所述控制器的冗余端口，使得所述控制器保留有效端口。

在具体实现中，在高层次综合工具中完成将高级编程语言代码综合为描述控制器的寄存器转移层次代码时，该控制器中会有可以实现特定功能的端口。然而，在实际应用中，有些端口并不是必要的，是冗余端口，故而在本发明实施例中，为了减少不必要的端口，可以按照预设的指令脚本，相应移除控制器中的冗余端口。在本发明的一种优选实施例中，所述端口移除信息包括控制端口移除信息和使能端口移除信息，所述冗余端口包括冗余控制端口和冗余使能端口，所述步骤203可以包括如下子步骤：

基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

在本发明实施例中，在综合出控制器的寄存器转移层次代码后，将进一步获取指令脚本，然后根据指令脚本的端口移除信息去确定控制器的冗余端口，随后基于确定的冗余端口进行移除，使得控制器仅仅保留有效端口。

步骤205，基于设置有效端口后的控制器对于RAM进行测试。

在生成BIST电路中控制器后，就可以利用BIST电路对于随机存储器RAM进行测试。

在本发明的一种优选实施例中，所述基于设置端口后的控制器对于随机存储器进行测试的步骤，即所述步骤205可以包括：

控制所述控制器生成背景数据和期望数据；

基于所述控制器中有效端口向RAM的指定位置中写入所述背景数据；

基于所述控制器中有效端口从所述RAM的指定位置中读取目标数据；

根据所述目标数据和所述期望数据确定所述RAM的测试结果。

在一种测试示例中，首先控制本发明生成的控制器生成背景数据和期望数据，其中背景数据为用于测RAM的测试数据，期望数据则是与测试数据相应的测试结束后的正确数据，然后将背景数据通过有效端口写入RAM的指定位置上，并在写入结束后再通过有效端口从指定位置中读取出目标数据，最后比对期望数据和目标数据即可确定对于RAM的测试结果是正确或者错误。

需要说明的是，上述的对于RAM的测试方法仅仅是作为一种示例，在实施本发明实施例时，也可以基于本发明实施例的控制器对于RAM采用其他方式进行测试，本发明实施例对此并不加以限制。

在本发明的一种优选实施例中，当测试的随机存储器为单个时，可以直接按照指令脚本去筛选控制器的不必要端口并相应删除即可。

当测试的RAM为多个时，与单个RAM的相比，多个RAM的控制器是采用数组的形式实现各自地址，读写使能等功能，这些功能在代码层面体现为端口数组。在本发明的一种优选实施例中，当测试的RAM为多个时，还可以包括如下步骤：

将所述控制器的端口数组，分割为所述多个RAM分别对应的独立端口。

也即是说，当测试的随机存储器RAM为多个时，将按照代码中的端口数组进行数组分割，基于这些端口数组分割出多个随机存储器分别对应的独立端口。

在本发明的一种优选实施例中，所述基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口的步骤可以包括如下子步骤：

从所述控制器的端口筛选所述多个RAM分别对应的独立端口；

基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；

从所述控制器的端口筛选除所述独立端口之外的其他端口；

基于所述使能端口移除信息，从所述其他端口中确定出第二冗余使能端口；

将所述第一冗余使能端口和第二冗余使能端口确定为冗余使能端口。

在具体实现中，当测试的随机存储器为多个时，控制器的端口除了有随机存储器分别对应的独立端口之外，也还包括有其他端口，这些端口是可以共用，因此只有一组即可实现所需功能。

在筛选冗余使能端口时，可以首先基于使能端口移除信息从分割出的多个随机存储器分别对应的独立端口，去筛选出第一冗余使能端口，然后再基于使能端口移除信息从其他端口中筛选出第二冗余使能端口，最终结合两者确定控制器需要移除的冗余使能端口。

应用本发明实施例，通过高层次综合工具将高级语言代码综合出寄存器转移层次代码，不需要通过手写RTL代码方式来设计BIST控制器，缩短了设计周期，提高了生产力。此外，还可以进一步基于可以使得BIST电路中的控制器的端口得以精简，不再有过多的冗余端口。

为了使本领域技术人员更好地理解本发明实施例，下面基于vivado_hls工具，分别以单个单口线性RAM和多个单口线性RAM实现march9n算法为例介绍本发明通过高层次综合工具实现BIST控制器的实现过程。

具体来说，BIST控制器主要包括如下几个功能：

1.地址产生：产生相应的用于读写的地址序列；

2.读写使能：产生RAM的读写使能控制信号；

3.数据产生器：产生写入RAM的背景数据，以及，用于与读出数据比较的期望数据。

4.Bist_done信号：Bist_done信号是控制器产生的表示测试完成的信号。

其中，地址产生可以通过控制器的addr端口实现，读写使能可以通过ce、we端口实现，数据产生器可以通过EXPECT_DATA、WRTIE_DATA端口实现，Bist_done信号可以通过BEND端口实现。在实际应用中，可以仅保留BIST控制器主要的功能，即可以只保留addr、ce、we、EXPECT_DATA、WRTIE_DATA这些端口，其他不太重要的功能相应的端口则不保留，以简化控制器的端口。

(一)单个单口线性RAM的BIST控制器实现：

参照图3，所示为单个单口线性RAM具体实现形式。

首先，在vivado_hls中的编写相应的C代码，代码结构如图中的(a)部分所示。其中vivado_hls提供了ap_cint.h的头文件，可以定义0-1024比特的任意位宽的定点型数据，这与RTL代码类似。根据BIST逻辑升序或者降序对RAM进行读写的特点，采用for循环结构实现地址，读写使能，期望数据，写入数据和BEND信号赋值操作。

随后，通过vivado_hls综合出BIST_CTROLLER模块的RTL代码。模块如图中(b)部分所示。从图中可以看出，相对于代码中定义的端口，vivado_hls会根据C代码顺序执行的特点自动综合出时钟端口ap_clk和同步复位端口ap_rst，从而自动完成相应的时序设计。同时Bist_enable也按照期望被综合为input端口用于控制BIST逻辑电路工作与否。而代码中，端口addr等被定义为指针类型，这是因为指针位于顶层时被综合为相应的output端口。vivado_hls一般会针对ouput型端口综合出相应的ap_vld使能端口来控制数据的写出，但是为了方便模块在整体设计中调用和实例化，一般会去掉工具综合出来的ap_start、ap_ready、ap_idle ap_done等使能端口和ap_vld端口，从而只保留需要的端口。

具体实现过程采用如图中(d)所示的tcl脚本。其中，脚本中的ap_ctrl_none可以移除ap_start等控制端口，只保留ap_clk和ap_rst。ap_none用于去掉输出端口的ap_vld使能端口，最终得到如图中(c)部分所示的BIST控制模块。

(二)多个单口线性RAM的BIST控制器实现：

参照图4，所示为多个单口线性RAM的BIST控制器实现代码结构。

与单个RAM的相比，多个RAM的BIST控制器采用数组的形式实现各自地址，读写使能等信号。并利用C代码顺序执行的特点，通过在单个RAM的基础上嵌套一层for循环来串行实现多个RAM的BIST逻辑信号。

此外，对于不同RAM而言，由于地址宽度不同，对于多个addr_max变量采用数组赋初始值的形式进行初始化，但是vivado_hls会一般会初始化了数组结构综合为ROM单元，但是BIST电路本身不允许存在存储单元，因此，采用了C语言中参数传递的思想，将addr_max变量通过参数的形式，传递个主程序，从而被综合成参数，避免综合成ROM结构。BEND端口则是通过移位加一的形式实现各个RAM的测试结束信号，从而节约信号端口的数量，方便实例化。而针对写入和期望的背景数据而言，选取各个RAM中数据位宽最大值作为这两个数据的位宽，省略数组的使用，从而降低资源的消耗。

数组位于顶层模块时，vivado_hls会自动识别数组本身是被读入或写出而将其综合成input端口或者output端口，对于写出数组而言，与指针相类似，vivado_hls会将其综合成output类型的端口。但是，相比于指针而言，数组本身相当于存储结构，具有地址和读写使能控制信号，因此在综合过程中，对于output类型的端口而言，除了自身的数据端口外，还会有相应的we、ce、addr输出信号指向外部的存储单元。但是BIST电路本身就是测试存储器的，因此BIST电路本身不能有任何储备测试存储器以外的存储逻辑。为了解决这个问题，本发明实施例使用vivado_hls提供的数组分割(array_partion)方案进行解决。

数组分割的原理如图5所示。通过数组分割完全分割，数组单元会被打散成独立的寄存器，这些独立的寄存器分别对应相应的RAM对应。其中，分割后的输出端口会默认为ap_none型。

对于本示例而言，不存在读入的端口数组，而addr、we、ce三个均为输出的端口数组，因此，通过对着三个端口进行数组完全分割，从而综合成用于各个RAM独立的地址和读写使能端口。

需要说明的是，多个单口线性RAM的BIST控制器与单个单口线性RAM的BIST控制器的实现方式是相似的，区别在于多个单口线性RAM的情形需要进行数组分割，分割出RAM分别对应的独立端口后，再进一步基于指令脚本确定出冗余端口，因此多个单口线性RAM的BIST控制器优化端口实现方式可以参考单个单口线性RAM的BIST控制器的实现方式，就不在此进行赘述了。

对于BIST电路而言，其本身只应用在芯片设计中，因此对于前端手写的RTL设计而言，需要考虑到后期的门级网表综合的问题，而对于vivado_hls工具而言，其本身设计是建立在FPGA平台上验证，因此需要考虑综合出的代码的可综合性，故而vivado_hls综合出来的RTL代码对于后期的门级网表综合而言具有可行性。

应用本发明实施例，解决了专用EDA工具算法固定，更改困难的问题，此外，解决了手写RTL代码设计BIST控制器繁琐复杂，缩短了设计周期，提高了生产力。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

参照图6，示出了本发明的一种控制器的生成装置实施例的结构框图，预置有高层次综合工具和针对至少有一个随机存储器RAM的指令脚本，具体可以包括如下模块：

代码写入模块301，用于在高层次综合工具中写入控制器的高级编程语言代码；

代码转换模块302，用于通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口。

端口设置模块303，用于根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。

在本发明实施例中，所述装置还可以包括如下模块：

测试模块，用于基于设置有效端口后的控制器对于RAM进行测试。

在本发明实施例中，所述端口还包括冗余端口，所述端口设置模块303可以包括如下子模块：

冗余端口确定子模块，用于基于所述端口移除信息，从所述控制器的端口中确定出冗余端口；

冗余端口移除子模块，用于移除所述控制器的冗余端口，使得所述控制器保留有效端口。

在本发明实施例中，所述端口移除信息包括控制端口移除信息和使能端口移除信息，所述冗余端口包括冗余控制端口和冗余使能端口，所述冗余端口确定子模块可以包括：

冗余控制端口确定单元，用于基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

冗余使能端口确定单元，用于基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

在本发明实施例中，当所述RAM为多个时，所述控制器具有端口数组，所述装置还可以包括：

独立端口分割模块，用于将所述控制器的端口数组，分割为所述多个RAM分别对应的独立端口。

在本发明实施例中，所述冗余使能端口确定单元可以包括：

独立端口筛选子单元，用于从所述控制器的端口筛选所述多个RAM分别对应的独立端口；

第一冗余使能端口确定子单元，用于基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；

其他端口确定子单元，用于基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；

第二冗余使能端口确定子单元，用于基于所述使能端口移除信息，从所述其他端口中确定出第二冗余使能端口；

冗余使能端口确定子单元，用于将所述第一冗余使能端口和第二冗余使能端口确定为冗余使能端口。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

图7是根据一示例性实施例示出的一种用于控制器的生成的电子设备500的结构框图。例如，电子设备500可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。

参照图7，电子设备500可以包括以下一个或多个组件：处理组件502，存储器504，电源组件506，多媒体组件508，音频组件510，输入/输出(I/O)的接口512，传感器组件514，以及通信组件516。

处理组件502通常控制电子设备500的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理元件502可以包括一个或多个处理器520来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件502可以包括一个或多个模块，便于处理组件502和其他组件之间的交互。例如，处理部件502可以包括多媒体模块，以方便多媒体组件508和处理组件502之间的交互。

存储器504被配置为存储各种类型的数据以支持在设备500的操作。这些数据的示例包括用于在电子设备500上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器504可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电力组件504为电子设备500的各种组件提供电力。电力组件504可以包括电源管理系统，一个或多个电源，及其他与为电子设备500生成、管理和分配电力相关联的组件。

多媒体组件508包括在所述电子设备500和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件508包括一个前置摄像头和/或后置摄像头。当电子设备500处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件510被配置为输出和/或输入音频信号。例如，音频组件510包括一个麦克风(MIC)，当电子设备500处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器504或经由通信组件516发送。在一些实施例中，音频组件510还包括一个扬声器，用于输出音频信号。

I/O接口512为处理组件502和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件514包括一个或多个传感器，用于为电子设备500提供各个方面的状态评估。例如，传感器组件514可以检测到设备500的打开/关闭状态，组件的相对定位，例如所述组件为电子设备500的显示器和小键盘，传感器组件514还可以检测电子设备500或电子设备500一个组件的位置改变，用户与电子设备500接触的存在或不存在，电子设备500方位或加速/减速和电子设备500的温度变化。传感器组件514可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件514还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件514还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件516被配置为便于电子设备500和其他设备之间有线或无线方式的通信。电子设备500可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信部件514经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信部件514还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，电子设备500可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器504，上述指令可由电子设备500的处理器520执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

一种非临时性计算机可读存储介质，当所述存储介质中的指令由终端的处理器执行时，使得终端能够执行一种控制器的生成方法，所述方法包括：

在高层次综合工具中写入控制器的高级编程语言代码；

通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口；

根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。

可选地，在所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤之后，还包括：

基于设置有效端口后的控制器对于RAM进行测试。

可选地，所述端口还包括冗余端口，所述指令脚本包括端口移除信息，所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤，包括：

基于所述端口移除信息，从所述控制器的端口中确定出冗余端口；

移除所述控制器的冗余端口。

可选地，所述端口移除信息包括控制端口移除信息和使能端口移除信息，所述冗余端口包括冗余控制端口和冗余使能端口，所述基于所述端口移除信息，从所述寄存器转移层次代码描述的控制器的端口中确定出冗余端口的步骤，包括：

基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

可选地，当所述RAM为多个时，所述控制器具有端口数组，在所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤之前，还包括：

将所述控制器的端口数组，分割为所述多个RAM分别对应的独立端口。

可选地，所述基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口的步骤，包括：

从所述控制器的端口筛选所述多个RAM分别对应的独立端口；

基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；

从所述控制器的端口筛选除所述独立端口之外的其他端口；

基于所述使能端口移除信息，从所述其他端口中确定出第二冗余使能端口；

将所述第一冗余使能端口和第二冗余使能端口确定为冗余使能端口。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种控制器的生成方法、一种控制器的生成装置以及一种存储介质，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种控制器的生成方法，其特征在于，预置有高层次综合工具和针对至少有一个随机存储器RAM的指令脚本，所述方法包括：

在高层次综合工具中写入控制器的高级编程语言代码；

通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码，所述寄存器转移层次代码描述有控制器的端口，所述端口包括有效端口；

根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口；

基于设置有效端口后的控制器对于RAM进行测试；

其中，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码，包括：将全局变量综合为寄存器；将第一使能端口综合为输入端口；将地址端口综合为指针，并将指针综合为输出端口；

其中，所述端口还包括冗余端口，所述指令脚本包括端口移除信息，所述端口移除信息包括使能端口移除信息，所述冗余端口包括冗余使能端口，当所述RAM为多个时，所述冗余使能端口通过如下方式确定：从所述控制器的端口筛选所述多个RAM分别对应的独立端口；基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；从所述控制器的端口筛选除所述独立端口之外的其他端口；基于所述使能端口移除信息，从所述其他端口中确定出第二冗余使能端口；将所述第一冗余使能端口和第二冗余使能端口确定为冗余使能端口；

根据tcl脚本和所述寄存器转移层次代码设置所述控制器的有效端口；其中，所述有效端口包括addr、ce、we、EXPECT_DATA、WRTIE_DATA、BEND。

2.根据权利要求1所述的方法，其特征在于，所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤，包括：

基于所述端口移除信息，从所述控制器的端口中确定出冗余端口；

移除所述控制器的冗余端口，使得所述控制器保留有效端口。

3.根据权利要求2所述的方法，其特征在于，所述端口移除信息包括控制端口移除信息，所述冗余端口包括冗余控制端口，所述基于所述端口移除信息，从所述寄存器转移层次代码描述的控制器的端口中确定出冗余端口的步骤，包括：

基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

4.根据权利要求1所述的方法，其特征在于，当所述RAM为多个时，所述控制器具有端口数组，在所述根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口的步骤之前，还包括：

将所述控制器的端口数组，分割为所述多个RAM分别对应的独立端口。

5.一种控制器的生成装置，其特征在于，包括：

代码写入模块，用于在高层次综合工具中写入控制器的高级编程语言代码；

代码转换模块，用于通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口；

端口设置模块，用于根据指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口；

测试模块，用于基于设置有效端口后的控制器对于RAM进行测试；

其中，代码转换模块，还用于：将全局变量为寄存器；将第一使能端口综合为输入端口；将地址端口综合为指针，并将指针综合为输出端口；

其中，所述端口还包括冗余端口，所述指令脚本包括端口移除信息，所述端口移除信息包括使能端口移除信息，所述冗余端口包括冗余使能端口，当所述RAM为多个时，所述冗余使能端口通过如下方式确定：从所述控制器的端口筛选所述多个RAM分别对应的独立端口；基于所述使能端口移除信息，分别从所述独立端口中确定出第一冗余使能端口；从所述控制器的端口筛选除所述独立端口之外的其他端口；基于所述使能端口移除信息，从所述其他端口中确定出第二冗余使能端口；将所述第一冗余使能端口和第二冗余使能端口确定为冗余使能端口；

所述端口设置模块，用于根据tcl脚本和所述寄存器转移层次代码设置所述控制器的有效端口；其中，所述有效端口包括addr、ce、we、EXPECT_DATA、WRTIE_DATA、BEND。

6.根据权利要求5所述的装置，其特征在于，所述端口设置模块包括：

冗余端口确定子模块，用于基于所述端口移除信息，从所述控制器的端口中确定出冗余端口；

冗余端口移除子模块，用于移除所述控制器的冗余端口，使得所述控制器保留有效端口。

7.根据权利要求6所述的装置，其特征在于，所述冗余端口包括冗余控制端口，所述端口移除信息包括控制端口移除信息，所述冗余端口确定子模块包括：

冗余控制端口确定单元，用于基于所述控制端口移除信息，从所述控制器的端口中确定出冗余控制端口；

冗余使能端口确定单元，用于基于所述使能端口移除信息，从所述控制器的端口中确定出冗余使能端口。

8.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如方法权利要求1-4中一个或多个所述的控制器的生成方法。

Images