CN109560818B - 用于ldpc码的改进的最小和解码 - Google Patents

用于ldpc码的改进的最小和解码 Download PDF

Info

Publication number
CN109560818B
CN109560818B CN201810589526.6A CN201810589526A CN109560818B CN 109560818 B CN109560818 B CN 109560818B CN 201810589526 A CN201810589526 A CN 201810589526A CN 109560818 B CN109560818 B CN 109560818B
Authority
CN
China
Prior art keywords
value
ldpc
minimum value
node
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810589526.6A
Other languages
English (en)
Other versions
CN109560818A (zh
Inventor
哈曼·巴蒂亚
内维·库马尔
亚伯希伦伯拉哈卡
熊晨荣
张帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109560818A publication Critical patent/CN109560818A/zh
Application granted granted Critical
Publication of CN109560818B publication Critical patent/CN109560818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明描述了用于执行作为低密度奇偶校验(LDPC)码的迭代解码的一部分的校验节点更新(CNU)的技术。CNU使用最小和解码方法，其监视来自连接到校验节点的两个变量节点的消息中接收到的两个值是否相等，并且是否是校验节点从与其连接的其它变量节点接收的值之中的最小值。在检测到这种事件时，通过将最小值减小调整值来对最小值进行调整以生成调整后的最小值。该调整后的最小值近似于和积算法(SPA)解码方法会生成的最小值。调整后的最小值包括在从校验节点发送到变量节点的响应消息中。基于该调整后的最小值对与该变量节点相对应的位进行解码。

Description

用于LDPC码的改进的最小和解码
相关申请的交叉引用
本申请要求于2017年9月25日提交的申请号为62/562,901，名称为“用于LDPC码的最小和解码”的临时申请的优先权，该临时申请被转让给本申请的受让人，并且该临时申请的全部内容通过引用而明确地并入本文。
技术领域
数据完整性是任何数据存储装置和数据传输的重要特征。为包括NAND闪速存储器装置的各种类型的数据存储装置推荐使用强大的错误校正码(ECC)。ECC也经常用于数据传输进程中。
背景技术
错误校正码(ECC)是指将冗余数据或奇偶校验数据添加到消息的代码，使得即使在传输进程期间或存储期间引入多个错误时，接收器也能够恢复该消息。通常，ECC能够校正多达正被使用的代码的容量的错误。
低密度奇偶校验(LDPC)码是ECC的示例。通常，LDPC解码器使用迭代解码进程来对信息位进行解码。迭代解码消耗时间并且承担(levy)处理负担。在迭代和积算法(SPA)情况下的LDPC码显示出色的错误校正性能(例如，位错误率、代码失败率等)。然而，SPA的实施成本(例如，电路面积、功耗、处理周期、等待时间等)可能令人望而却步。对于低成本实施，使用迭代最小和(MS)解码器对LDPC码进行解码。虽然MS解码器具有较低的实施成本(例如，电路面积、功耗、处理周期、等待时间等)，但与SPA相比，其导致性能退化(例如，位错误率、代码失败率等)。
发明内容
本发明描述了用于改进与最小和解码有关的LDPC解码的性能(例如，位错误率、代码失败率等)，同时降低与和积算法(SPA)解码有关的实施成本(例如，电路面积、功耗、处理周期、等待时间等)的技术。更具体地，描述了用于在降低实施成本的同时提高性能的系统和方法。在示例中，系统执行涉及基于MS的解码方法并在LDPC解码器上实施的低密度奇偶校验(LDPC)方法。LDPC方法包括LDPC解码器的校验节点从LDPC解码器的第一变量节点接收第一值，其中第一值表示LDPC码字的第一位的位值的可靠性。第一变量节点对应于第一位，并且被连接到校验节点。该方法还包括由校验节点确定第一值等于由校验节点针对LDPC解码器的第二变量节点存储的最小值。第二变量节点对应于LDPC码字的第二位，并且连接到校验节点。该方法还包括：由校验节点响应于确定第一值等于最小值而通过根据调整值至少更新最小值来生成调整后的最小值。该方法还包括由校验节点向LDPC解码器的第三变量节点发送调整后的最小值。第三变量节点对应于LDPC码字的第三位，并且连接到校验节点。第三位基于调整后的最小值进行解码。
在示例中，LDPC解码器为软输入解码器。调整值从0.6至0.9的范围内进行选择。例如，将调整值设置为0.75。在另一示例中，LDPC解码器为硬输入解码器。将调整值设置为整数。例如，将整数设置为一。在又一示例中，LDPC解码器使用迭代LDPC解码。调整值基于迭代LDPC解码的迭代次数而改变。例如，调整值随着迭代次数的增加而增加。
附图说明
通过参考以下附图可理解各个实施例的本质和优点。在附图中，相似的部件或特征可具有相同的参考标记。进一步地，可通过在参考标记后面加上短划线和区分相似部件的第二标记来区分相同类型的各个部件。如果在说明书中仅使用了第一参考标记，则不管第二参考标记如何，描述适于具有相同第一参考标记的任何一个相似部件。
图1示出了根据本公开的特定实施例的错误校正系统的示例性高级框图。
图2A和图2B示出了根据本公开的特定实施例的示例性奇偶校验矩阵和表示奇偶校验矩阵的示例图。
图3示出了现有技术中可用的最小和(MS)与和积算法(SPA)解码中的示例性校验节点更新(CNU)。
图4示出了根据本公开的特定实施例的修改的最小和(MS)解码中的示例性校验节点更新(CNU)。
图5示出了根据本公开的特定实施例的用于使用修改的最小和(MS)解码作为用于对LDPC码字进行解码的校验节点更新(CNU)的一部分的示例性流程。
图6示出了根据本公开的特定实施例的基于对使用最小和解码的校验节点更新和使用和积算法解码的校验节点更新进行模拟，来定义调整值的示例性流程600。
图7示出了根据本公开的特定实施例的使用最小和解码与和积算法(SPA)解码的示例性校验节点更新的模拟。
图8示出了根据本公开的特定实施例的使用典型最小和解码的CNU与使用修改的最小和解码的CNU之间的性能比较的示例。
图9描述了根据本公开的特定实施例的可使用的系统的一个可能的实施。
具体实施方式
本公开的实施例涉及改进与最小和(MS)解码有关的LDPC解码的性能(例如，位错误率、代码失败率等)，同时描述了降低与和积算法(SPA)解码有关的实施成本(例如，电路面积、功耗、处理周期、等待时间等)。换言之，鉴于现有方案实施MS解码或SPA解码时在性能和实施成本之间进行折衷，本文的实施例避免了这种折衷。相反地，两种解码方法中最好的方法成为可能：以低成本实施改进性能。这转换成LDPC解码系统，其在实现类似于SPA解码器的位错误率和代码失败率的同时，具有类似于MS解码器的较小的电路面积、较低的功耗、更少的处理周期、较短的等待时间等。
在示例中，LDPC解码系统实施修改的MS解码方法。特别地，典型的MS解码被用作迭代LDPC解码的一部分。然而，当校验节点检测到从两个变量节点传递的两个传入值相等并且是从其它连接节点传递的值之中的最小值时，校验节点对其发送给这些其它连接节点的值进行调整。这些值表示码字中位的位值的可靠性(例如，根据符号，值越高，位为“0”或“1”的可能性更大)。例如，这些值对应于位对数似然比(LLR)的大小。校验节点通过调整值来调整该最小值以生成调整后的最小值并将该调整后的最小值发送出去，而非发送最小值。例如，最小值减少“0.75”或其它调整值。然后基于该调整后的最小值进行解码。
使用修改的MS解码方法(例如，调整后的最小值而非最小值)具有许多技术优点。具体而言，MS解码倾向于高估节点之间交换的值，这使与SPA解码有关的性能降低。在校验节点接收两个相等且最小的值的情况下，对MS解码的过高估计相对于SPA解码是最大的。因此，通过调整检测到事件时的最小值，可以减少或甚至消除这种较大的过高估计，以接近SPA解码的性能。在示例中，调整值将(MS解码被高估的)最小值减小到SPA解码可能会计算的可能的最小值。因此，MS解码的性能得到显着提高，并且变得类似于SPA解码的性能，而不会对SPA解码的实施成本产生影响。
出于说明的目的，并且返回参考调整值“0.75”的示例，对软输出迭代LDPC解码的模拟表示当检测到上述事件时，MS解码性能与SPA解码性能之间出现最大差距。图7示出了这种模拟和差距的示例。调整值“0.75”对应于差距的最大大小。因此，MS解码被高估的最小值减小“0.75”以变得等于SPA解码被更准确估计的最小值。此后，在解码中使用这一更精确的调整后的最小值，从而提高MS解码的性能。在下面的附图中进一步说明修改的MS解码方法的这些和其它特征。
图1示出了根据本公开的特定实施例的错误校正系统100的示例性高级框图。在示例中，描述关于数据存储的LDPC码。然而，本公开的实施例不限于此。相反，实施例同样适于包括例如数据传输的LDPC码的其它用途。
LDPC码是通过由0和1组成的稀疏奇偶校验矩阵H定义的线性块码。本文使用的术语“稀疏矩阵”指其中每列和每行中的非零值的数量远小于其维度的矩阵。本文使用的术语“列权重”指在奇偶校验矩阵H的特定列中的非零值的数量。本文使用的术语“行权重”指在奇偶校验矩阵H的特定行中的非零值的数量。通常，如果对应于LDPC码的奇偶校验矩阵中所有列的列权重相似，则该码被称为“规则”LDPC码。另一方面，如果至少一个列权重与其它列权重不同，则LDPC码被称为“不规则”LDPC码。通常，不规则LDPC码比规则LDPC码提供更好的错误校正能力。
还根据LDPC码的构建方式来描述LDPC码。随机计算机搜索结构或代数结构是可能的。随机计算机搜索结构描述具有通过基于随机计算机程序设计的奇偶校验矩阵的LDPC码。代数结构意味着奇偶校验矩阵已经基于组合方法构建。准循环LDPC(QC-LDPC)码属于后一种构建方法。QC-LDPC码的一个优势在于其在编码过程方面实施起来相对简单。QC-LDPC码的主要特征在于奇偶校验矩阵由循环子矩阵组成，其可以基于单位矩阵或更小的随机矩阵。置换向量也可以用来创建循环子矩阵。
如图所示，LDPC编码器110接收包括期望被存储在存储系统120中的数据的信息位。经LDPC编码的数据通过LDPC编码器110被输出并写入到存储系统120。
在各个实施例中，存储系统120可包括各种存储类型或介质，诸如(例如，磁性)磁盘驱动储存器、闪存等。在一些实施例中，这些技术被用在收发器中，并且数据通过有线和/或无线信道发送和接收，而非写入存储器或从存储器读取。在这种情况下，在码字的传输期间可能引入所接收到的码字中的错误。
当所存储的数据被请求或以其它方式期望时(例如，通过存储数据的应用或用户)，检测器130从存储系统120接收数据。接收到的数据可能包括一些噪声或错误。检测器130对接收到的数据执行检测，并输出判决和/或可靠性信息。例如，软输出检测器对每一个所检测的位输出可靠性信息和判决。另一方面，硬输出检测器输出关于每一个位的判决而不提供对应的可靠性信息。作为示例，硬输出检测器可输出特定位为“1”或“0”的判决，而不指示检测器对该判决的确信程度或确定程度。相反，软输出检测器输出判决和关于该判决的可靠性信息。通常，可靠性值指示检测器对给出的判决的确定程度。在一个示例中，软输出检测器输出对数似然比(LLR)，其中符号指示判决(例如，正值对应于“1”判决，负值对应于“0”判决)，并且大小(magnitude)指示检测器对该决定的确信程度或确定程度(例如，较大的大小指示较高可靠性或确定性)。
判决和/或可靠性信息被传递到使用判决和可靠性信息来执行LDPC解码的LDPC解码器140。软输入解码器利用判决和可靠性信息两者来对码字进行解码。硬解码器仅利用解码器中的判决值来对码字进行解码。由LDPC解码器140生成的经解码的位被传递给适当的实体(例如，请求它的用户或应用)。通过适当的编码和解码，信息位与经解码的位匹配。
在各个实施例中，可使用包括如下的各种技术来实施所示出的系统：专用集成电路(ASIC)、现场可编程门阵列(FPGA)和/或通用处理器(例如，先进的RISC机器(ARM)内核)。
LDPC码通常由二分图表示。一组节点中，变量节点或位节点对应于码字的元素，而例如校验节点的另一组节点对应于码字所满足的奇偶校验约束。通常随机选择边缘连接。如果在图中避免了较短长度的循环，则LDPC码的错误校正能力被提高。在(r，c)规则码中，n个变量节点(V1、V2、……、Vn)中的每一个具有到r个校验节点的连接，并且m个校验节点(C1、C2、……、Cm)中的每一个具有到c个位节点的连接。在不规则LDPC码中，校验节点度不一致。类似的，变量节点度也不一致。在QC-LDPC码中，奇偶校验矩阵H被构建成p×p矩阵的块，使得块中的位仅参与块中的一个校验方程，并且块中的每一个校验方程仅涉及来自该块的一个位。在QC-LDPC码中，码字循环移位p导致另一个码字。此处p为方阵的大小，该方阵为零矩阵或循环矩阵。这是对循环码的概括，其中码字循环移位1结果是另一个码字。p×p矩阵的块可以是零矩阵或循环地进行移位的大小为p×p的单位矩阵。
根据本公开的特定实施例，图2A示出了示例性奇偶校验矩阵H 200，图2B示出了与奇偶校验矩阵200对应的示例性二分图。在该示例中，奇偶校验矩阵200具有六个列向量和四个行向量。网络202示出了对应于奇偶校验矩阵200的网络并表示二分图。包括例如Tanner图的各种类型的二分图是可能的。
通常，网络202中的变量节点对应于奇偶校验矩阵200中的列向量。网络202中的校验节点对应于奇偶校验矩阵200的行向量。节点之间的互连由奇偶校验矩阵200的值确定。具体地，“1”指示对应的校验节点和变量节点具有连接。“0”指示没有连接。例如，奇偶校验矩阵200中最左边的列向量和自顶部开始第二行向量中的“1”对应于变量节点204与校验节点210之间的连接。
消息传递算法通常用于对LDPC码进行解码。现有技术中存在消息传递算法的多种变化，诸如最小和(MS)算法、和积算法(SPA)等。如图2B所示，消息传递使用变量节点和校验节点的网络。如图2A所示，变量节点和校验节点之间的连接通过奇偶校验矩阵200的值进行描述并对应于该值。
可执行硬判决消息传递算法。在第一步骤中，变量节点的每一个将消息发送到一个或多个与其连接的校验节点。在这种情况下，消息是每一个变量节点认为是其正确值的值。
在第二步骤中，每一个校验节点使用其先前从变量节点接收到的信息来计算待发送到与其连接的变量节点的响应。这一步骤可被称为校验节点更新(CNU)。响应消息对应于校验节点基于从连接到该校验节点的其它变量节点接收到的信息而认为变量节点应该具有的值。该响应使用奇偶校验方程来计算，该方程使连接到特定校验节点的所有变量节点的值的总和为零(模2)。
此时，如果在所有校验节点处满足所有方程，则解码算法声明找到了正确的码字并终止。如果未找到正确的码字，则利用来自变量节点的另一更新使用它们从校验节点接收到的消息继续进行迭代，以通过多数原则来判决在其位置处的位是否应该为0或1。然后，变量节点将该硬判决消息发送给与其连接的校验节点。继续迭代直到找到正确的码字，根据码字的(例如，解码码字的)校验子来执行一定数量的迭代，或者在没有找到正确的码字的情况下执行最大数量的迭代。应该注意的是，软判决解码器进行类似的操作，但是在校验节点和变量节点中传递的每一个消息还包括每一个位的可靠性。
可执行示例性消息传递算法。在该示例中，L(qij)表示由变量节点vi发送到校验节点cj的消息；L(rji)表示由校验节点cj发送到变量节点vi的消息；并且L(ci)表示每一个变量节点vi的初始LLR值。对每一个L(qij)的变量节点处理可以通过以下步骤完成：
(1)从存储器中读取L(ci)和L(rji)。
(2)计算
Figure GDA0003705951930000081
(3)计算每一个L(Qi-sum)–L(rij)。
(4)输出L(Qi-sum)并回写到存储器。
(5)如果这不是存储器的最后一列，则转到步骤1并将i递增1。
(6)计算奇偶校验和(例如，校验子)，如果它们都等于零，迭代的次数达到阈值并且奇偶校验和大于另一阈值，或者迭代的次数等于最大极限，则停止；否则，执行校验节点处理。
针对每一个L(rji)的校验节点处理可以执行如下：
(1)从存储器中读取一行qij。
(2)按如下计算L(Rj-sum)：
Figure GDA0003705951930000091
αij＝sign(L(qij)),βij＝|L(qij)|,
Figure GDA0003705951930000092
(3)针对校验节点计算各自的
Figure GDA0003705951930000093
(4)将L(rji)回写到存储器。
(5)如果这不是存储器的最后一行，则转到第一步骤并将j递增1。
图3示出了现有技术中可用的最小和(MS)与和积算法(SPA)解码中的示例性校验节点更新(CNU)。示例示出了在软判决解码器的情况下的CNU。如上所述，类似的CNU可用于硬判决解码器。
如图所示，图3示出了图2B的校验节点(由元素310示出)和变量节点(由元素320示出)的子集。校验节点C0与三个变量节点V0、V2和V5连接，其中这些连接取决于奇偶校验矩阵。校验节点C0从连接到其的变量节点接收消息322。在图3的说明中，校验节点C0分别从变量节点V0、V2和V5接收消息M0、M2和M5。当然，消息的数量和来源取决于变量节点和校验节点之间的连接。
通常，校验节点Ci从与其连接的k个变量节点V接收k个消息M。每一消息包括符号和值(例如，来自变量节点Vj的Mj＝{符号，值})。Mj的值表示对应于变量节点Vj的位“j”的位值的可靠性。符号对应于值的符号。例如，值的符号提供与位相关的LLR。因此，消息Mj＝{-，5}表示位“j”的LLR为“-5”。换言之，消息中的值为LLR的大小，消息中的符号为LLR的符号。对于每一个码字位，LLR表示对零“0”或一“1”的置信度。对于给定的码字位，正LLR值可以表示对于该位“0”具有更高的置信度，负LLR值可以表示对于该位“1”具有更高的置信度，并且LLR值为零可以表示对于该位“0”或“1”具有相等可能性。
返回参照图3，校验节点C0至少通过执行CNU 330来响应消息M0、M2和M5。执行CNU只使用MS算法或SPA算法两者中的一种。在任一情况下，校验节点C0分别将响应消息R0、R2和R5发送回到变量节点V0、V2和V5。图3使用元素312来共同地指代响应消息R0、R2和R5。与传入消息M类似，传出响应消息包括符号和值(例如，到变量节点Vj的Rj＝{符号，值})。Rj的值表示对应于变量节点Vj的位“j”的位值的可靠性。该符号对应于该值的符号。
为了响应例如来自变量节点V5的消息M5，校验节点C0使用来自与其连接的其它变量节点(例如，M0、M2)的消息来执行CNU。基于至少对来自消息M0和M2的符号应用XOR操作来设置响应消息R5中的符号。通过对来自消息M0和M2的值应用如下函数来计算响应消息R5中的值：如果使用MS算法，则应用最小和函数
Figure GDA0003705951930000101
或者如果使用SPA算法，则应用SPA函数
Figure GDA0003705951930000102
针对SPA算法，针对响应消息R5使用的SPA函数
Figure GDA0003705951930000103
是
Figure GDA0003705951930000104
该函数在硬件中实施较为复杂，因此相对于最小和函数
Figure GDA0003705951930000105
的硬件实施而言，其需要更大的电路面积并消耗更多的电力。如果以软件在通用处理器上实施，则相对于最小和函数
Figure GDA0003705951930000106
在通用处理器上的软件实施而言，SPA函数
Figure GDA0003705951930000107
使用更多的处理周期并具有更多的等待时间。
针对MS算法，针对响应消息R5使用的MS函数
Figure GDA0003705951930000108
在通用计算机上以硬件或软件实施要简单得多。总体策略是校验节点C0不能比最低置信度的变量节点具有更高的置信度值。因此，校验节点通过发送其从其它变量节点V0和V2接收到的最小的值来对消息M5作出响应。特别地，校验节点C0在LDPC解码器可访问的存储空间中存储来自与其连接的变量节点的消息中接收到的最小的两个值以及这两个变量节点的索引(index)。当针对变量节点V5执行CNU时，校验节点C0将消息M5中的值与存储在存储空间中的其它两个最小值进行比较。如果消息M5中的值大于这两个值，则校验节点C0在响应消息R5中将两个最小的值中的最小值返回给变量节点V5。如果消息M5中的值大于两个最小的值中的一个但小于另一个，则校验节点C0仍在响应消息R5中将两个最小的值中的最小值返回给变量节点V5，并且利用消息M5中的值和变量节点V5的索引替换存储空间中第二最小的值及其索引。如果消息M5中的值小于两个最小的值，则校验节点C0仍在响应消息R5中将两个最小的值中的最小值返回给变量节点V5。然后，去除两个最小的值中的最大值，先前最小的最小值成为第二最小的值，消息M5中的值成为新的最小的最小值。索引也在存储空间中进行更新。
此处也一般地，从与其连接的k个变量节点V接收k个消息M的校验节点Ci向k个变量节点响应回k个响应消息R，其中每一个响应消息对应于这些变量节点中的一个。校验节点Ci执行CNU以响应来自变量节点Vj的消息Mj。该CNU涉及确定位“j”的符号和可靠性值，然后符号和可靠值将被包括在响应Rj中。通过至少对来自与校验节点Ci连接的其它变量节点的其它接收到消息Mh≠j中的符号应用XOR运算来确定符号。通过将SPA函数
Figure GDA0003705951930000111
的MS函数
Figure GDA0003705951930000112
应用于其它接收到的消息Mh≠j(例如，Rj:
Figure GDA0003705951930000113
或
Figure GDA0003705951930000114
)中的值来确定该值。
针对SPA算法，用于响应消息Rj的SPA函数
Figure GDA0003705951930000115
被表示为
Figure GDA0003705951930000116
其中“h”进行变化以对应于除校验节点正响应的变量Vj以外的、与校验节点Ci连接的变量节点Vh。相比之下，用于响应消息Rj的MS函数
Figure GDA0003705951930000117
将从存储空间中可获得的并基于其它接收到的消息Mh≠j中的值确定的最小值返回给变量节点Vj。可以看出，对于以硬件或软件在通用计算机上实施和执行，返回从存储空间中可获得的最小值比SPA函数
Figure GDA0003705951930000118
更容易。
为了说明MS解码的使用，考虑分别包括值“1”、“4”和“3”的消息M0、M2和M5的示例。为了清楚起见，假设另一变量节点V7连接到校验节点C0。来自M0和M5的两个最小的值为1和2。校验节点C0将这两个值存储为“min1＝1”和“min2＝3”并且存储相应的索引(例如，对于变量节点V0，“Idx1＝0”，对于变量节点V5，“Idx2＝5”)。当从变量节点V7接收到包括值“10”的消息M7时，校验节点C0确定最小值为“min1＝1”，并且在响应消息R7中将该最小值返回给变量节点V7。因为消息M7中的值“10”大于两个最小的值“min1”和“min2”，所以不需对这些存储的值或存储的索引进行另外的更新。
为了说明的目的，本文接下来提供使用MS算法的CNU的示例性伪代码：
Figure GDA0003705951930000121
Figure GDA0003705951930000131
图4示出了根据本公开的特定实施例的修改的最小和(MS)解码中的示例性校验节点更新(CNU)。示例示出了在软判决解码器的情况下的CNU。类似的CNU可用于如上所述的硬判决解码器。
如图所示，图4示出了图2B的校验节点(由元素410示出)和变量节点(由元素420示出)的子集。与图3一样，校验节点C0与三个变量节点V0、V2和V5连接，其中这些连接取决于奇偶校验矩阵。校验节点C0从与其连接的变量节点接收消息422。同样如图3所示，校验节点C0分别从变量节点V0、V2和V5接收消息M0、M2和M5，并且利用响应消息R0、R2和R5对这些消息中的每一个作出响应(与元素412共同示出)。当然，消息的数量和来源取决于变量节点和校验节点之间的连接。
为了响应来自与其连接的变量节点的消息，校验节点Ci通过使用来自与其连接的其余变量节点的消息来执行CNU 430。对响应消息中的符号的CNU操作与上文所述类似。相比之下，对响应消息中的值的CNU操作存在变化。
在示例中，对于在两个存储的最小的值彼此不同(例如，“min1≠min2”)时的所有事件，CNU 430使用如上所述的MS函数
Figure GDA0003705951930000141
然而，在检测到两个最小的值相等并因此两者都是最小值(例如，“min1＝min2”)的事件时，CNU 430使用修改的MS函数来近似SPA函数将输出的最小值。
特别地，校验节点Ci通过利用调整值来调整最小值(例如，“min1”或“min2”)而生成调整后的最小值(例如，“调整后的最小值＝min1-调整值”)，并在响应消息中返回调整后的最小值，而非返回最小值。
出于说明的目的，考虑当消息M0和M2中的值相等并且是最小值(例如，“min1＝min2＝1”)时的示例。在那种情况下，校验节点C0可能会将这两个值和对应变量节点的索引存储在存储空间中(例如，“Idx1＝0和Idx2＝2”)。当从变量节点V5接收消息M5时，校验节点C0从消息M0和M2返回调整后的最小值而非最小值。为了清楚起见，考虑“0.75”作为调整值的示例。因此，调整后的最小值为“min1-0.75＝1-0.25＝0.25”。响应消息R5包括该值“0.25”而非“min1”。
继续该示例，如果消息M5中的值大于最小值(例如，M5中的值比min1＝min2大)，则不需要进行另外的更新。然而，如果该值小于先前存储的最小值(例如，M5中的值比min1＝min2小)，则消息M5中的值成为新的最小的值，并且先前存储的最小值成为第二最小的值。变量节点V5的索引替换在存储空间中针对最小值存储的两个索引中的一个(例如，“Idx1＝5”和“Idx2＝0或2”)。
下面的伪代码示出了对“getMsgCtoV”操作进行改变，以在软件中实现修改的MS解码：
Figure GDA0003705951930000151
可以基于各种参数来定义调整值，使得调整后的最小值与SPA解码会根据CNU计算出的值相同或相似。一个参数涉及解码器的类型。如果使用软输入解码器，则调整值从一定范围的值中选择，并且可以是十进制值。如在下一附图中进一步示出的，该范围可以基于对使用MS解码的CNU和使用SPA解码(具有软解码)的CNU的模拟来定义。在示例中，值的范围处于0.6和0.9之间。在特定的示例中，将调整值设置为0.75。如果使用硬输入解码器，则调整值从一定范围的整数中选择，并且可以仅为整数。该范围也可以基于模拟，但利用硬解码来限定。在示例中，整数的范围处于一至五之间。在特定4的示例中，将调整值设置为一。
另一参数涉及迭代LDPC解码中的迭代次数。在示例中，定义规则并将其存储在存储空间中。该规则指定调整值随着迭代次数的增加而增大。例如，调整值从0.6开始，并且当迭代次数达到二十时，该调整值逐渐增加到0.9。当然，使用该参数假设调整值是动态的。尽管如此，调整值可以是静态的(例如，设置为0.75，并且不随迭代次数而改变)或者是混合的(例如，设置为0.75并且不改变，但直到迭代次数超过阈值次数时才被使用，诸如五次迭代)。
图5示出了根据本公开的特定实施例的使用修改的最小和(MS)解码作为用于对LDPC码字进行解码的校验节点更新(CNU)的一部分的示例性流程500。LDPC解码系统被描述为执行示例性流程500的操作。特别地，该系统可以被实施为包括解码器的错误校正系统，诸如图1的错误校正系统100，的一部分。LDPC解码系统可具有特定的硬件配置以执行错误校正系统的一些操作，包括解码器(例如，诸如图1的LDPC解码器140的迭代解码器)的操作。可选地或额外地，LDPC解码系统可包括配置有特定指令的通用硬件。在示例中，系统包括一个或多个处理器以及一个或多个存储器。存储器存储计算机可读指令以实现针对LDPC解码系统的功能。指令在由系统的处理器执行时导致系统执行功能性。存储在存储器中的指令与下层处理器结合在一起表示用于执行功能性的装置。虽然以特定的顺序示出操作，但是操作的其它布置是可能的，并且可以跳过一些操作，这对于本领域技术人员来说是显而易见的。为了解释清楚，示例性流程500使用与三个变量节点连接的校验节点来示出。然而，示例性流程500类似地应用于较大且不同数量的校验节点和变量节点。
如图所示，示例性流程500在操作502处开始，其中LDPC解码系统接收LDPC码字。例如，LDPC解码系统访问存储在存储空间中的LDPC码字。LDPC解码系统包括以专用硬件实施或以软件在通用硬件上实施的LDPC解码器。LDPC解码器使用变量节点和校验节点来对LDPC码字进行解码。解码是迭代的，并依赖于变量节点和校验节点之间的消息传递。响应于从变量节点接收到的消息，校验节点执行依赖于修改的最小和函数的CNU操作。
在操作504中，LDP C解码器的校验节点从LDPC解码器的第一变量节点接收第一值，第一值表示LDPC码字的第一位的位值的可靠性。例如，对应于第一位的第一变量节点连接到校验节点。作为迭代解码及其消息传递的一部分，校验节点从第一变量接收第一消息。第一消息包括第一位的第一符号和第一值。第一符号和第一值表示第一位的LLR。换言之，第一值是LLR的大小。该位值表示该位为“0”或“1”。
在操作506中，校验节点确定第一值等于校验节点针对LDPC解码器的第二变量节点存储的最小值。例如，第二变量节点对应于LDPC码字的第二位，并且被连接到校验节点。该第二值先前基于校验节点从第二变量节点接收到的第二消息进行存储，并且当时与校验节点在其它消息中接收到的值进行比较并被确定为最小的值。第二消息还可以包括第二位的第二符号。第二值从LDPC解码器可访问的存储空间中可获得。该存储空间还存储第二变量节点的索引。
在操作508中，校验节点响应于确定第一值等于最小值而通过根据调整值至少更新最小值来生成调整后的最小值。在示例中，只有当值等于最小值时才执行该操作。如果两个值不相等，则典型的MS解码在不使用调整值的情况下用于CNU。
调整值可以是静态的，也可以是动态的。如果是动态的，则可以基于LDPC解码迭代的次数来设置调整值。不管怎样，都可以从存储空间获得调整值(例如，如果是静态的，则作为一个值，或者如果是动态的，则作为将特定值与迭代次数相关联的表)。通过从最小值减去调整值来对最小值进行调整。
在操作510中，校验节点向LDPC解码器的第三变量节点发送调整后的最小值。例如，第三变量节点对应于LDPC码字的第三位，并且连接到校验节点。响应于从第三变量节点接收第三消息，可以在响应消息中将调整后的最小值发送给第三变量节点。该第三消息可包括第三位的第三符号和表示第三位的可靠性的第三值。调整后的最小值可在接收该第三消息之前生成，或者可响应于接收到第三消息而生成。
在操作512中，LDPC解码系统对LDPC码字进行解码。例如，LDPC解码器使用由第三变量节点接收的调整后的最小值来对第三位进行解码。该解码还可以使用第三位的符号，其中该符号由第三变量在来自校验节点的响应消息中被接收。类似地，每一个位(例如，LDPC码字的第一位和第二位)根据对应变量节点在来自校验节点的各个响应消息中接收的值和符号来进行解码。解码可以是迭代的，其中变量节点和校验节点之间的消息在多次迭代中交换，直到LDPC码字解码成功或达到解码迭代的最大次数。
为了进一步说明对第一位和第二位的解码，示例性流程500另外的操作(图5中未示出)包括由校验节点将未经调整的最小值发送给第一变量节点和第二变量节点。最小值而非调整后的最小值被用于对第一位和第二位进行解码。
图6示出了根据本公开的特定实施例的用于基于对使用最小和解码的校验节点更新和使用和积算法解码的校验节点更新进行模拟来定义调整值的示例性流程600。系统被描述为执行示例性流程600的特定操作。特别地，该系统可以被实施为用于设计错误校正系统的测试或设计平台的一部分。该系统可具有特定的硬件配置以执行示例性流程600的一些操作。可选地或另外地，系统可包括配置有特定指令的通用硬件。在示例中，系统包括一个或多个处理器以及一个或多个存储器。存储器存储计算机可读指令以实现针对LDPC解码系统的功能。指令在被系统的处理器执行时导致系统执行功能性。存储在存储器中的指令与下层处理器结合在一起表示用于执行功能性的装置。虽然以特定的顺序示出操作，但是操作的其它布置是可能的，并且可以跳过一些操作，这对于本领域技术人员来说是显而易见的。
如图所示，示例性流程600从操作602开始，在操作602中系统改变第一最小值同时保持第二最小值。例如，第一最小值和第二最小值表示位值的可靠性。特别地，这些值中的每一个都可以是从变量节点发送到校验节点的消息中的值。通过与由校验节点接收的其它值进行比较，可以确定第一值和第二值是校验节点接收的两个最小值。这样，这两个值表示校验节点针对使用MS解码执行CNU会存储的值“min1”和“min2”。第二最小值可以被设置为常数(例如，八)，而第一最小值可以在包括该常数的范围内(例如，零至十五)变化。
在操作604中，当改变第一最小值并保持第二最小值时，系统测量第一CNU的第一输出和第二CNU的第二输出。例如，第一CNU使用MS解码。第二CNU使用SPA解码。对于给定第一最小值和恒定第二最小值，第一输出是来自于执行第一CNU的校验节点的响应消息中包括的值。类似地，对于相同的给定第一最小值和恒定第二最小值，第二输出是来自于执行第二CNU的校验节点的响应消息中包括的值。换言之，第一输出表示在使用MS解码时校验节点将作出响应的值，第二输出表示在使用SPA解码时校验节点将作出响应的值。两个输出之间的差表示由于针对CNU使用MS解码而导致的过高估计。
在操作606中，系统生成示出作为可变第一最小值的函数的测量值的曲线。例如，曲线图轴对应于第一最小值，而曲线图的纵轴对应于第一输出和第二输出。图7进一步示出了这种曲线图的示例。这样，CNU输出被绘制为第一最小值的函数。
在操作608中，系统基于测量值确定第一输出和第二输出之间的差距。例如，差距是第一输出(对应于MS解码)与第二输出(对应于SPA解码)之间的差。如图7所示，可以将差绘制为第一最小值的函数。
在操作610中，系统基于差距设置调整值。例如，将调整值设置为差距的最大大小或者从差距中导出范围(例如，诸如在差距的峰值附近加/减百分之二十)。
图7示出了根据本公开的特定实施例的使用最小和解码与和积算法(SPA)解码的示例性校验节点更新的模拟。示出了四个曲线图。顶部的两个曲线图示出了通过在零与十五之间改变第一最小值702并保持第二最小值704恒定来模拟CNU输出。左上角的曲线图将此常数设置为8，同时右上角的曲线图将此常数设置为12。
在这两个顶部的曲线图中，第一输出针对第一最小值绘制，并且对应于使用MS解码的CNU。该绘图使用曲线710示出。类似地，第二输出针对第一最小值绘制，并且对应于使用SPA解码的CNU。该绘图使用曲线720示出。
底部的两个曲线图对应于顶部的两个曲线图，并且示出两个输出之间的差。特别地，当第二最小值704被设置为八时，左下角的曲线图将第一输出与第二输出之间的差绘制为第一最小值702的函数。相比之下，当第二最小值704被设置为十二时，右下角的曲线图将第一输出与第二输出之间的差绘制为第一最小值702的函数。底部曲线图中的曲线720表示差。曲线720的峰值722表示两个输出之间的差距或差的最大大小。
如四个曲线图所示，无论第一最小值和第二最小值的实际大小如何，当这两个最小值相同时(例如，当第一最小值＝第二最小值＝8(左侧曲线图)和12(右侧曲线图))两个输出之间出现最大差距。如底部曲线图所示，该最大差距大约为“0.75”。因此，可以将调整值设置为“0.75”，并且在校验节点确定从变量节点接收到的消息中的两个最小值相等时使用。以这种方式，MS解码生成的最小值减小“0.75”以近似SPA解码可能会生成的最小值(例如，通过最小化或闭合两个输出之间的差距)。
图8示出了根据本公开的特定实施例的使用典型最小和解码的CNU与使用修改的最小和解码的CNU之间的性能比较的示例。横轴对应于码字中的错误的数量。纵轴对应于代码失败率。曲线810示出了使用典型的MS解码的CNU的性能(例如，根据作为错误数量函数的代码失败率)。曲线820示出了使用修改的MS解码的CNU的性能。如图所示，使用修改的MS解码的CNU的性能相当出众(例如，对于所有数量的错误，具有较低的代码失败率)。
图9描述了根据本公开的特定实施例的可使用的系统的一个可能的实施。图9仅仅是对本公开的实施例的说明，并不限制如所附权利要求所述的本公开的范围。在一个实施例中，系统为通常包括监视器910、计算机920、用户输出装置930、用户输入装置940、通信接口950等的计算机系统900。
如图9所示，计算机920可以包括经由总线子系统990与多个外围装置通信的处理器960。这些外围装置可包括用户输出装置930、用户输入装置940、通信接口950以及诸如随机存取存储器(RAM)970和磁盘驱动器980的存储子系统。
用户输入装置930包括用于将信息输入到计算机920的所有可能类型的装置和机构。这些可包括键盘、小键盘、结合到显示器中的触摸屏、诸如语音识别系统和麦克风的音频输入装置以及其它类型的输入装置。在各个实施例中，用户输入装置930通常被实施为计算机鼠标、轨迹球、跟踪板、操纵杆、无线遥控器、绘图板、语音命令系统、眼睛跟踪系统等。用户输入装置930通常允许用户经由诸如点击按钮等命令来选择出现在监视器910上的对象、图标、文本等。
用户输出装置940包括用于从计算机920输出信息的所有可能类型的装置和机制。这些可包括显示器(例如，监视器910)、诸如音频输出装置的非视觉显示器等。
通信接口950提供到其它通信网络和装置的接口。通信接口950可用作从其它系统接收数据和向其它系统传输数据的接口。通信接口950的实施例通常包括以太网卡、调制解调器(电话、卫星、电缆、ISDN)、(异步)数字用户线(DSL)单元、火线接口、USB接口等。例如，通信接口950可联接到计算机网络，联接到火线总线等。在其它实施例中，通信接口950可被物理地集成在计算机920的主板上，并且可以是诸如软DSL的软件程序等。
在各个实施例中，计算机系统900还可包括能够通过诸如HTTP、TCP/IP、RTP/RTSP协议等的网络实现通信的软件。在本公开的可选实施例中，也可使用其它通信软件和传输协议，例如IPX、UDP等。在一些实施例中，计算机920包括来自英特尔的一个或多个Xeon微处理器作为处理器960。进一步地，一个实施例中，计算机920包括基于UNIX的操作系统。
RAM 970和磁盘驱动器980是被配置成存储诸如本公开的实施例的包括可执行计算机代码、人类可读代码等的数据的有形介质的示例。其它类型的有形介质包括软盘，可移动硬盘，诸如CD-ROM、DVD和条形码的光学存储介质，半导体存储器，诸如闪速存储器、非瞬态只读存储器(ROM)、电池支持的易失性存储器、网络存储装置等。RAM970和磁盘驱动器980可被配置成存储提供本公开的功能的基本编程和数据结构。
提供本公开的功能的软件代码模块和指令可被存储在RAM 970和磁盘驱动器980中。这些软件模块可由处理器960执行。RAM 970和磁盘驱动器980还可提供用于存储根据本公开使用的数据的存储库。
RAM 970和磁盘驱动器980可包括多个存储器，其包括用于在程序执行期间存储指令和数据的主随机存取存储器(RAM)和其中存储固定的非暂时性指令的只读存储器(ROM)。RAM 970和磁盘驱动器980可包括为程序和数据文件提供持久(非易失性)存储的文件存储子系统。RAM 970和磁盘驱动器980还可包括诸如可移除闪速存储器的可移除存储系统。
总线子系统990提供用于使计算机920的各个部件和子系统按预期彼此通信的机制。虽然总线子系统990被示意性地示出为单个总线，但总线子系统的可选实施例可利用多个总线。
图9是能够实现本公开的计算机系统的代表。对于本领域普通技术人员将显而易见的是，许多其它硬件和软件配置适用于本公开。例如，计算机可以是台式、便携式、机架安装或平板配置。另外，计算机可以是一系列联网的计算机。进一步地，可考虑使用其它微处理器，诸如奔腾TM或安腾TM微处理器、AMD公司的皓龙TM或速龙XPTM微处理器等。进一步地，可考虑其它类型的操作系统，诸如微软公司的
Figure GDA0003705951930000231
Figure GDA0003705951930000232
或
Figure GDA0003705951930000233
等，太阳微系统公司的Solaris、LINUX、UNIX等。在其它实施例中，上述技术可在芯片或辅助处理板上实施。
本公开的各个实施例可以软件或硬件中的逻辑或两者的组合的形式来实施。逻辑可作为一组指令存储在计算机可读存储介质或机器可读的非暂时性存储介质中，该组指令适于引导计算机系统的处理器执行在本公开的实施例中公开的一组步骤。逻辑可形成适于引导信息处理装置执行在本公开的实施例中公开的一组步骤的计算机程序产品的一部分。基于本文提供的公开内容和教导，本领域普通技术人员将理解实施本公开的其它方式和/或方法。
本文描述的数据结构和代码可被部分地或完全地存储在计算机可读存储介质和/或硬件模块和/或硬件设备上。计算机可读存储介质包括但不限于易失性存储器，非易失性存储器，诸如磁盘驱动器、磁带、CD(光盘)、DVD(数字通用光盘或数字视频光盘)的磁性和光学存储装置或现在已知或以后开发的能够存储代码和/或数据的其它介质。本文描述的硬件模块或设备包括但不限于专用集成电路(ASIC)、现场可编程门阵列(FPGA)、专用或共享处理器和/或现在已知或以后开发的其它硬件模块或设备。
本文描述的方法和过程可被部分地或完全地实施为存储在计算机可读存储介质或装置中的代码和/或数据，使得当计算机系统读取和执行代码和/或数据时，计算机系统执行相关的方法和过程。方法和过程也可被部分地或完全地实施在硬件模块或设备中，使得当硬件模块或设备被激活时，它们执行相关的方法和过程。本文公开的方法和过程可使用代码、数据和硬件模块或设备的组合来实施。
虽然为了清楚理解的目的已经详细描述了前述的实施例，但是本公开不限于所提供的细节。存在许多可选方法来实施本公开。所公开的实施例是说明性的而非限制性的。

Claims (20)

1.一种低密度奇偶校验方法，即LDPC方法，其涉及基于最小和解码方法并在LDPC解码器上实施，所述LDPC方法包括：
由LDPC解码器的校验节点从LDPC解码器的第一变量节点接收第一值，所述第一值表示LDPC码字的第一位的位值的可靠性，所述第一变量节点对应于所述第一位并连接到所述校验节点；
由所述校验节点确定所述第一值等于由所述校验节点针对所述LDPC解码器的第二变量节点存储的最小值，所述第二变量节点对应于所述LDPC码字的第二位并连接到所述校验节点；
由所述校验节点响应于确定所述第一值等于所述最小值而通过根据调整值至少更新所述最小值来生成调整后的最小值；以及
由所述校验节点向所述LDPC解码器的第三变量节点发送所述调整后的最小值，所述第三变量节点对应于所述LDPC码字的第三位并连接到所述校验节点，
其中基于所述调整后的最小值对所述第三位进行解码。
2.根据权利要求1所述的LDPC方法，其进一步包括：
由所述校验节点将未经调整的最小值发送到所述第一变量节点和所述第二变量节点，其中所述第一位和所述第二位基于所述未经调整的最小值进行解码。
3.根据权利要求1所述的LDPC方法，其中所述第一值被接收在来自所述第一变量节点的第一消息中，其中所述第一消息包括所述第一位的第一符号，并且进一步包括：
由所述校验节点从所述第二变量节点接收第二消息，所述第二消息包括所述最小值和所述第二位的第二符号；
由所述校验节点确定所述最小值是来自与所述校验节点连接的变量节点的消息中接收到的值之中的最小的值；以及
由所述校验节点利用所述最小的值替换先前存储的最小值，并且更新存储的索引以包括所述第二变量节点的标识符。
4.根据权利要求3所述的LDPC方法，其进一步包括：
由所述校验节点从所述第三变量节点接收第三消息，所述第三消息包括表示所述第三位的位值的可靠性的第三值和所述第三位的第三符号；以及
由所述校验节点对所述第三消息作出响应，将响应消息发送给所述第三变量节点，其中所述响应消息包括所述调整后的最小值。
5.根据权利要求4所述的LDPC方法，其进一步包括：
由所述校验节点通过至少对所述第一符号和所述第二符号应用XOR运算来生成对所述第三符号的更新，其中所述响应消息进一步包括对所述第三符号的更新。
6.根据权利要求1所述的LDPC方法，其中所述LDPC解码器为软输入解码器，并且其中所述调整值在从0.6至0.9的范围中选择。
7.根据权利要求6所述的LDPC方法，其中所述调整值被设置为0.75。
8.根据权利要求1所述的LDPC方法，其中所述LDPC解码器为硬输入解码器，并且其中所述调整值被设置为整数。
9.根据权利要求8所述的LDPC方法，其中所述整数被设置为1。
10.根据权利要求1所述的LDPC方法，其中所述LDPC解码器使用迭代LDPC解码，并且其中所述调整值基于所述迭代LDPC解码的迭代次数而改变。
11.根据权利要求10所述的LDPC方法，其中所述调整值随所述迭代次数的增加而增大。
12.根据权利要求1所述的LDPC方法，其中所述调整值从所述LDPC解码器可访问的存储空间中可获得，并基于对使用最小和解码的第一校验节点更新即第一CNU和使用和积算法解码，即SPA解码的第二CNU的模拟而被存储在所述存储空间中。
13.根据权利要求12所述的LDPC方法，其中所述模拟包括：
改变第一最小值同时保持第二最小值，所述第一最小值和所述第二最小值表示位值的可靠性；
当改变所述第一最小值并保持所述第二最小值时，测量所述第一CNU的第一输出和所述第二CNU的第二输出；
基于所述测量来确定所述第一输出与所述第二输出之间的差距；以及
根据所述差距设置所述调整值。
14.一种低密度奇偶校验解码系统，即LDPC解码系统，其包括：
一个或多个处理器；以及
一个或多个存储器，其与所述一个或多个处理器可通信地联接并存储指令，在所述一个或多个处理器执行所述指令时，配置所述LDPC解码系统以至少：
接收LDPC码字；并且
基于连接到多个校验节点的多个变量节点来对所述LDPC码字的位进行解码，其中对所述位的解码包括：
由校验节点从第一变量节点接收第一值，所述第一值表示所述LDPC码字的第一位的位值的可靠性，所述第一变量节点对应于所述第一位并连接到所述校验节点；
由所述校验节点确定所述第一值等于由所述校验节点针对第二变量节点存储的最小值，所述第二变量节点对应于所述LDPC码字的第二位并连接到所述校验节点；
由所述校验节点响应于确定所述第一值等于所述最小值而通过根据调整值至少更新所述最小值来生成调整后的最小值；以及
由所述校验节点向第三变量节点发送所述调整后的最小值，所述第三变量节点对应于所述LDPC码字的第三位并连接到所述校验节点，
其中基于所述调整后的最小值对所述第三位进行解码。
15.根据权利要求14所述的LDPC解码系统，其中对所述位进行解码进一步包括：
将所述最小值存储在存储空间中；
将对应于所述第一变量节点的第一索引和对应于所述第二变量节点的第二索引存储在所述存储空间中，其中基于确定所述第一值等于所述最小值并且从所述第一变量节点被接收来存储所述第一索引，并且其中基于确定所述最小值是从连接到所述校验节点的变量节点接收的值之中最小的值来存储所述第二索引。
16.根据权利要求15所述的LDPC解码系统，其中对所述位进行解码进一步包括：
由所述校验节点从所述第三变量节点接收第三值，所述第三值表示所述LDPC码字的第三位的位值的可靠性；
由所述校验节点确定所述第三值大于所述最小值，并且对应于所述第三变量节点的第三索引不同于所述第一索引和所述第二索引；以及
由所述校验节点在响应消息中将所述调整后的最小值发送给所述第三变量节点。
17.一种或多种非暂时性计算机存储介质，其包括指令，所述指令在低密度奇偶校验解码系统即LDPC解码系统上被执行时配置所述LDPC解码系统以执行操作，所述操作包括：
接收LDPC码字；以及
基于连接到多个校验节点的多个变量节点来对所述LDPC码字的位进行解码，其中对所述位的解码包括：
由校验节点从第一变量节点接收第一值，所述第一值表示所述LDPC码字的第一位的位值的可靠性，所述第一变量节点对应于所述第一位并连接到所述校验节点；
由所述校验节点确定所述第一值等于所述校验节点针对第二变量节点存储的最小值，所述第二变量节点对应于所述LDPC码字的第二位并连接到所述校验节点；
由所述校验节点响应于确定所述第一值等于所述最小值而通过根据调整值至少更新所述最小值来生成调整后的最小值；以及
由所述校验节点向第三变量节点发送所述调整后的最小值，所述第三变量节点对应于所述LDPC码字的第三位并连接到所述校验节点，
其中基于所述调整后的最小值对所述第三位进行解码。
18.根据权利要求17所述的一种或多种非暂时性计算机存储介质，其中所述调整值从0.6至0.9的范围中选择。
19.根据权利要求17所述的一种或多种非暂时性计算机存储介质，其中所述调整值被设置为整数。
20.根据权利要求17所述的一种或多种非暂时性计算机存储介质，其中对所述位进行解码包括迭代LDPC解码，并且其中所述调整值随所述迭代LDPC解码的迭代次数的增加而增大。
CN201810589526.6A 2017-09-25 2018-06-08 用于ldpc码的改进的最小和解码 Active CN109560818B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762562901P 2017-09-25 2017-09-25
US62/562,901 2017-09-25
US15/903,604 US10680647B2 (en) 2017-09-25 2018-02-23 Min-sum decoding for LDPC codes
US15/903,604 2018-02-23

Publications (2)

Publication Number Publication Date
CN109560818A CN109560818A (zh) 2019-04-02
CN109560818B true CN109560818B (zh) 2022-08-09

Family

ID=65808061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810589526.6A Active CN109560818B (zh) 2017-09-25 2018-06-08 用于ldpc码的改进的最小和解码

Country Status (2)

Country Link
US (1) US10680647B2 (zh)
CN (1) CN109560818B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3531561B1 (en) * 2016-12-27 2023-07-12 Huawei Technologies Co., Ltd. Layered min-sum decoding for qc-ldpc codes according to increasing row weights
CN110444245B (zh) * 2018-05-03 2023-07-18 爱思开海力士有限公司 具有混合迭代解码能力的存储器系统及其操作方法
US10530390B2 (en) * 2018-05-17 2020-01-07 Western Digital Technologies, Inc. Data storage device employing memory efficient processing of un-converged codewords
CN113168360B (zh) * 2019-06-25 2023-09-19 西部数据技术公司 数据驱动的icad图形生成
US11088707B2 (en) 2019-06-29 2021-08-10 Intel Corporation Low density parity check (LDPC) decoder architecture with check node storage (CNS) or bounded circulant
KR102525414B1 (ko) * 2020-07-29 2023-04-25 한국전자통신연구원 LDPC(low-density parity-check) 부호의 복호화 방법 및 장치
US11152956B1 (en) 2020-09-24 2021-10-19 Gylicon Ltd Coset probability based decoding for non-binary LDPC codes
US11515891B2 (en) 2020-12-22 2022-11-29 Intel Corporation Application of low-density parity-check codes with codeword segmentation
WO2023023712A1 (en) * 2021-08-23 2023-03-02 Newsouth Innovations Pty Limited Low-density parity-check decoder

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770641A (zh) * 2005-11-21 2006-05-10 东南大学 一种基于分段偏移修正的最小和译码方法
CN101610133A (zh) * 2008-06-17 2009-12-23 三星电子株式会社 低密度奇偶码编码装置和解码装置及其编码和解码方法
CN101958718A (zh) * 2009-07-14 2011-01-26 国民技术股份有限公司 用于ldpc码的改进型半并行译码器和译码方法
CN102412846A (zh) * 2011-11-29 2012-04-11 西安空间无线电技术研究所 一种适用于低密度奇偶校验码的多值修正最小和解码方法
KR20120126622A (ko) * 2011-05-12 2012-11-21 한국전자통신연구원 Ｌｄｐｃ 부호의 복호화 방법 및 장치
CN103354101A (zh) * 2013-05-31 2013-10-16 上海华力创通半导体有限公司 一种用于快闪存储器纠错的ldpc码解码装置
US8935598B1 (en) * 2013-03-12 2015-01-13 Pmc-Sierra Us, Inc. System and method for adaptive check node approximation in LDPC decoding
CN104518801A (zh) * 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
CN106664103A (zh) * 2014-02-03 2017-05-10 国家科学研究中心 用于解码非二进制码的方法和对应的解码装置
CN106997777A (zh) * 2015-09-18 2017-08-01 爱思开海力士有限公司 具有改进的硬解码吞吐量的vss ldpc解码器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891782B1 (ko) * 2002-06-11 2009-04-07 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US8201049B2 (en) 2008-02-23 2012-06-12 Montage Technology Inc. Low density parity check (LDPC) decoder
CN101803205B (zh) * 2008-08-15 2013-12-18 Lsi公司 近码字的ram列表解码
WO2012118766A1 (en) * 2011-02-28 2012-09-07 Clariphy Communications, Inc. Non-concatenated fec codes for ultra-high speed optical transport networks
US8656249B2 (en) * 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8775896B2 (en) * 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US9009557B2 (en) * 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
KR102189440B1 (ko) * 2014-08-25 2020-12-14 삼성전자주식회사 에러 정정 디코더를 포함하는 스토리지 장치 및 에러 정정 디코더의 동작 방법
US20160191079A1 (en) * 2014-12-24 2016-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Low Dynamic Power Check Node Processor For Low Density Parity Check Decoder
US9590657B2 (en) * 2015-02-06 2017-03-07 Alcatel-Lucent Usa Inc. Low power low-density parity-check decoding
US10367526B2 (en) * 2015-11-23 2019-07-30 Avago Technologies International Sales Pte. Limited Irregular low density parity check processing system with non-uniform scaling
KR102568716B1 (ko) * 2016-08-02 2023-08-21 삼성전자주식회사 Ldpc 코드의 디코딩을 위한 장치 및 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770641A (zh) * 2005-11-21 2006-05-10 东南大学 一种基于分段偏移修正的最小和译码方法
CN101610133A (zh) * 2008-06-17 2009-12-23 三星电子株式会社 低密度奇偶码编码装置和解码装置及其编码和解码方法
CN101958718A (zh) * 2009-07-14 2011-01-26 国民技术股份有限公司 用于ldpc码的改进型半并行译码器和译码方法
KR20120126622A (ko) * 2011-05-12 2012-11-21 한국전자통신연구원 Ｌｄｐｃ 부호의 복호화 방법 및 장치
CN102412846A (zh) * 2011-11-29 2012-04-11 西安空间无线电技术研究所 一种适用于低密度奇偶校验码的多值修正最小和解码方法
US8935598B1 (en) * 2013-03-12 2015-01-13 Pmc-Sierra Us, Inc. System and method for adaptive check node approximation in LDPC decoding
CN103354101A (zh) * 2013-05-31 2013-10-16 上海华力创通半导体有限公司 一种用于快闪存储器纠错的ldpc码解码装置
CN104518801A (zh) * 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
CN106664103A (zh) * 2014-02-03 2017-05-10 国家科学研究中心 用于解码非二进制码的方法和对应的解码装置
CN106997777A (zh) * 2015-09-18 2017-08-01 爱思开海力士有限公司 具有改进的硬解码吞吐量的vss ldpc解码器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LDPC码并行译码算法的研究及其基于CUDA的实现;鲁邹晨;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20170315(第03期);I136-354 *
Performance of Product Codes and Related Structures with Iterated Decoding;Jorn Justesen;《 IEEE Transactions on Communications》;20101217;第59卷(第2期);407-415 *
低密度编码技术及其实现研究;徐鹰;《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》;20090615(第06（2009年）期);I136-2 *

Also Published As

Publication number Publication date
US10680647B2 (en) 2020-06-09
US20190097656A1 (en) 2019-03-28
CN109560818A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN109560818B (zh) 用于ldpc码的改进的最小和解码
CN108933605B (zh) 低密度奇偶校验(ldpc)解码的提前终止
CN108933602B (zh) 用于低密度奇偶校验解码的深度学习
CN109428605B (zh) 利用校正子解码分量代码的用于g-ldpc码的位翻转解码器
US9866241B2 (en) Techniques for adaptive LDPC decoding
CN112133353A (zh) Nand闪速存储器中针对读取阈值基于深度学习的回归框架
CN109873645B (zh) 用于多个字线失败的软芯片猎杀恢复
CN108932177B (zh) 具有可变长度分量的广义低密度奇偶校验码
US11108407B1 (en) Performance of a bit flipping (BF) decoder of an error correction system
CN109873646B (zh) 使用级联码的软芯片猎杀恢复
KR20140078610A (ko) 치환 소행렬의 합을 사용하는 체크섬
US11381253B1 (en) Decoding codeword based on higher order information
US10033407B2 (en) Optimization of low density parity-check code encoder based on a search for an independent set of nodes
CN114201335A (zh) 基于质量的动态调度ldpc解码器
US11128314B2 (en) Error characteristic estimation for NAND flash
CN116582135A (zh) 通过识别不可靠校验节点提高bf解码器的错误平层性能
US12021545B2 (en) Data interleaver for burst error correction
CN112133359B (zh) Nand闪存的错误特性估计
CN116505961B (zh) 一种译码方法及相关装置
KR20240096033A (ko) 비트 플립핑 디코더(Bit flipping decoder) 내 오류 확인하는 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant