CN109542040B

CN109542040B - Io信号处理方法和可编程逻辑控制器

Info

Publication number: CN109542040B
Application number: CN201811644064.XA
Authority: CN
Inventors: 纪宇潇; 丰大军; 黄兵; 范文斌; 杨文龙; 徐振国; 张彪; 霍书侠
Original assignee: Cec Intelligent Technology Co ltd
Current assignee: Cec Intelligent Technology Co ltd
Priority date: 2018-12-29
Filing date: 2018-12-29
Publication date: 2020-07-28
Anticipated expiration: 2038-12-29
Also published as: CN109542040A

Abstract

本申请提供的IO信号处理方法和可编程逻辑控制器，涉及PLC技术领域。其中，IO信号处理方法应用于工业环境下的可编程逻辑控制器，该可编程逻辑控制器的I/O点数小于256且连接有用于采集信号的现场可编程门阵列，该IO信号处理方法包括：判断是否需要获取现场可编程门阵列采集的数字信号和/或高速脉冲信号；若需要获取数字信号和/或高速脉冲信号，则通过对现场可编程门阵列的寄存器进行读取操作，以获取该数字信号和/或高速脉冲信号。通过上述方法，可以使可编程逻辑控制器在具有体积小、结构紧密的优点的基础上，还能解决存在的IO资源不足、运行效率低的问题。

Description

IO信号处理方法和可编程逻辑控制器

技术领域

本申请涉及PLC技术领域，具体而言，涉及一种IO信号处理方法和可编程逻辑控制器。

背景技术

可编程逻辑控制器(PLC，Programmable Logic Controller)，其凭借可编程的灵活性得到了广泛的应用。其中，小型的PLC是用数字运算操纵的电子装置，其I/O点数在256以下，是专门为在工业环境下应用而设计的。小型的PLC运用编制程序存储器，在其内部进行储存并进行逻辑运算、顺序运算、计时计数等操作，并能通过数据的输入与输出，操纵各类机器或者生产的过程。并且，小型的PLC具有以下优势：体积较小、结构较紧密。

但是，由于小型的PLC的CPU所包含的IO资源有限，以及受到CPU运算速度的限制，在某些场合下只具有单颗CPU的小型PLC无法满足工业控制现场的需要。

因此，提供一种使可编程逻辑控制器在具有体积小、结构紧密的优点的基础上，还能解决存在的IO资源不足、运行效率低的问题的技术方案，是亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种IO信号处理方法和可编程逻辑控制器，以使可编程逻辑控制器在具有体积小、结构紧密的优点的基础上，还能解决存在的IO资源不足、运行效率低的问题。

为实现上述目的，本申请实施例采用如下技术方案：

一种IO信号处理方法，应用于工业环境下的可编程逻辑控制器，该可编程逻辑控制器的I/O点数小于256且连接有用于采集信号的现场可编程门阵列，所述方法包括：

判断是否需要获取所述现场可编程门阵列采集的数字信号和/或高速脉冲信号；

若需要获取所述数字信号和/或高速脉冲信号，则通过对所述现场可编程门阵列的寄存器进行读取操作，以获取该数字信号和/或高速脉冲信号。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，还包括：

判断是否需要输出数字信号和/或PWM信号；

若需要输出所述数字信号和/或PWM信号，则生成对应的输出指令，并将该输出指令发送至所述现场可编程门阵列的寄存器，以使该现场可编程门阵列输出所述数字信号和/或PWM信号。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，生成对应的输出指令，并将该输出指令发送至所述现场可编程门阵列的寄存器的步骤，包括：

若需要输出的信号为PWM信号，则根据该PWM信号的频率值和占空比按照预设公式计算得到该PWM信号的高电平计数值和低电平计数值；

将所述高电平计数值和所述低电平计数值发送至所述现场可编程门阵列的寄存器。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，所述预设公式包括：

cnt_h＝10⁹*(Dc/10⁴)/Freq/Ts；

cnt_l＝10⁹*(1-Dc/10⁴)/Freq/Ts；

其中，cnt_h为高电平计数值，cnt_l为低电平计数值，Dc为占空比，Freq为频率值，Ts为所述现场可编程门阵列的时钟周期。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，所述可编程逻辑控制器还通过SPI接口连接有用于采集模拟信号的ADC芯片，所述方法还包括：

判断是否需要获取所述ADC芯片采集的模拟信号；

若需要获取所述模拟信号，则从所述ADC芯片的寄存器中获取所述模拟信号对应的原始码值，并将该原始码值按照第一预设关系转换成所述可编程逻辑控制器连接的上位机可以识别的映射码值。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，所述第一预设关系包括：

MAPCODE＝(a₁*CODE+b₁)*10³/1.221；

其中，MAPCODE为映射码值，CODE为原始码值，a₁和b₁为预先确定的采集校准参数。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，所述可编程逻辑控制器还通过SPI接口连接有用于输出模拟信号的DAC芯片，所述方法还包括：

判断是否需要通过所述DAC芯片输出模拟信号；

若需要输出所述模拟信号，则将所述可编程逻辑控制器连接的上位机下发的映射码值按照第二预设关系转换成所述DAC芯片可以识别的原始码值，并将该原始码值发送至所述DAC芯片，以控制所述DAC芯片输出所述模拟信号。

在本申请实施例较佳的选择中，在上述IO信号处理方法中，所述第二预设关系包括：

其中，CODE为原始码值，MAPCODE为映射码值，a₂和b₂为预先确定的输出校准参数。

在上述基础上，本申请实施例还提供了一种可编程逻辑控制器，包括：

存储单元；

处理单元；

存储于该存储单元并能够在所述处理单元上运行的计算机程序，该计算机程序运行时实现上述的IO信号处理方法；

其中，所述可编程逻辑控制器的I/O点数小于256且连接有用于采集信号的现场可编程门阵列。

在本申请实施例较佳的选择中，在上述可编程逻辑控制器中，该可编程逻辑控制器具有24路数字信号采集通道、45路数字信号输出通道、14路模拟信号采集通道、2路模拟信号输出通道、8路高速脉冲信号采集通道和24路PWM信号输出通道。

本申请提供的IO信号处理方法和可编程逻辑控制器，通过将可编程逻辑控制器与现场可编程门阵列建立连接，以基于该现场可编程门阵列进行数据的采集和获取，从而使可编程逻辑控制器在具有体积小、结构紧密的优点的基础上，还能解决存在的IO资源不足、运行效率低的问题，具有极高的实用价值。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1为本申请实施例提供的可编程逻辑控制器的应用框图。

图2为本申请实施例提供的IO信号处理方法的流程示意图。

图3为本申请实施例提供的IO信号处理方法包括的其它步骤的流程示意图。

图4为图3中步骤S140的流程示意图。

图5为本申请实施例提供的IO信号处理方法包括的其它步骤的流程示意图。

图6为本申请实施例提供的IO信号处理方法包括的其它步骤的流程示意图。

图标：100-可编程逻辑控制器；120-存储单元；140-处理单元；200-现场可编程门阵列。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本申请的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为只是或暗示相对重要性。

如图1所示，本申请实施例提供了一种可应用于工业环境下的可编程逻辑控制器100。该可编程逻辑控制器100的I/O点数小于256，且连接有用于采集信号的现场可编程门阵列200(FPGA，Field-Programmable Gate Array)。

详细地，所述可编程逻辑控制器100可以包括存储单元120和处理单元140。所述存储单元120和处理单元140之间直接或间接地电性连接，以实现数据的传输或交互。例如，相互之间可通过一条或多条通讯总线或信号线实现电性连接。所述处理单元140用于执行所述存储单元120中存储的可执行的计算机程序，以实现IO信号处理方法。

其中，所述存储单元120可以是，但不限于，随机存取存储单元(Random AccessMemory，RAM)，只读存储单元(Read Only Memory，ROM)，可编程只读存储单元(Programmable Read-Only Memory，PROM)，可擦除只读存储单元(Erasable ProgrammableRead-Only Memory，EPROM)，电可擦除只读存储单元(Electric Erasable ProgrammableRead-Only Memory，EEPROM)等。其中，存储单元120用于存储程序，所述处理单元140在接收到执行指令后，执行所述程序。

可以理解，图1所示的结构仅为示意，所述可编程逻辑控制器100还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

例如，在一种可以替代的示例中，所述可编程逻辑控制器100可以具有24路数字信号采集通道、45路数字信号输出通道、14路模拟信号采集通道、2路模拟信号输出通道、8路高速脉冲信号采集通道和24路PWM信号输出通道。

也就是说，为了进行模拟信号的采集和输出，在本实施例中，所述可编程逻辑控制器100还可以通过SPI接口连接有ADC芯片和DAC芯片，以基于该ADC芯片和DAC芯片完成模拟信号的采集和输出。

结合图2，本申请实施例还提供一种可应用于上述可编程逻辑控制器100的IO信号处理方法。其中，所述IO信号处理方法有关的流程所定义的方法步骤可以由所述可编程逻辑控制器100实现。下面将对图2所示的具体流程进行详细阐述。

步骤S110，判断是否需要获取所述现场可编程门阵列200采集的数字信号和/或高速脉冲信号。

步骤S120，通过对所述现场可编程门阵列200的寄存器进行读取操作，以获取该数字信号和/或高速脉冲信号。

在本实施例中，所述可编程逻辑控制器100连接有现场可编程门阵列200，且该现场可编程门阵列200，可以用于采集数字信号和高速脉冲信号，并存储于对应的寄存器中。

因此，执行步骤S110以判断出需要获取所述现场可编程门阵列200采集的数字信号和/或高速脉冲信号时，可以执行步骤S120。也就是说，可以通过对所述现场可编程门阵列200的寄存器进行读取操作，以获取存储于该寄存器的数字信号或高速脉冲信号。

其中，需要说明的是，所述现场可编程门阵列200进行高速脉冲信号采集时，可以通过对输入脉冲进行双边沿检测。具体的检测方法是，将输入脉冲进行一个时钟延时，并将输入脉冲与延时脉冲取反的结果相与后为1，表示为上升沿；将输入脉冲的取反结果与延时脉冲相与后为1，表示为下降沿。

并且，在进行高速脉冲信号采集时，是通过获取高速脉冲信号的计数值或测频值。例如，在检测到上升沿和下降沿之后，可以分别将计数寄存器加1，以形成所述计数值。其中，所述测频值是指，以1s为时间窗进行计数。具体地，可以在所述现场可编程门阵列200中设置一个1s计数器，当计数器计数到1s时将脉冲计数值寄存器的脉冲计数值存储到测频值寄存器中，并将脉冲计数值寄存器清零。

结合图3，为进一步扩展所述可编程逻辑控制器100的IO资源，在本实施例中，所述IO信号处理方法还可以包括步骤S130和步骤S140，具体内容如下所述。

步骤S130，判断是否需要输出数字信号和/或PWM信号。

步骤S140，生成对应的输出指令，并将该输出指令发送至所述现场可编程门阵列200的寄存器，以使该现场可编程门阵列200输出所述数字信号和/或PWM信号。

在本实施例中，考虑到所述可编程逻辑控制器100的IO资源和运算速率有限，可以通过对所述现场可编程门阵列200进行控制，以输出对应的数字信号或PWM信号。

因此，通过步骤S130判断出需要输出所述数字信号和/或PWM信号时，可以通过执行步骤S140以生成对应的输出指令。并且，可以将该输出指令发送至所述现场可编程门阵列200的寄存器，以使该现场可编程门阵列200输出所述数字信号和/或PWM信号。

可选地，生成所述输出指令的方式不受限制，可以根据实际应用需求进行选择。例如，在一种可行的示例中，若需要输出PWM信号，结合图4，步骤S140可以包括步骤S141和步骤S143，具体内容如下所述。

步骤S141，根据所述PWM信号的频率值和占空比按照预设公式计算得到该PWM信号的高电平计数值和低电平计数值。

步骤S143，将所述高电平计数值和所述低电平计数值发送至所述现场可编程门阵列200的寄存器。

在本实施例中，考虑到所述现场可编程门阵列200的运算资源等因素，可以将所述高电平计数值和低电平计数值在所述可编程逻辑控制器100进行计算。因此，在判断出需要输出PWM信号时，可以基于该PWM信号的频率值和占空比计算得到对应的高电平计数值和低电平计数值。然后，将该高电平计数值和该低电平计数值作为所述输出指令发送至所述现场可编程门阵列200，以使该现场可编程门阵列200能够基于该高电平计数值和该低电平计数值输出对应的PWM信号。

其中，计算高电平计数值和低电平计数值的预设公式的具体内容不受限制，可以根据实际应用需求进行选择。例如，在一种可行的示例中，所述预设公式可以包括：

cnt_h＝10⁹*(Dc/10⁴)/Freq/Ts；

cnt_l＝10⁹*(1-Dc/10⁴)/Freq/Ts；

其中，cnt_h为高电平计数值，cnt_l为低电平计数值，Dc为占空比，Freq为频率值，Ts为所述现场可编程门阵列200的时钟周期。

需要说明的是，占空比Dc的量化单位可以为0.01％，频率值Freq的单位可以为Hz，时钟周期Ts的单位可以为ns。

并且，基于高电平计数值和低电平计数值输出对应的PWM信号的方式也不受限制，可以根据实际应用需求进行选择。例如，在一种可行的示例中，所述现场可编程门阵列200在接收到所述高电平计数值和低电平计数值时，可以在时钟的驱动下，首先将高电平计数值作为初始值进行减计数，直至计数值为0后再以低电平计数值为初始值，也进行相应的减计数，直至计数值为0。通过重复执行上述的减计数操作，可以实现PWM信号的输出。

进一步地，为实现对模拟信号的采集，在本实施例中，结合图5，所述可编程逻辑控制器100还可以通过SPI接口连接ADC芯片，所述IO信号处理方法还可以包括步骤S150和步骤S160，具体内容如下所述。

步骤S150，判断是否需要获取所述ADC芯片采集的模拟信号。

步骤S160，从所述ADC芯片的寄存器中获取所述模拟信号对应的原始码值，并将该原始码值按照第一预设关系转换成所述可编程逻辑控制器100连接的上位机可以识别的映射码值。

在本实施例中，所述ADC芯片用于采集模拟信号并存储。因此，所述可编程逻辑控制器100在判断出需要获取所述模拟信号时，可以先从所述ADC芯片的寄存器中获取该模拟信号对应的原始码值。

并且，为便于通过所述模拟信号对连接的上位机进行控制，可以将所述原始码值转换成该上位机可以识别的映射码值，并将该映射码值发送至所述上位机。

可选地，将所述原始码值转换成所述映射码值的第一预设关系的具体内容不受限制，可以根据实际应用需求进行选择。例如，在一种可以替代的示例中，所述第一预设关系可以包括：

MAPCODE＝(a₁*CODE+b₁)*10³/1.221；

需要说明的是，确定所述采集校准参数的方式可以是通过设置的采集校准模块进行。例如，可以在分别采集2mA、10mA和20mA对应的码值，以得到CODE_2mA、CODE_10mA和CODE_20mA，然后，通过如下公式计算得到采集校准参数a₁和b₁：

进一步地，为实现对模拟信号的输出，在本实施例中，结合图6，所述可编程逻辑控制器100还可以通过SPI接口连接DAC芯片，所述IO信号处理方法还可以包括步骤S170和步骤S180，具体内容如下所述。

步骤S170，判断是否需要通过所述DAC芯片输出模拟信号。

步骤S180，将所述可编程逻辑控制器100连接的上位机下发的映射码值按照第二预设关系转换成所述DAC芯片可以识别的原始码值，并将该原始码值发送至所述DAC芯片，以控制所述DAC芯片输出所述模拟信号。

在本实施例中，在接收到所述上位机下发的映射码值之后，可以判定为需要通过所述DAC芯片输出对应的模拟信号。因此，可以先将该映射码值转换成所述DAC芯片可以识别的原始码值，将该原始码值发送至所述DAC芯片，以控制所述DAC芯片输出所述模拟信号。

可选地，将所述映射码值转换成所述原始码值的第二预设关系的具体内容不受限制，可以根据实际应用需求进行选择。例如，在一种可以替代的示例中，所述第二预设关系可以包括：

其中，MAPCODE为映射码值，CODE为原始码值，a₂和b₂为预先确定的输出校准参数。

需要说明的是，确定所述输出校准参数的方式可以是通过设置的输出校准模块进行。例如，可以在分别对所述DAC芯片设置200、2000和4000的原始码值，并分别采集对应的输出电流，以得到current1、current2和current3，然后，通过如下公式计算得到采集校准参数a₂和b₂：

综上所述，本申请提供的IO信号处理方法和可编程逻辑控制器100，通过将可编程逻辑控制器100与现场可编程门阵列200建立连接，以基于该现场可编程门阵列200进行数据的采集和获取，从而使可编程逻辑控制器100在具有体积小、结构紧密的优点的基础上，还能解决存在的IO资源不足、运行效率低的问题，具有极高的实用价值。

在本申请实施例所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置和方法实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种IO信号处理方法，其特征在于，应用于工业环境下的可编程逻辑控制器，该可编程逻辑控制器的I/O点数小于256且连接有用于采集信号的现场可编程门阵列，所述方法包括：

若需要获取所述数字信号和/或高速脉冲信号，则通过对所述现场可编程门阵列的寄存器进行读取操作，以获取该数字信号和/或高速脉冲信号；

判断是否需要输出数字信号和/或PWM信号；

若需要输出所述数字信号和/或PWM信号，则生成对应的输出指令，并将该输出指令发送至所述现场可编程门阵列的寄存器，以使该现场可编程门阵列输出所述数字信号和/或PWM信号;

其中，若需要输出的信号为PWM信号，则根据该PWM信号的频率值和占空比按照预设公式计算得到该PWM信号的高电平计数值和低电平计数值；

2.根据权利要求1所述的IO信号处理方法，其特征在于，所述预设公式包括：

3.根据权利要求1或2所述的IO信号处理方法，其特征在于，所述可编程逻辑控制器还通过SPI接口连接有用于采集模拟信号的ADC芯片，所述方法还包括：

判断是否需要获取所述ADC芯片采集的模拟信号；

4.根据权利要求3所述的IO信号处理方法，其特征在于，所述第一预设关系包括：

5.根据权利要求1或2所述的IO信号处理方法，其特征在于，所述可编程逻辑控制器还通过SPI接口连接有用于输出模拟信号的DAC芯片，所述方法还包括：

判断是否需要通过所述DAC芯片输出模拟信号；

6.根据权利要求5所述的IO信号处理方法，其特征在于，所述第二预设关系包括：

7.一种可编程逻辑控制器，其特征在于，包括：

存储单元；

处理单元；

存储于该存储单元并能够在所述处理单元上运行的计算机程序，该计算机程序运行时实现权利要求1-6任意一项所述的IO信号处理方法；

8.根据权利要求7所述的可编程逻辑控制器，其特征在于，该可编程逻辑控制器具有24路数字信号采集通道、45路数字信号输出通道、14路模拟信号采集通道、2路模拟信号输出通道、8路高速脉冲信号采集通道和24路PWM信号输出通道。