CN109524046B - 一种低内存消耗的闪存磨损均衡方法 - Google Patents

一种低内存消耗的闪存磨损均衡方法 Download PDF

Info

Publication number
CN109524046B
CN109524046B CN201811033392.6A CN201811033392A CN109524046B CN 109524046 B CN109524046 B CN 109524046B CN 201811033392 A CN201811033392 A CN 201811033392A CN 109524046 B CN109524046 B CN 109524046B
Authority
CN
China
Prior art keywords
block
erasure
pool
maximum
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811033392.6A
Other languages
English (en)
Other versions
CN109524046A (zh
Inventor
陈弯弯
韩国军
方毅
蔡国发
朱增昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SILICONGO MICROELECTRONICS CO Ltd
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201811033392.6A priority Critical patent/CN109524046B/zh
Publication of CN109524046A publication Critical patent/CN109524046A/zh
Application granted granted Critical
Publication of CN109524046B publication Critical patent/CN109524046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种低内存消耗的闪存磨损均衡方法，采用相对擦除次数和误码数双重判决冷热数据块，同时对误码数小、相对擦除次数高的数据块，给予更多写入的机会，本发明对冷热数据判断更准确，静态磨损均衡方法更有效，使固态硬盘能达到其真实的写入次数寿命。

Description

一种低内存消耗的闪存磨损均衡方法
技术领域
本发明涉及固态存储领域，更具体地，涉及一种低内存消耗的闪存磨损均衡方法。
背景技术
固态硬盘由主控单元和固态存储单元组成，固态存储单元由多个NAND闪存数据块组成。由于固态硬盘没有重写机制，所以在一个块写满数据后，需要擦除块中的数据，才可以写入新数据。当数据更新时，将新数据重新写入，标记原数据为无效，进入待擦除状态。
固态硬盘的物理特性决定了它的可擦写次数是有限的，SLC约有十万次写入(擦写)寿命，MLC的写入(擦除)寿命约为三千到一万。存储的容量提高了一倍，写入(擦除)寿命只剩下低于十分之一，将固态硬盘均匀化写入，提高其全部块寿命利用率就更加重要了。为提高存储的利用率，延长固态硬盘的寿命，需要对各个块的写入(擦除)次数进行均衡，这种对各个块擦除操作的次数进行均衡的做法称为磨损均衡(wear-levling)。
固态硬盘在读写过程中会受到周围块读写的影响，会造成实际每一块的可擦写次数不一样。且固态硬盘在出厂时为所有的块能达到最大的可擦除次数，标记的最大擦除次数，只有实际的三分之一左右。随着固态硬盘擦除次数的增多，写入(擦除)操作错误bit数出现波动式增长。同时每个块达到最大可纠错bit数时，累计的擦除次数不一样，所以单纯的用擦除次数或者错误bit数来评估固态硬盘的状态是不合适的。
发明内容
本发明的目的是解决上述一个或多个缺陷，提出了一种低内存消耗的闪存磨损均衡方法。
为实现上述目的，本发明提供了一种低内存消耗的闪存磨损均衡方法，建立一个n位相对擦除次数表，表中记录物理块标识和相对最小擦除次数；设定N个误码阈值并将固态硬盘生命周期分为N+1个阶段池。
进一步地，所述误码阈值设定为2个并将固态硬盘生命周期分为3个阶段池，包括：第一阶段池，第二阶段池，第三阶段池。
进一步地，所述的相对最小擦除次数是是固态硬盘总的擦除次数减去最小擦除次数。
进一步地，所述低内存消耗的闪存磨损均衡方法中，所述的误码阈值包括BER1和BER2，其中BER2大于BER1，BER1和BER2根据指数关系模型y＝aebx-1确定，其中y代表误码阈值，x为擦除次数，a，b为调整参数，其中芯片不同时，a、b取值不同。
进一步地，当所述误码阈值为BER1时，x取值为擦除次数出厂最大值的十分之一，当所述误码阈值为BER2时，x取值为擦除次数出厂最大值的十分之九。
进一步地，所述低内存消耗的闪存磨损均衡方法中，所述第一阶段池内最大擦除次数的误码数小于所述误码阈值BER1，所述第二阶段池内最大擦除次数的误码数大于所述误码阈值BER1且小于所述误码阈值BER2，所述第三阶段池内最大擦除次数的误码数大于所述误码阈值BER2。
进一步地，所述第一阶段池内包括相对擦除次数表，用n位标记，所述相对擦除次数表中最大的数为2n，当最大擦除次数与最小擦除次数的差值也为2n时，检测最大擦除次数块的误码数n，如果最大擦除次数块的误码数n的值大于阈值BER1，将最大擦除次数块归入第二阶段池，此时最小擦除次数块作为冷数据块组成冷数据池。如果最大擦除次数块的误码数小于阈值BER1，将其留在第一阶段池。将最小擦除次数的数据写入到最大擦除次数块中，停止最大擦除次数块相对擦除次数的计数，等待最大擦除次数块值小于2^n，恢复计数。
进一步地，所述第二阶段池内，第二阶段池和冷数据池间进行静态磨损均衡操作，将冷数据池和第二阶段池分别进行物理块热度系数标记，判断出极冷或极热的情况，物理块热度系数＝去掉本身块的平均误码数减去所有块的平均误码数；
物理块热度系数小于0的为热数据块，物理块热度系数大于0的为冷数据块；当物理块热度系数绝对值大于A，就判断为极冷物理块或者极热物理块；当极冷物理块出现时，将极冷数据块搬移至极热数据块，释放极冷数据块，等待新数据写入。
进一步地，所述的物理块热度系数绝对值大于A，所述A表示极冷物理块和极热物理块的突兀性，所述A值的大小表示允许突兀的大小，A是根据表达式A＝(max-min)*d确定，其中max表示相对擦除次数表中最大的数，n位标记的相对擦除次数表，max取值为2n；min表示相对擦除次数表中最小的数，min的值为0；d表示热数据块的写入比例，d的值根据固态硬盘写入数据的冷热性、剩余可用空间大小进行调节。
进一步地，所述第三阶段池内将所有的块分为冷数据块和更新数据块，其中冷数据块的写入优先权大于更新数据块。
与现有技术相比，本发明技术方案的有益效果是：采用擦除计数差值的计数方式，可以有效减少内存空间的消耗。采用相对擦除次数和纠错码数双重判决冷热数据块，判断冷热数据更准确，静态磨损均衡方法更有效。
附图说明
图1为分段结构示意图。
图2为擦除次数和误码数的关系图。
图3为误码数随擦除次数的波动性图。
具体实施方式
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
固态硬盘在读写过程中会受到周围块读写的影响，会造成实际每一块的可擦写次数不一样。且固态硬盘在出厂时为所有的块能达到最大的可擦除次数，标记的最大擦除次数，只有实际的三分之一左右。随着固态硬盘擦除次数的增多，写入(擦除)操作错误bit数出现波动式增长。同时每个块达到最大可纠错bit数时，累计的擦除次数不一样，所以单纯的用擦除次数或者错误bit数来评估固态硬盘的状态是不合适的。如图2所示为擦除次数和错误bit数的关系，图3所示为误码数随擦除次数的波动性。
本方法采用记录相对擦除次数表，这样比单纯记录擦除计数表小很多，减少了内存的消耗。因为出厂实际标注的最大擦除次数远低于实际可擦除次数，故采用实际误码阈值来评估固态硬盘的使用情况能延长固态硬盘的使用寿命。在阶段内采用物理块热度值计算，判断数据整体类型。碰到极热物理块或者极冷物理块，对物理块进入保护阶段或加速磨损，能更好的达到整体均衡，避免部分物理块过早失效。将物理块热度值一致的有效数据搬移至相同的块，将减少不必要的搬移。
对固态硬盘进行写操作，标记为无效页操作，直到可用的空闲空间低于阈值T1时，对固态硬盘进行垃圾回收。垃圾回收的过程，有块的擦除操作，过程中建立一个n位相对擦除次数表，表中记录的是：物理块标识和相对最小擦除次数。相对最小擦除次数是本身的擦除次数减去最小擦除次数。将固态硬盘用误码阈值BER1和BER2将固态硬盘分为三个阶段，后面阶段误码数更高，表示闪存的出错率更高，随时变为坏块的可能性越高。
如图1为分段结构示意图。所述三个阶段池包括：第一阶段池，第二阶段池，第三阶段池；所述第一阶段池内最大擦除次数的误码数小于所述误码阈值BER1，所述第二阶段池内最大擦除次数的误码数大于所述误码阈值BER1且小于所述误码阈值BER2，所述第三阶段池内最大擦除次数的误码数大于所述误码阈值BER2。
其中，BER1和BER2根据指数关系模型y＝aebx-1确定，其中y代表误码阈值，x为擦除次数，当误码阈值为BER1时，x取值为擦除次数出厂最大值的十分之一，当误码阈值为BER2时，x取值为擦除次数出厂最大值的十分之九，a，b为调整参数，其中芯片不同时，a，b取值不同。
第一阶段池和第二阶段池在动态数据磨损均衡中进行着动态的交换，冷数据池和第一阶段池也进行着交换。检测最大擦除次数的误码数，如果其误码数均大于阈值BER2，则所有块进入第三阶段池。在第三阶段池内将缩短最大擦除次数块与最小擦除次数块间的差距。
在第一阶段池内，最大擦除次数的误码数小于BER1。相对擦除次数表，用n位进行标记，相对擦除次数表中最大的数为2n，最大擦除次数与最小擦除次数的差值也为2n时。当擦除次数最大值与最小值的差等于2n时，检测最大擦除次数块的误码数，如果其误码数大于阈值BER1，将其归入第二阶段池，此时的最小擦除次数块作为冷数据块组成冷数据池。如果其误码数小于阈值BER1，将其留在第一阶段池。将最小擦除次数的数据写入到最大擦除次数块中，停止最大擦除次数块相对擦除次数的计数，等待最大擦除次数块值小于2n，恢复计数。
第二阶段池和冷数据池间进行静态磨损均衡操作，将冷数据池和第二阶段池分别进行物理块热度系数标记，判断出极冷或极热的情况，物理块热度系数＝去掉本身块的平均纠错码数减去所有块的平均纠错码数，物理块热度系数小于0的为热数据块，物理块热度系数大于0的为冷数据块。当物理块热度系数绝对值大于A，就判断为极冷物理块或者极热物理块。当极冷物理块出现时，将冷数据池中极冷数据块搬移至极热数据块。释放极冷数据块，等待新数据写入。块的误码数的波动不能准确判断数据块的冷热，这样进行的静态磨损均衡会造成多次非必要的搬移。采用擦除次数和误码数的双重判决可以有效判断冷热数据，减少非必要的搬移。
所述的物理块热度系数绝对值大于A，所述A表示极冷物理块和极热物理块的突兀性，所述A值的大小表示允许突兀的大小，A是根据表达式A＝(max-min)*d确定，其中max表示相对擦除次数表中最大的数，n位标记的相对擦除次数表，max取值为2n，min表示相对擦除次数表中最小的数，d表示热数据块的写入比例，本实施例中min值为0，热数据块的写入比例d取值为0.2，突兀性一般会根据写入的数据冷热性、整体的剩余可用空间进行调节。
第三阶段池是最大擦除次数的误码数大于BER2。数据块面临着较大的出错风险。将所有的块分为冷数据块和更新数据块，冷数据块具有优先写入权限。

Claims (5)

1.一种低内存消耗的闪存磨损均衡方法，其特征在于，建立一个n位相对擦除次数表，表中记录物理块标识和相对最小擦除次数，所述相对最小擦除次数为本身块的擦除次数减去最小擦除次数；设定N个误码阈值并将固态硬盘生命周期分为N+1个阶段池，当N＝2时，即所述误码阈值设定为2个并将固态硬盘生命周期分为3个阶段池，包括：第一阶段池，第二阶段池，第三阶段池，误码阈值包括BER1和BER2，
第一阶段池和第二阶段池在动态数据磨损均衡中进行着动态的交换，冷数据池和第一阶段池也进行着交换，检测最大擦除次数的误码数，如果其误码数均大于阈值BER2，则所有块进入第三阶段池，在第三阶段池内将缩短最大擦除次数块与最小擦除次数块间的差距；
在第一阶段池内包括相对擦除次数表，用n位进行标记；相对擦除次数表中最大的数为2n，在第一阶段池中最大擦除次数块的误码数小于BER1，当最大擦除次数与最小擦除次数的差值也为2n时，检测最大擦除次数块的误码数，如果其误码数大于阈值BER1，将其归入第二阶段池，此时的最小擦除次数块作为冷数据块组成冷数据池；如果其误码数小于阈值BER1，将其留在第一阶段池；将最小擦除次数的数据写入到最大擦除次数块中，停止最大擦除次数块相对最小擦除次数的计数，等待最大擦除次数块值小于2n，恢复计数；
在第二阶段池内，所述第二阶段池和冷数据池间进行静态磨损均衡操作，将冷数据池和第二阶段池分别进行物理块热度系数标记，判断出极冷或极热的情况，物理块热度系数＝去掉本身块的平均误码数减去所有块的平均误码数，物理块热度系数小于0的为热数据块，物理块热度系数大于0的为冷数据块，当物理块热度系数绝对值大于极冷物理块和极热物理块的突兀性A时，就判断为极冷物理块或者极热物理块，当极冷物理块出现时，将冷数据池中的极冷数据块搬移至极热数据块，释放极冷数据块，等待新数据写入；
所述A表示极冷物理块和极热物理块的突兀性，所述A值的大小表示允许突兀的大小，A是根据表达式A＝(max-min)*d确定，其中max表示相对擦除次数表中最大的数，n位标记的相对擦除次数表，max取值为2n，min表示相对擦除次数表中最小的数，min的值为0，d表示热数据块的写入比例系数，其中d的值根据固态硬盘写入数据的冷热性、剩余可用空间大小进行调节。
2.根据权利要求1所述的一种低内存消耗的闪存磨损均衡方法，其特征在于，所述误码阈值BER2大于BER1，BER1和BER2根据指数关系模型y＝aebx-1确定，其中y代表误码阈值，x为擦除次数，a，b为调整参数，其中芯片不同时，a，b取值不同。
3.根据权利要求2所述的一种低内存消耗的闪存磨损均衡方法，其特征在于,所述误码阈值为BER1时，x取值为擦除次数出厂最大值的十分之一，所述误码阈值为BER2时，x取值为擦除次数出厂最大值的十分之九。
4.根据权利要求1-3任一项所述的一种低内存消耗的闪存磨损均衡方法，其特征在于，所述第一阶段池内最大擦除次数的误码数小于所述误码阈值BER1，所述第二阶段池内最大擦除次数的误码数大于所述误码阈值BER1且小于所述误码阈值BER2，所述第三阶段池内最大擦除次数的误码数大于所述误码阈值BER2。
5.根据权利要求1所述的一种低内存消耗的闪存磨损均衡方法，其特征在于，所述第三阶段池内将所有的块分为冷数据块和更新数据块，其中冷数据块的写入优先权大于更新数据块。
CN201811033392.6A 2018-09-05 2018-09-05 一种低内存消耗的闪存磨损均衡方法 Active CN109524046B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811033392.6A CN109524046B (zh) 2018-09-05 2018-09-05 一种低内存消耗的闪存磨损均衡方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811033392.6A CN109524046B (zh) 2018-09-05 2018-09-05 一种低内存消耗的闪存磨损均衡方法

Publications (2)

Publication Number Publication Date
CN109524046A CN109524046A (zh) 2019-03-26
CN109524046B true CN109524046B (zh) 2021-04-23

Family

ID=65771174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811033392.6A Active CN109524046B (zh) 2018-09-05 2018-09-05 一种低内存消耗的闪存磨损均衡方法

Country Status (1)

Country Link
CN (1) CN109524046B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111949201A (zh) * 2019-05-17 2020-11-17 北京兆易创新科技股份有限公司 一种存储设备及其控制方法和控制装置
CN112256193A (zh) * 2020-09-16 2021-01-22 浙江大华存储科技有限公司 一种提高固态硬盘数据安全性的方法、装置和存储介质
CN112214168B (zh) * 2020-09-27 2022-10-11 湖南智存合壹信息科技有限公司 设定固态硬盘冷热数据的方法及数据存储系统
CN112328169B (zh) * 2020-10-20 2022-08-09 浙江大华存储科技有限公司 固态硬盘的磨损均衡方法、装置及计算机可读存储介质
CN112433674B (zh) * 2020-11-16 2021-07-06 连邦网络科技服务南通有限公司 一种计算机用数据迁移系统及方法
CN116661683B (zh) * 2023-05-10 2024-02-23 珠海妙存科技有限公司 一种闪存的磨损平衡管理方法、系统、设备及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017412A (en) * 2008-10-21 2010-05-01 Skymedi Corp Method of performing wear leveling with variable threshold
CN108205423A (zh) * 2016-12-20 2018-06-26 华为技术有限公司 一种物理硬盘磨损均衡方法、装置及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876616B2 (en) * 2007-11-12 2011-01-25 Cadence Design Systems, Inc. System and method for wear leveling utilizing a relative wear counter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017412A (en) * 2008-10-21 2010-05-01 Skymedi Corp Method of performing wear leveling with variable threshold
CN108205423A (zh) * 2016-12-20 2018-06-26 华为技术有限公司 一种物理硬盘磨损均衡方法、装置及系统

Also Published As

Publication number Publication date
CN109524046A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN109524046B (zh) 一种低内存消耗的闪存磨损均衡方法
US10725673B2 (en) Flash device access method, apparatus, and system
US8510637B2 (en) Data reading method, memory storage apparatus and memory controller thereof
CN106776109B (zh) 固态硬盘读错误检测装置及读不可纠错误原因的检测方法
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
TWI447733B (zh) 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
CN108052414B (zh) 一种提升ssd工作温度范围的方法及系统
US8775874B2 (en) Data protection method, and memory controller and memory storage device using the same
US8356152B2 (en) Initiative wear leveling for non-volatile memory
US8296501B2 (en) Memory management method for non-volatile memory and controller using the same
US9665481B2 (en) Wear leveling method based on timestamps and erase counts, memory storage device and memory control circuit unit
TWI585770B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US8332696B2 (en) Defect management method for storage medium and system thereof
US9563498B2 (en) Method for preventing read-disturb errors, memory control circuit unit and memory storage apparatus
CN107590021B (zh) 一种降低闪存误码率的编、解码器和编、解码方法
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
US8972653B2 (en) Memory management method, and memory controller and memory storage apparatus using the same
KR20100102925A (ko) 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
CN107204204A (zh) 固态储存装置的断电期间估计方法
CN102880554B (zh) 提高闪存芯片存储效率的方法、闪存存储系统及其控制器
US10956074B2 (en) Data storage method, memory storage device and memory control circuit unit
US9236148B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
US11010290B2 (en) Method for reading management information according to updating data reflecting both of host write and data merge, memory storage device and memory control circuit unit
CN109378027A (zh) 固态储存装置的控制方法
CN109992443B (zh) 一种nand闪存数据检查方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220609

Address after: 518000 zone a, floor 1, building A1, Shenzhen digital technology park, No. 17, Gaoxin South seventh Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen, Guangdong

Patentee after: SHENZHEN SILICONGO MICROELECTRONICS Co.,Ltd.

Address before: 510006 Dongfeng East Road, Yuexiu District, Guangzhou, Guangdong 729

Patentee before: GUANGDONG University OF TECHNOLOGY

TR01 Transfer of patent right