CN109522260A - 一种单总线通讯信号中继电路 - Google Patents

一种单总线通讯信号中继电路 Download PDF

Info

Publication number
CN109522260A
CN109522260A CN201811563212.5A CN201811563212A CN109522260A CN 109522260 A CN109522260 A CN 109522260A CN 201811563212 A CN201811563212 A CN 201811563212A CN 109522260 A CN109522260 A CN 109522260A
Authority
CN
China
Prior art keywords
connect
input terminal
comparator
output end
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811563212.5A
Other languages
English (en)
Other versions
CN109522260B (zh
Inventor
周荣
吴军
王龙胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Luzhiyao Technology Co Ltd
Original Assignee
Suzhou Luzhiyao Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Luzhiyao Technology Co Ltd filed Critical Suzhou Luzhiyao Technology Co Ltd
Priority to CN201811563212.5A priority Critical patent/CN109522260B/zh
Publication of CN109522260A publication Critical patent/CN109522260A/zh
Application granted granted Critical
Publication of CN109522260B publication Critical patent/CN109522260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开一种单总线通讯信号中继电路,第一上拉电阻和第一比较单元同相输入端与主机接口端连接;第一信号整形单元输入端与第一比较单元输出端连接;第一基准信号产生单元输入端与第一比较单元输出端连接;第二上拉电阻和第一信号整形单元与从机接口端连接;第二比较单元同相输入端与从机接口端连接,第二比较单元的反相输入端与第一基准信号产生单元的输出端连接;第二信号整形单元输入端与第二比较单元输出端连接,第二信号整形单元输出端与主机接口端连接;第二基准信号产生单元输入端与第二比较单元输出端连接,第二基准信号产生单元输出端与第一比较单元反相输入端连接。本发明解决了单总线通讯过程中易受信号干扰的技术问题。

Description

一种单总线通讯信号中继电路
技术领域
本发明涉及通讯技术领域,具体涉及一种单总线通讯信号中继电路。
背景技术
目前常用的微机与外设之间进行数据传输的串行总线主要有I2C总线、SPI总线和SCI总线。其中I2C总线以同步串行2线方式进行通信(一条时钟线,一条数据线),SPI总线则以同步串行3线方式进行通信(一条时钟线,一条数据输入线,一条数据输出线),而SCI总线是以异步方式进行通信(一条数据输入线,一条数据输出线)的。这些总线至少需要两条或两条以上的信号线。近年来,推出了一项特有的单总线(1-Wire Bus)技术。该技术与上述总线不同,它采用单根信号线,既可传输时钟,又能传输数据,而且数据传输是双向的,因而这种单总线技术具有线路简单,硬件开销少,成本低廉,便于总线扩展和维护等优点。
单总线适用于单主机系统,能够控制一个或多个从机设备。主机可以是微控制器,从机可以是单总线器件,它们之间的数据交换只通过一条信号线。当只有一个从机设备时,系统可按单节点系统操作;当有多个从设备时,系统则按多节点系统操作。
但目前这种单总线通讯方式存在中继能力不足、易受信号干扰的弊端。
发明内容
本发明的一个目的是解决至少上述问题,并提供至少后面将说明的优点。
本发明的目的是提供一种单总线通讯信号中继电路,通过在主机端和从机端分别设置信号整形单元,提高信号传输的中继能力,提高信号驱动能力,解决了单总线通讯过程中易受信号干扰的技术问题。
为了实现根据本发明的这些目的和其他优点,提供了一种单总线通讯信号中继电路,包括:
第一上拉电阻,其与主机接口端连接;
第一比较单元,其同相输入端与所述主机接口端连接,所述第一比较单元的反相输入端连接一第一基准电压;
第一信号整形单元,其输入端与所述第一比较单元输出端连接;
第二上拉电阻,其与从机接口端连接,所述第一信号整形单元的输出端与所述从机接口端连接;
第二比较单元,其同相输入端与所述从机接口端连接,所述第二比较单元的反相输入端连接一第二基准电压;
第二信号整形单元,其输入端与所述第二比较单元输出端连接,所述第二信号整形单元的输出端与所述主机接口端连接。
优选的,还包括第一基准信号产生单元,其输入端与所述第一比较单元输出端连接,所述第二比较单元的反相输入端与所述第一基准信号产生单元的输出端连接;
优选的,还包括第二基准信号产生单元,其输入端与所述第二比较单元输出端连接,所述第二基准信号产生单元的输出端与所述第一比较单元的反相输入端连接。
优选的,所述第一比较单元包括:
第一二极管,其阴极与所述主机接口端连接;
第一比较器,其同相输入端与所述第一二极管阳极连接,所述第一比较器的反相输入端与所述第二基准信号产生单元的输出端连接;
第一电阻,其第一端与电源端连接,所述第一电阻的第二端与所述第一比较器的同相输入端连接。
优选的,所述第一信号整形单元包括:
第二比较器,其同相输入端与所述第一比较器的输出端连接,所述第二比较器的输出端与所述从机接口端连接;
第二电阻,其第一端与电源端连接,所述第二电阻的第二端与所述第二比较器的同相输入端连接;
第一分压电路,其包括串联的第三电阻和第四电阻,所述第一分压电路的输入端与电源端连接,所述第一分压电路的输出端与所述第二比较器的反相输入端连接。
优选的,所述第一基准信号产生单元包括:
第一缓冲器,其输入端与所述第一比较器的输出端连接;
第二分压电路,其包括串联设置的第五电阻和第六电阻,所述第二分压电路的输入端与所述第一缓冲器的输出端连接。
优选的,所述第二比较单元包括:
第二二极管,其阴极与所述从机接口端连接;
第三比较器,其同相输入端与所述第二二极管阳极连接,所述第三比较器的反相输入端与所述第二分压电路的输出端连接;
第七电阻,其第一端与电源端连接,所述第七电阻的第二端与所述第三比较器的同相输入端连接。
优选的,所述第二信号整形单元包括:
第四比较器,其同相输入端与所述第三比较器的输出端连接,所述第四比较器的输出端与所述主机接口端连接;
第八电阻,其第一端与电源端连接,所述第八电阻的第二端与所述第四比较器的同相输入端连接;
第三分压电路,其包括串联的第九电阻和第十电阻,所述第三分压电路的输入端与电源端连接,所述第三分压电路的输出端与所述第四比较器的反相输入端连接。
优选的,所述第二基准信号产生单元包括:
第二缓冲器,其输入端与所述第三比较器的输出端连接;
第四分压电路,其包括串联设置的第十一电阻和第十二电阻,所述第四分压电路的输入端与所述第二缓冲器的输出端连接,所述第四分压电路的输出端与所述第一比较器的反相输入端连接。
与现有技术相比,本发明包含的有益效果在于:
1、本发明通过在主机端和从机端分别设置信号整形单元,发送信号通过信号整形增强后进行长距离传输,增加了信号长距离传输能力;
2、降低了信号传输误码率,提高了单总线信号传输的可靠性;
3、通过基准信号产生单元的变化基准,提高了信号在传输过程的稳定性。
本发明的其它优点、目标和特征将部分通过下面的说明体现,部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
图1是本发明的电路图。
具体实施方式
下面结合附图对本发明做进一步的详细说明,以令本领域技术人员参照说明文字能够据以实施。
如图1所示,本发明提供了一种单总线通讯信号中继电路,包括主机收发电路和从机收发电路,主机收发电路包括第一上拉电阻Rup1、第一比较单元、第一信号整形单元和第一基准信号产生单元。从机收发电路包括第二上拉电阻Rup2、第二比较单元、第二信号整形单元和第二基准信号产生单元。
第一上拉电阻Rup1与主机接口端SBUS1连接,正常状态下,通过第一上拉电阻Rup1将主机接口端SBUS1的电压保持在高电平。
第一比较单元连接在主机接口端SBUS1与第一信号整形单元之间,具体的,所述第一比较单元包括:第一二极管D1、第一比较器OP1和第一电阻R1,第一二极管D1的阴极与所述主机接口端SBUS1连接,第一比较器OP1的同相输入端与所述第一二极管D1阳极连接,通过第一二极管D1避免主机的接收信号对第一比较单元产生干扰。所述第一比较器OP1的反相输入端与所述第二基准信号产生单元的输出端连接。第一电阻R1的第一端与电源端Vcc连接,所述第一电阻R1的第二端与所述第一比较器OP1的同相输入端连接,正常状态下,为第一比较器OP1的同相输入端提供高电平信号。
本实施例中,各个电源端Vcc的电压为5V,各个电阻的阻值可以相等。
第一信号整形单元的输入端与所述第一比较单元输出端连接,具体的,所述第一信号整形单元包括:第二比较器OP2、第二电阻R2和第一分压电路。第二比较器OP2的同相输入端与所述第一比较器OP1的输出端连接,所述第二比较器OP2的输出端与所述从机接口端SBUS2连接,主机的输入信号通过第二比较器OP2的输出端传送至从机接口端SBUS2。
第二电阻R2的第一端与电源端Vcc连接,所述第二电阻R2的第二端与所述第二比较器OP2的同相输入端连接,正常状态下,将第二比较器OP2的同相输入端保持在高电平状态。
第一分压电路包括串联的第三电阻R3和第四电阻R4,所述第一分压电路的输入端与电源端Vcc连接,所述第一分压电路的输出端与所述第二比较器OP2的反相输入端连接,将第四电阻R4上的电压作为第二比较器OP2反相输入端的输入电压。
第一信号整形单元对第一比较器OP1的输出信号进行整形,第一比较器OP1的输出信号通过第一信号整形单元整形后输出,并传送至从机接口端SBUS2。信号经过整形后,驱动能力更强,相当于对信号进行了中继加强处理,增加了信号的抗干扰能力,且传输距离更长,且提高了远距离传输的准确性。
第一基准信号产生单元的输入端与所述第一比较单元输出端连接;具体的,所述第一基准信号产生单元包括:第一缓冲器U1和第二分压电路。第一缓冲器U1输入端与所述第一比较器OP1的输出端连接;第二分压电路包括串联设置的第五电阻R5和第六电阻R6,第五电阻R5的第一端与所述第一缓冲器U1的输出端连接,第六电阻R6的第二端接地。
从机收发电路与主机收发电路结构一致,且从机收发电路与主机收发电路交错对称设置。具体的,第二上拉电阻Rup2与从机接口端SBUS2连接,所述第一信号整形单元的输出端与所述从机接口端SBUS2连接,将主机发送的信号依次经过比较和整形后传送至从机接口端SBUS2。
第二比较单元的同相输入端与所述从机接口端SBUS2连接,所述第二比较单元的反相输入端与所述第一基准信号产生单元的输出端连接。具体的,所述第二比较单元包括:第二二极管D2、第三比较器OP3和第七电阻R7,第二二极管D2的阴极与所述从机接口端SBUS2连接;第三比较器OP3的同相输入端与所述第二二极管D2阳极连接,所述第三比较器OP3的反相输入端与所述第二分压电路的输出端连接,也就是与第五电阻R5和第六电阻R6的共接点连接。
第七电阻R7的第一端与电源端Vcc连接,所述第七电阻R7的第二端与所述第三比较器OP3的同相输入端连接。
第二信号整形单元的输入端与所述第二比较单元输出端连接,所述第二信号整形单元的输出端与所述主机接口端SBUS1连接,将从机发送的信号依次经过比较和整形后传送至主机接口端SBUS1。
所述第二信号整形单元包括:第四比较器OP4、第八电阻R8和第三分压电路。第四比较器OP4的同相输入端与所述第三比较器OP3的输出端连接,所述第四比较器OP4的输出端与所述主机接口端SBUS1连接;第八电阻R8的第一端与电源端Vcc连接,所述第八电阻R8的第二端与所述第四比较器OP4的同相输入端连接。
第三分压电路包括串联的第九电阻R9和第十电阻R10,所述第三分压电路的输入端与电源端Vcc连接,所述第三分压电路的输出端与所述第四比较器OP4的反相输入端连接,将第十电阻R10上的电压作为第四比较器OP4反相输入端的输入电压。
第二信号整形单元对第三比较器OP3的输出信号进行整形,第三比较器OP3的输出信号通过第一信号整形单元整形后输出,并传送至主机接口端SBUS1。信号经过整形后,驱动能力更强,相当于对信号进行了中继加强处理,增加了信号的抗干扰能力,且传输距离更长,且提高了远距离传输的准确性。
第二基准信号产生单元的输入端与所述第二比较单元输出端连接,所述第二基准信号产生单元的输出端与所述第一比较单元的反相输入端连接。
所述第二基准信号产生单元包括:第二缓冲器U2和第四分压电路,第二缓冲器U2的输入端与所述第三比较器OP3的输出端连接;第四分压电路包括串联设置的第十一电阻R11和第十二电阻R12,所述第四分压电路的输入端与所述第二缓冲器U2的输出端连接,所述第四分压电路的输出端与所述第一比较器OP1的反相输入端连接。
工作过程如下:
当主机接口端SBUS1发出高电平信号时,即第一上拉电阻Rup1将电压上拉至高电平,输入至第一比较器OP1的同相输入端,第一比较器OP1输出高电平,第一比较器OP1的输出高电平信号经过第一信号整形单元整形后输出,将主机接口端SBUS1发出的高电平信号传送至从机接口端SBUS2。也就是说第一比较器OP1输出的高电平信号经过第一信号整形单元整形后,驱动能力更强,易于远距离传输,且具有更强的抗干扰能力,提高信号传输的准确性,本发明中,信号整形单元起到了信号中继输出的作用。
同时,第一比较器OP1输出的高电平信号,传送至第一基准信号产生单元的输入端,使得第一基准信号产生单元输出高电平,也就是第五电阻R5和第六电阻R6之间输出高电平至第三比较器OP3的反相输入端,使得第三比较器OP3输出低电平信号,并传送至第二基准信号产生单元的输入端,使得第二基准信号产生单元输出低电平,也就是第十一电阻R11和第十二电阻R12之间输出低电平至第一比较器OP1的反相输入端,将第一比较器OP1的反相输入端保持在低电平,使得第一比较器OP1稳定输出高电平信号,最终从机接口端SBUS2保持接收高电平信号。
当主机接口端SBUS1发出低电平信号时,只需将主机接口端SBUS1下拉至低电平即可,此时,输入低电平信号输入至第一比较器OP1的同相输入端,第一比较器OP1输出低电平,第一比较器OP1的输出低电平信号经过第一信号整形单元整形后输出,将主机接口端SBUS1发出的低电平信号传送至从机接口端SBUS2。
同时,第一比较器OP1输出的低电平信号,传送至第一基准信号产生单元的输入端,使得第一基准信号产生单元输出低电平,也就是第五电阻R5和第六电阻R6之间输出低电平至第三比较器OP3的反相输入端,使得第三比较器OP3输出高电平信号,并传送至第二基准信号产生单元的输入端,使得第二基准信号产生单元输出高电平,也就是第十一电阻R11和第十二电阻R12之间输出高电平至第一比较器OP1的反相输入端,将第一比较器OP1的反相输入端保持在高电平,使得第一比较器OP1稳定输出低电平信号,最终从机接口端SBUS2保持接收低电平信号。
在上述过程中,基准信号产生单元输出端的基准发生变化,以保持信号传输的稳定性。
当从机接口端SBUS2发送信号,主机接口端SBUS1接收信号时,工作过程与上述主机接口端SBUS1发送信号至从机接口端SBUS2的过程一致。
由上所述,本发明通过在主机端和从机端分别设置信号整形单元,起到信号中继作用,发送信号通过信号整形增强后进行长距离传输,增加了信号长距离传输能力。同时,降低了信号传输误码率,提高了单总线信号传输的可靠性。并且,通过基准信号产生单元的变化基准,提高了信号在传输过程的稳定性。
尽管本发明的实施方案已公开如上,但其并不仅仅限于说明书和实施方式中所列运用,它完全可以被适用于各种适合本发明的领域,对于熟悉本领域的人员而言,可容易的实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本发明并不限于特定的细节和这里示出与描述的图例。

Claims (9)

1.一种单总线通讯信号中继电路,其特征在于,包括:
第一上拉电阻,其与主机接口端连接;
第一比较单元,其同相输入端与所述主机接口端连接,所述第一比较单元的反相输入端连接一第一基准电压;
第一信号整形单元,其输入端与所述第一比较单元输出端连接;
第二上拉电阻,其与从机接口端连接,所述第一信号整形单元的输出端与所述从机接口端连接;
第二比较单元,其同相输入端与所述从机接口端连接,所述第二比较单元的反相输入端连接一第二基准电压;
第二信号整形单元,其输入端与所述第二比较单元输出端连接,所述第二信号整形单元的输出端与所述主机接口端连接。
2.如权利要求1所述的单总线通讯信号中继电路,其特征在于,还包括第一基准信号产生单元,其输入端与所述第一比较单元输出端连接,所述第二比较单元的反相输入端与所述第一基准信号产生单元的输出端连接。
3.如权利要求2所述的单总线通讯信号中继电路,其特征在于,还包括第二基准信号产生单元,其输入端与所述第二比较单元输出端连接,所述第二基准信号产生单元的输出端与所述第一比较单元的反相输入端连接。
4.如权利要求3所述的单总线通讯信号中继电路,其特征在于,所述第一比较单元包括:
第一二极管,其阴极与所述主机接口端连接;
第一比较器,其同相输入端与所述第一二极管阳极连接,所述第一比较器的反相输入端与所述第二基准信号产生单元的输出端连接;
第一电阻,其第一端与电源端连接,所述第一电阻的第二端与所述第一比较器的同相输入端连接。
5.如权利要求4所述的单总线通讯信号中继电路,其特征在于,所述第一信号整形单元包括:
第二比较器,其同相输入端与所述第一比较器的输出端连接,所述第二比较器的输出端与所述从机接口端连接;
第二电阻,其第一端与电源端连接,所述第二电阻的第二端与所述第二比较器的同相输入端连接;
第一分压电路,其包括串联的第三电阻和第四电阻,所述第一分压电路的输入端与电源端连接,所述第一分压电路的输出端与所述第二比较器的反相输入端连接。
6.如权利要求5所述的单总线通讯信号中继电路,其特征在于,所述第一基准信号产生单元包括:
第一缓冲器,其输入端与所述第一比较器的输出端连接;
第二分压电路,其包括串联设置的第五电阻和第六电阻,所述第二分压电路的输入端与所述第一缓冲器的输出端连接。
7.如权利要求6所述的单总线通讯信号中继电路,其特征在于,所述第二比较单元包括:
第二二极管,其阴极与所述从机接口端连接;
第三比较器,其同相输入端与所述第二二极管阳极连接,所述第三比较器的反相输入端与所述第二分压电路的输出端连接;
第七电阻,其第一端与电源端连接,所述第七电阻的第二端与所述第三比较器的同相输入端连接。
8.如权利要求7所述的单总线通讯信号中继电路,其特征在于,所述第二信号整形单元包括:
第四比较器,其同相输入端与所述第三比较器的输出端连接,所述第四比较器的输出端与所述主机接口端连接;
第八电阻,其第一端与电源端连接,所述第八电阻的第二端与所述第四比较器的同相输入端连接;
第三分压电路,其包括串联的第九电阻和第十电阻,所述第三分压电路的输入端与电源端连接,所述第三分压电路的输出端与所述第四比较器的反相输入端连接。
9.如权利要求8所述的单总线通讯信号中继电路,其特征在于,所述第二基准信号产生单元包括:
第二缓冲器,其输入端与所述第三比较器的输出端连接;
第四分压电路,其包括串联设置的第十一电阻和第十二电阻,所述第四分压电路的输入端与所述第二缓冲器的输出端连接,所述第四分压电路的输出端与所述第一比较器的反相输入端连接。
CN201811563212.5A 2018-12-20 2018-12-20 一种单总线通讯信号中继电路 Active CN109522260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811563212.5A CN109522260B (zh) 2018-12-20 2018-12-20 一种单总线通讯信号中继电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811563212.5A CN109522260B (zh) 2018-12-20 2018-12-20 一种单总线通讯信号中继电路

Publications (2)

Publication Number Publication Date
CN109522260A true CN109522260A (zh) 2019-03-26
CN109522260B CN109522260B (zh) 2024-07-02

Family

ID=65796515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811563212.5A Active CN109522260B (zh) 2018-12-20 2018-12-20 一种单总线通讯信号中继电路

Country Status (1)

Country Link
CN (1) CN109522260B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113792005A (zh) * 2021-08-12 2021-12-14 芯海科技(深圳)股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183919A1 (en) * 2006-12-21 2008-07-31 Hendon Semiconductors Pty. Ltd. Simple Bus Buffer
US20100005214A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhancing bus efficiency in a memory system
CN102693205A (zh) * 2012-05-11 2012-09-26 杭州硅星科技有限公司 数据传输及供电装置及其数据传输及供电方法
CN203445844U (zh) * 2013-09-29 2014-02-19 杭州宇控科技有限公司 一种Mbus解码电路
CN205450134U (zh) * 2015-12-16 2016-08-10 Tcl通力电子(惠州)有限公司 Hdmi-cec功能检测电路和hdmi-cec功能测试工装
CN209248523U (zh) * 2018-12-20 2019-08-13 苏州路之遥科技股份有限公司 一种单总线通讯信号中继电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183919A1 (en) * 2006-12-21 2008-07-31 Hendon Semiconductors Pty. Ltd. Simple Bus Buffer
US20100005214A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhancing bus efficiency in a memory system
CN102693205A (zh) * 2012-05-11 2012-09-26 杭州硅星科技有限公司 数据传输及供电装置及其数据传输及供电方法
CN203445844U (zh) * 2013-09-29 2014-02-19 杭州宇控科技有限公司 一种Mbus解码电路
CN205450134U (zh) * 2015-12-16 2016-08-10 Tcl通力电子(惠州)有限公司 Hdmi-cec功能检测电路和hdmi-cec功能测试工装
CN209248523U (zh) * 2018-12-20 2019-08-13 苏州路之遥科技股份有限公司 一种单总线通讯信号中继电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113792005A (zh) * 2021-08-12 2021-12-14 芯海科技(深圳)股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备
CN113792005B (zh) * 2021-08-12 2024-04-19 芯海科技(深圳)股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备

Also Published As

Publication number Publication date
CN109522260B (zh) 2024-07-02

Similar Documents

Publication Publication Date Title
CN109525475A (zh) 一种单总线通讯信号隔离电路
CN101572642B (zh) 一种rs485通讯电路
CN105262490B (zh) 基于曼彻斯特编解码自适应系统及其方法
CN111162815B (zh) 一种全双工通信电路及全双工通信装置
CN201118630Y (zh) 一种光电隔离的无极性两芯线通讯总线收发器
CN103926862B (zh) 用于智能仪表通讯的微功耗M-bus从机端电路的通讯方法
CN209248523U (zh) 一种单总线通讯信号中继电路
CN109522260A (zh) 一种单总线通讯信号中继电路
CN209250665U (zh) 一种单总线通讯信号隔离电路
CN105160862A (zh) M-bus从机通信电路
CN209250666U (zh) 一种具有监测功能的单总线通讯信号隔离电路
CN109726160A (zh) 一种具有监测功能的单总线通讯信号中继电路
CN209250667U (zh) 一种具有监测功能的单总线通讯信号增强电路
CN112202573B (zh) 一种二线制的供电、组网通信系统
CN214480279U (zh) Mbus主机发送电路和mbus总线系统
CN109586750A (zh) 一种单总线通讯信号增强电路
CN108089481A (zh) 一种基于can/lin的汽车检测系统电路
CN109474505B (zh) 一种具有监测功能的单总线通讯信号增强电路
CN211349345U (zh) 一种全双工通信电路及全双工通信装置
CN108667707B (zh) 基于交流高压高频的双向高速通信装置
CN210691307U (zh) 一种低成本远距离串口通信电路及装置
CN207382310U (zh) 一种M-Bus主机收发装置
CN207720136U (zh) 基于两相三线或三相三线通讯的耦合电路、采集器及系统
CN207691822U (zh) 基于4-20mA电流环的双向数字通讯系统
CN201985886U (zh) 一种二线制从机电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant