CN109510699B - 一种六维离散超混沌系统及六维离散超混沌信号发生器 - Google Patents

Abstract

一种六维离散超混沌系统及六维离散超混沌信号发生器，属于混沌信号发生器设计领域。解决现有混沌系统在数字域中抗退化能力差、安全性低以及连续时间混沌系统需要经过离散化才能在FPGA等数字器件中实现等问题。六维离散超混沌系统由六个离散状态方程产生，用于输出六组混沌序列；六维离散超混沌信号发生器包括电源单元、时钟单元、复位单元、用于生成六维离散超混沌系统的FPGA数字电路单元、下载单元和输出端口。由于该混沌信号发生器具有六个较大的正李氏指数，产生的信号非线性程度更大，信号变量的时间序列更加不可预测，并且多个信号变量和系统参数使密钥空间更大，将其应用于保密通信和图像加密领域可以大大增强系统的安全性，提高通信的保密性。

Description

一种六维离散超混沌系统及六维离散超混沌信号发生器

技术领域

本发明涉及一种六维离散超混沌信号发生器，属于混沌信号发生器设计技术领域。

背景技术

混沌作为非线性动力学系统中一种特殊的运动形式，是一种在确定性系统中产生的具有类随机性的动力学行为。由于混沌具有对初始值的敏感性、类噪声的宽带谱特性和内在随机性等特征，使得混沌在图像加密和保密通信领域展现出巨大的潜力。文献[基于Logistic混沌映射的图像加密系统及FPGA实现]使用Logistic混沌序列对图像进行加密，但是由于混沌系统维数较低将其应用到加密系统中，存在密钥空间小、抗攻击性不强的问题。另外，传统的连续时间混沌系统必须经过特定算法离散化后才能在FPGA等数字器件上实现，增加了系统的复杂性和实现难度。文献[基于龙格库塔算法和可编程门阵列技术的混沌系统实现]对四阶网格状多卷波混沌系统和Lorenz混沌利用FPGA进行实现，但是采用的龙格库塔算法存在复杂度高、执行时间长的问题。并且混沌系统在数字域中存在退化问题，主要表现为：正李氏指数会发生简并，其结果是正李氏指数简并为负李氏指数；有限精度效应导致混沌系统产生的序列周期重复。仅通过提高计算精度的抗退化效果并不明显，需要从维数和精度两个方面同时解决这个问题。特别是，在计算精度确定的条件下，正李氏指数无简并的高维混沌系统的抗退化能力要明显优于低维系统。

发明内容

本发明提出了一种六维离散超混沌系统及六维离散超混沌信号发生器，为了解决现有混沌系统在数字域中抗退化能力差、安全性低以及连续时间混沌系统需要经过离散化才能在FPGA等数字器件中实现等问题。

本发明为解决上述问题采取的技术方案是：

一种六维离散超混沌系统，该系统由六个离散状态方程产生，用于输出六组混沌序列，其对应的数学模型为：

式中，x(n)、y(n)、z(n)、q(n)、w(n)、p(n)为上一次(当前时刻)迭代运算得到的状态变量，x(n+1)、y(n+1)、z(n+1)、q(n+1)、w(n+1)、p(n+1)为下一次(下一时刻)迭代运算得到的状态变量；mod(·,·)表示取模运算，即表示括号中前者对后者取模。

一种基于上述六维离散超混沌系统的六维离散超混沌信号发生器，所述混沌信号发生器包括电源单元、时钟单元、复位单元、FPGA数字电路单元、JTAG下载单元和输出端口；电源单元用于为FPGA数字电路单元供电；时钟单元用于为FPGA数字电路单元提供时钟信号；复位单元用于FPGA数字电路单元的硬件复位：在对FPGA数字电路单元作上电或者复位操作时，FPGA数字电路单元的时序逻辑部分的寄存器按照设定的初值输出，并会在主时钟的上升沿时更新寄存器内的值；FPGA数字电路单元用于生成六维离散超混沌系统，从而对应产生六路离散超混沌信号；JTAG下载单元用于烧写程序。

所述FPGA数字电路单元部分包括：PLL分频单元、混沌信号生成单元和输出选择单元；PLL分频单元用于为混沌信号生成单元、输出选择单元提供时钟信号；混沌信号生成单元用于混沌系统初始值给定、六维离散超混沌系统数学模型的描述以及输出迭代值和标志信号；输出选择单元用于选择输出截取后的迭代值。

所述混沌信号生成单元用于六维离散超混沌系统数学模型的描述，包括浮点数乘法运算、浮点数加法运算、取模运算、输出值和反馈值截取以及输出值校正；使用Verilog语言编写状态机实现上述运算，状态机包括：

S0状态：在主时钟的上升沿，时序逻辑电路检测到状态为S0，则将输出标志信号置低，计算方程组中各个方程的第一、二、三、四、五、六项，作浮点数乘法运算，同时计算第七项的取模运算，并将计算结果输入寄存器暂存，同时状态机跳转到S1状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转；

S1状态：在主时钟的上升沿，时序逻辑电路检测到状态为S1，则将S0状态计算得到的7组结果按照方程(1)分别依次进行求和，作浮点数加法、减法运算，并将结果输入寄存器暂存，同时状态机跳转到S2状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S2状态：在主时钟的上升沿，时序逻辑电路检测到状态为S2，则将S1状态计算得到的6个结果分别作两种运算：一是按精度对6个结果作截取，计算结果为100bits的二进制数，最高位作为符号位，取符号位作为截取结果的最高位，取第68bit到第20bit作为截取结果的剩余位，最终截取结果为50bits，并将结果输入寄存器暂存，作为S0状态计算的迭代值，二是对6个结果作输出校正，每个结果均加上相同的校正值，同时对计算结果作相同精度截取，并将结果输入另外一组寄存器暂存，作为S3状态的迭代值，同时状态机跳转到S9状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S3状态：在主时钟的上升沿，时序逻辑电路检测到状态为S3，则将S2状态校正后的6个状态变量的高32位结果输出，并将输出标志信号置高，同时状态机跳转到S0状态，作下一轮迭代计算，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态。

所述FPGA数字电路单元实现所使用的FPGA芯片为Cyclone IV系列，型号为EP4CE115F29C7N。

所述信号发生器还包括独立按键，独立按键用于切换六路离散超混沌信号输出，FPGA数字电路单元同一时刻通过输出端口输出一路离散超混沌信号。

本发明的优点在于：所提出的系统维数高，具有较多的系统参数，能够产生更多混沌状态变量，密钥空间更大，并且具有六个较大的正李氏指数，产生的混沌信号的非线性程度更大，更加不可预测，应用于图像加密和保密通信领域，能够增强系统的安全性；该系统是一个高维无简并混沌系统，维数等于正李氏指数个数，抗退化能力显著增强；该混沌信号发生器可以直接在FPGA等数字器件上实现，不需要经过离散化；混沌信号发生器在FPGA上使用Verilog编程实现浮点数乘法、浮点数加法和取模运算，能够根据实际要求，更方便的修改参数和扩展维数。

该混沌信号发生器能够应用于保密通信和图像加密领域，由于具有六个较大的正李氏指数，产生的信号非线性程度更大，信号变量的时间序列更加不可预测，并且多个信号变量和系统参数使密钥空间更大，基于以上特点，可以大大增强系统的安全性，提高通信的保密性。

本发明提出了一种六维离散超混沌信号发生器，具有六个较大正李氏指数，并且维数等于正李氏指数个数，是一个无简并高维离散混沌系统，能显著增强系统的抗退化能力。与一般的混沌系统相比，可以大大提高系统的安全性，并且能够直接在FPGA上实现，不需要经过离散化，输出的数字混沌信号可以直接用于图像加密和保密通信，具有良好的应用前景。

附图说明

图1为本发明的整体结构框图；

图2为本发明混沌信号发生器中FPGA数字电路单元部分的RTL图(寄存器传输级)；

图3为本发明混沌信号发生器中混沌信号生成单元的状态机图；

图4为本发明具体实施方式三的X-Y相图；

图5为本发明具体实施方式三的Y-Z相图；

图6为本发明具体实施方式三的Z-Q相图；

图7为本发明具体实施方式三的X-P相图；

图8为本发明具体实施方式三的Y-W相图；

图9为本发明具体实施方式三的Z-P相图；

图10为本发明具体实施方式三的Q-P相图；

图11为本发明具体实施方式三的Y-P相图；

图12为本发明具体实施方式三的X-W相图；

图13为数学模型(1)的Lyapunov指数图，图中横坐标表示迭代次数，纵坐标表示指数值；图中的曲线由上至下分别为LE₁、LE₂、LE₃、LE₄、LE₅、LE₆表示六个Lyapunov指数的值，横坐标下边的由左至右的六个数分别表示六条曲线最后时刻得到的Lyapunov指数值的大小。

图14为本发明添加独立按键模块后的整体功能框图。

具体实施方式

具体实施方式一：本发明涉及一种六维离散超混沌信号发生器，该信号发生器由六个离散状态方程产生，用于输出六路混沌信号，其对应的数学模型为：

式中，x(n)、y(n)、z(n)、q(n)、w(n)、p(n)为上一次迭代运算得到的状态变量，x(n+1)、y(n+1)、z(n+1)、q(n+1)、w(n+1)、p(n+1)为下一次迭代运算得到的状态变量；mod(·,·)表示取模运算，即前者对后者取模。

具体实施方式二：如图1、图2、图3和图14所示，下面结合附图对本发明作进一步详细说明：

一种基于上述六维离散超混沌系统的六维离散超混沌信号发生器，

所述混沌信号发生器包括电源单元、时钟单元、复位单元、FPGA数字电路单元、JTAG下载单元和输出端口；电源单元用于为FPGA数字电路单元供电；时钟单元用于为FPGA数字电路单元提供时钟信号；复位单元用于FPGA数字电路单元的硬件复位：在对FPGA数字电路单元做上电或者复位操作时，FPGA数字电路单元的时序逻辑部分的寄存器按照设定的初值输出，并会在主时钟的上升沿时更新寄存器内的值；FPGA数字电路单元用于生成六维离散超混沌系统，从而对应产生六路离散超混沌信号；JTAG下载单元用于烧写程序。FPGA数字电路单元用于生成六维离散超混沌系统；JTAG下载单元用于烧写程序；独立按键用于切换六路混沌信号输出，由于FPGA资源有限，同一时刻只能输出一路混沌信号；输出端口用于输出一路混沌信号。

由于具有六个较大的正李氏指数，产生的信号非线性程度更大，信号变量的时间序列更加不可预测，并且多个信号变量和系统参数使密钥空间更大，将其应用于保密通信和图像加密领域可以大大增强系统的安全性，提高通信的保密性。

具体实施方式三：本发明涉及一种六维离散超混沌信号发生器，其FPGA数字电路单元部分包括：PLL分频单元、混沌信号生成单元、输出选择单元。PLL分频单元用于为混沌信号生成单元、输出选择单元提供时钟信号；混沌信号生成单元用于混沌系统初始值给定、混沌系统数学模型的描述以及输出迭代值和标志信号；输出选择单元用于选择输出截取后的迭代值。

本发明涉及一种六维离散超混沌信号发生器，结合图2进一步说明：

1、PLL分频单元：在图2中表示为system_ctrl_pll:sys_ctrl_pll_inst，共有4个端口：时钟输入端口clk(50MHz)和复位输入端口rst_n，分频时钟输出端口clk_c0(24MHz)和系统复位输出端口sys_rst_n；

2、混沌信号生成单元：在图2中表示为Discrete_6d_chaos:Discrete_6d_chao_inst，共有9个端口：时钟输入端口clk和复位输入端口rst_n，混沌信号输出端口X[31:0]、Y[31:0]、Z[31:0]、Q[31:0]、W[31:0]、P[31:0]和使能信号输出端口out_en；

3、输出选择单元：在图2中表示为key_select:key_select，共有15个端口：系统时钟输入端口clk以及复位输入端口rst_n，混沌信号输入端口X[31:0]、Y[31:0]、Z[31:0]、Q[31:0]、W[31:0]、P[31:0]，独立按键输入端口key_0、key_1、key_2、key_3、key_4、key_5，混沌信号输出端口chaos_at[31:0]；

4、FPGA时钟输入引脚clk连接system_ctrl_pll:system_ctrl_pll_inst输入端口clk，FPGA硬件复位输入引脚rst_n连接system_ctrl_pll:system_ctrl_pll_inst输入端口rst_n，FPGA的按键输入引脚key_0、key_1、key_2、key_3、key_4、key_5分别连接key_select:key_select的输入端口key_0、key_1、key_2、key_3、key_4、key_5；system_ctrl_pll:system_ctrl_pll_inst输出端口clk_c0连接Discrete_6d_chaos:Discrete_6d_chao_inst的时钟输入端口clk，system_ctrl_pll:system_ctrl_inst输出端口sys_rst_n分别连接Discrete_6d_chaos:Discrete_6d_chao_inst和key_select:key_select复位输入端口rst_n；Discrete_6d_chaos:Discrete_6d_chao_inst输出端口X[31:0]、Y[31:0]、Z[31:0]、Q[31:0]、W[31:0]、P[31:0]分别连接key_select:key_select输入端口X[31:0]、Y[31:0]、Z[31:0]、Q[31:0]、W[31:0]、P[31:0]，Discrete_6d_chaos:Discrete_6d_chao_inst输出端口out_en分别连接FPGA输出引脚out_en和key_select:key_select输入引脚out_en；key_select:key_select输出端口chaos_at[31:0]连接FPGA外部输出引脚chaos_out[31:0]。

由MATLAB计算得到的6个Lyapunov指数分别为：17.3875，17.3875，17.3875，17.3875，17.3875，17.3875，所有指数均大于0，证明了数学模型(1)具有超混沌特性，为本发明离散混沌信号发生器的实现奠定理论基础。

具体实施方式四：混沌信号生成单元用于混沌系统数学模型的描述，包括浮点数乘法运算、浮点数加法运算、取模运算、输出值和反馈值截取以及输出值校正；使用Verilog语言编写状态机实现上述运算，图3为在Quartus II软件中生成的状态机跳转图，状态机包括：

S0状态：在主时钟的上升沿，时序逻辑电路检测到状态为S0，则将输出标志信号置低，计算方程组中各个方程的第一、二、三、四、五、六项，作浮点数乘法运算，同时计算第七项的取模运算，并将计算结果输入寄存器暂存，同时状态机跳转到S1状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转；

S1状态：在主时钟的上升沿，时序逻辑电路检测到状态为S1，则将S0状态计算得到的7组结果按照方程(1)分别依次进行求和，作浮点数加法、减法运算，并将结果输入寄存器暂存，同时状态机跳转到S2状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S2状态：在主时钟的上升沿，时序逻辑电路检测到状态为S2，则将S1状态计算得到的6个结果分别作两种运算：一是按精度对6个结果作截取，计算结果为100bits的二进制数，最高位作为符号位，取符号位作为截取结果的最高位，取第68bit到第20bit作为截取结果的剩余位，最终截取结果为50bits，并将结果输入寄存器暂存，作为S0状态计算的迭代值，二是对6个结果作输出校正，每个结果均加上相同的校正值，同时对计算结果作相同精度截取，并将结果输入另外一组寄存器暂存，作为S3状态的迭代值，同时状态机跳转到S9状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S3状态：在主时钟的上升沿，时序逻辑电路检测到状态为S3，则将S2状态校正后的6个状态变量的高32位结果输出，并将输出标志信号置高，同时状态机跳转到S0状态，作下一轮迭代计算，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态。

具体实施方式五：根据具体实施方式二所述的一种六维离散超混沌信号发生器，其使用的FPGA是Cyclone IV系列，型号为EP4CE115F29C7N。

基于具体实施方式四限定的技术方案，对基于FPGA设计的混沌信号发生器进行测试，保存得到的每个吸引子数据，并将得到的数据输入MATLAB绘制信号相图。图4、图5、图6、图7、图8、图9、图10、图11、图12分别为X-Y相图、Y-Z相图、Z-Q相图、X-P相图、Y-W相图、Z-P相图、Q-P相图、Y-P相图、X-W相图。由图4到图12能够证明本发明的有效性。

具体实施方式六：如图14所示，所述信号发生器还包括独立按键，独立按键用于切换六路离散超混沌信号输出，FPGA数字电路单元同一时刻通过输出端口输出一路离散超混沌信号(由于FPGA资源有限，可供用户使用的输出端口的数量仅为36个，即输出信号的位宽与输出端口的数量对应设置)。

以上的实施方式仅仅是对本发明的优选方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进均应落入本发明的权利要求书确定的保护范围。

相比较文献[基于Logistic混沌映射的图像加密系统及FPGA实现]，本发明所提出的六维离散超混沌系统具有48个系统参数和6个混沌状态变量，而Logistic混沌映射只有单个系统参数和单个混沌状态变量，本发明所提出的六维离散超混沌系统在应用于加密系统时，密钥空间更大，安全性更高；文献[基于龙格库塔算法和可编程门阵列技术的混沌系统实现]在利用FPGA实现Lorenz混沌系统时，迭代一组混沌状态变量需要经过14个时钟周期，而本发明所提出的六维离散超混沌信号发生器只需要4个时钟周期就可以完成迭代，效率提高了2倍多，更能满足对实时性要求比较高的加密场合，如图像、视频加密。

Claims (3)

1.一种六维离散超混沌信号发生器，所述六维离散超混沌信号发生器是基于六维离散超混沌系统来实现的，该系统由六个离散状态方程产生，用于输出六组混沌序列，其对应的数学模型为：

式中，x(n)、y(n)、z(n)、q(n)、w(n)、p(n)为上一次(当前时刻)迭代运算得到的状态变量，x(n+1)、y(n+1)、z(n+1)、q(n+1)、w(n+1)、p(n+1)为下一次(下一时刻)迭代运算得到的状态变量；mod(·,·)表示取模运算，即表示括号中前者对后者取模；

其特征在于，所述混沌信号发生器包括电源单元、时钟单元、复位单元、FPGA数字电路单元、JTAG下载单元和输出端口；电源单元用于为FPGA数字电路单元供电；时钟单元用于为FPGA数字电路单元提供时钟信号；复位单元用于FPGA数字电路单元的硬件复位：在对FPGA数字电路单元作上电或者复位操作时，FPGA数字电路单元的时序逻辑部分的寄存器按照设定的初值输出，并会在主时钟的上升沿时更新寄存器内的值；

FPGA数字电路单元用于生成六维离散超混沌系统，从而对应产生六路离散超混沌信号；JTAG下载单元用于烧写程序；

所述FPGA数字电路单元部分包括：PLL分频单元、混沌信号生成单元和输出选择单元；PLL分频单元用于为混沌信号生成单元、输出选择单元提供时钟信号；混沌信号生成单元用于混沌系统初始值给定、六维离散超混沌系统数学模型的描述以及输出迭代值和标志信号；输出选择单元用于选择输出截取后的迭代值；

所述混沌信号生成单元用于六维离散超混沌系统数学模型的描述，包括浮点数乘法运算、浮点数加法运算、取模运算、输出值和反馈值截取以及输出值校正；使用Verilog语言编写状态机实现上述运算，状态机包括：

S0状态：在主时钟的上升沿，时序逻辑电路检测到状态为S0，则将输出标志信号置低，计算方程组(1)中各个方程的第一、二、三、四、五、六项，作浮点数乘法运算，同时计算第七项的取模运算，并将计算结果输入寄存器暂存，同时状态机跳转到S1状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转；

S1状态：在主时钟的上升沿，时序逻辑电路检测到状态为S1，则将S0状态计算得到的7组结果按照方程组(1)分别依次进行求和，作浮点数加法、减法运算，并将结果输入寄存器暂存，同时状态机跳转到S2状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S2状态：在主时钟的上升沿，时序逻辑电路检测到状态为S2，则将S1状态计算得到的6个结果分别作两种运算：一是按精度对6个结果作截取，计算结果为100bits的二进制数，最高位作为符号位，取符号位作为截取结果的最高位，取第68bit到第20bit作为截取结果的剩余位，最终截取结果为50bits，并将结果输入寄存器暂存，作为S0状态计算的迭代值，二是对6个结果作输出校正，每个结果均加上相同的校正值，同时对计算结果作相同精度截取，并将结果输入另外一组寄存器暂存，作为S3状态的迭代值，同时状态机跳转到S3状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S3状态：在主时钟的上升沿，时序逻辑电路检测到状态为S3，则将S2状态校正后的6个状态变量的高32位结果输出，并将输出标志信号置高，同时状态机跳转到S0状态，作下一轮迭代计算，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态。

2.根据权利要求1所述的一种六维离散超混沌信号发生器，其特征在于，所述FPGA数字电路单元实现所使用的FPGA芯片为Cyclone IV系列，型号为EP4CE115F29C7N。

3.根据权利要求2所述的一种六维离散超混沌信号发生器，其特征在于，所述信号发生器还包括独立按键，独立按键用于切换六路离散超混沌信号输出，FPGA数字电路单元同一时刻通过输出端口输出一路离散超混沌信号。

Images