CN109509493B - 解决应力电压的存储器装置 - Google Patents

解决应力电压的存储器装置 Download PDF

Info

Publication number
CN109509493B
CN109509493B CN201811068053.1A CN201811068053A CN109509493B CN 109509493 B CN109509493 B CN 109509493B CN 201811068053 A CN201811068053 A CN 201811068053A CN 109509493 B CN109509493 B CN 109509493B
Authority
CN
China
Prior art keywords
terminal
logic
electrically connected
write
logic value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811068053.1A
Other languages
English (en)
Other versions
CN109509493A (zh
Inventor
杨仕祺
石维强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M31 Technology Corp
Original Assignee
M31 Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M31 Technology Corp filed Critical M31 Technology Corp
Publication of CN109509493A publication Critical patent/CN109509493A/zh
Application granted granted Critical
Publication of CN109509493B publication Critical patent/CN109509493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种解决应力电压的存储器装置，包含至少一个存储器单元、位线、保护电路及包括写入控制器与写入驱动器的写入电路。该写入驱动器接收来自该写入控制器的输出信号，并输出至该位线。该保护电路可有效降低至少该写入驱动器的输入端与接地端间的跨压，以解决该写入驱动器应力电压过高的问题。

Description

解决应力电压的存储器装置
技术领域
本发明涉及一种解决应力电压的存储器装置，特别是涉及一种解决负位线(Negative Bit-line；NBL)技术的应力电压(Stress Voltage)问题的存储器装置。
背景技术
随着半导体制程的技术日益进步，存储器电路的电源电压也越来越低，特别是在最不利的制程角落(worst corner)下，导致存储器装置的写入运作发生困难。其中，为提高存储器装置的写入运作的电压范围，现有的一种负位线(NBL)技术便被提出且广泛地被采用于各种存储器装置，例如静态随机存取存储器(SRAM)，以解决存储器装置因处于最不利的制程角落而易遭致数据写入失败的问题。
参阅图1，图1是一个静态随机存取存储器(SRAM)的电路示意图，为方便说明起见，存储器单元91、位线BL1、写入驱动器92及负电压产生电路93的数量都仅以一个作举例说明，且该写入驱动器92也仅以一个反向器作表示，并省略互补位线、字线及互补字线。该写入驱动器92具有一个输入端、一个输出端、一个电源端及一个接地端，该输入端接收一个逻辑信号D，该电源端接收一个电源电压VCC，该接地端接收一个第一参考电压VG1，该输出端电连接该位线BL1。该负电压产生电路93产生该第一参考电压VG1，并受控制使得该第一参考电压VG1等于一个地电压，或小于该地电压。
当该存储器单元91的该位线BL1要写入逻辑0时，该逻辑信号D的逻辑值会等于逻辑1，且该第一参考电压VG1会小于该地电压，例如当电源电压VCC是1伏特时，该第一参考电压VG1是负几百毫伏特，使得该位线BL1在其逻辑值等于逻辑0时的电压电平会小于该地电压，而达到提高该存储器装置的运作电压范围的效果。然而，此时，该写入驱动器92的该输入端与该接地端间的跨压，已明显大于该电源电压VCC。尤其该跨压在该逻辑信号D的逻辑值等于逻辑1时的大小会受制程漂移影响，而可能比设计值变得更大，例如超过该电源电压VCC的1.4倍，如此，将导致该写入驱动器92所受到的应力电压过高，而影响该写入驱动器92的寿命时间(Lifetime)，换句话说，使用负位线技术固然可提升存储器电路的工作电压范围以解决数据写入的问题，但也相对地引发该写入驱动器的应力电压过高的另一个问题，导致该存储器装置的产品寿命变短。
发明内容
本发明的目的在于提供一种解决因使用现有负位线技术而产生应力电压过大的问题的存储器装置。
于是，本发明存储器装置，包含至少一个存储器单元、位线、第一写入控制器、写入驱动器及保护电路。
该位线电连接该至少一个存储器单元。该第一写入控制器具有电源端及输出第一逻辑信号的输出端。该写入驱动器具有输入端、输出端及接地端，该输入端电连接该第一写入控制器的该输出端以接收该第一逻辑信号，该输出端电连接该位线。
该负电压产生电路电连接该写入驱动器的该接地端，并接收写入控制信号及地电压，且产生该写入驱动器的该接地端所接收的第一参考电压。当该写入控制信号的逻辑值等于第一逻辑值时，该第一参考电压小于该地电压。当该写入控制信号的逻辑值等于第二逻辑值时，该第一参考电压等于该地电压。
该保护电路电连接该第一写入控制器的该输出端与该电源端的其中一者。
在一些实施态样中，该保护电路使得该第一逻辑信号在其逻辑值等于逻辑1时且该写入控制信号的逻辑值等于该第一逻辑值时的电压准位低于该第一逻辑信号在其逻辑值等于逻辑1时且该写入控制信号的逻辑值等于该第二逻辑值时的电压准位。
在一些实施态样中，该保护电路，接收该写入控制信号及电源电压，且提供第二参考电压，当该写入控制信号的逻辑值等于该第二逻辑值时，该第二参考电压等于该电源电压，当该写入控制信号的逻辑值等于该第一逻辑值时，该第二参考电压小于该电源电压。该第一写入控制器的该电源端电连接该保护电路以接收该第二参考电压。
在一些实施态样中，该保护电路包括传输闸(Transmission Gate)，接收该写入控制信号及该电源电压，并受该写入控制信号的控制，以产生该第二参考电压。
在另一些实施态样中，该负电压产生电路包括第一反向器、开关及第一电容性元件，该第一反向器具有接收该写入控制信号的输入端，及输出端，该第一电容性元件具有电连接该写入驱动器的该接地端的第一端，及电连接该第一反向器的该输出端的第二端，该第一电容性元件的该第一端提供该第一参考电压，该开关具有接收该地电压的第一端、电连接该第一电容性元件的该第一端的第二端及电连接该第一反向器的该输出端的控制端。当该写入控制信号的逻辑值等于该第一逻辑值时，该开关不导通，当该写入控制信号的逻辑值等于该第二逻辑值时，该开关导通。
其中，该保护电路包括开关及第二电容性元件，该开关具有接收该电源电压的第一端、接收该写入控制信号的控制端，及电连接该第一写入控制器的该电源端的第二端，当该写入控制信号的逻辑值等于该第二逻辑值时，该开关导通，当该写入控制信号的逻辑值等于该第一逻辑值时，该开关不导通，该第二电容性元件电连接在该开关的该第二端与该第一反向器的该输出端间，该第二参考电压在该开关的该第二端提供。
在一些实施态样中，该保护电路的该第二电容性元件的电容值小于该负电压产生电路的该第一电容性元件的电容值。
在另一些实施态样中，该存储器装置还包含另外至少一个存储器单元、第一逻辑闸及开关，该位线包括第一区段及第二区段，该第一区段电连接该至少一个存储器单元，该第二区段电连接该另外至少一个存储器单元及该写入驱动器的该输出端，该第一逻辑闸具有电连接到该保护电路以接收该第二参考电压的电源端，及输出端，该开关电连接在该位线的该第一区端及第二区段间，且具有电连接到该位线的该第一区段的第一端、电连接到该位线的该第二区段的第二端，及电连接到该第一逻辑闸的该输出端的控制端。
在一些实施态样中，该负电压产生电路包括第一反向器、第一电容性元件及开关，该第一反向器具有接收该写入控制信号的输入端，及输出端，该第一电容性元件具有电连接该写入驱动器的该接地端的第一端，及电连接该第一反向器的该输出端的第二端，该第一电容性元件的该第一端提供该第一参考电压，该开关具有接收该地电压的第一端、电连接该第一电容性元件的该第一端的第二端及电连接该第一反向器的该输出端的控制端。当所述写入控制信号的逻辑值等于所述第一逻辑值时，所述开关不导通，当所述写入控制信号的逻辑值等于所述第二逻辑值时，所述开关导通。该保护电路电连接该第一写入控制器的该输出端，并包括第二电容性元件，该第二电容性元件电连接在该第一写入控制器的该输出端与该负电压产生电路的该第一反向器的该输出端间。
在一些实施态样中，该保护电路的该第二电容性元件的电容值小于该负电压产生电路的该第一电容性元件的电容值。
在另一些实施态样中，该负电压产生电路包括第一反向器、第一电容性元件及开关，该第一反向器具有接收该写入控制信号的输入端，及输出端，该第一电容性元件具有电连接该写入驱动器的该接地端的第一端，及电连接该第一反向器的该输出端的第二端，该第一电容性元件的该第一端提供该第一参考电压，该开关具有接收该地电压的第一端、电连接该第一电容性元件的该第一端的第二端及电连接该第一反向器的该输出端的控制端。当所述写入控制信号的逻辑值等于所述第一逻辑值时，所述开关不导通，当所述写入控制信号的逻辑值等于所述第二逻辑值时，所述开关导通。该保护电路电连接该第一写入控制器的该输出端，并包括第二电容性元件、第一开关及第二开关。该第二电容性元件，具有第一端，及电连接该负电压产生电路的该第一反向器的该输出端的第二端。
该第一开关具有接收一电源电压的第一端、接收该写入控制信号的控制端及电连接该第二电容性元件的该第一端的第二端，当该写入控制信号的逻辑值等于该第二逻辑值时，该第一开关导通，当该写入控制信号的逻辑值等于该第一逻辑值时，该第一开关不导通。
该第二开关具有电连接该第二电容性元件的该第一端的第一端、电连接该写入驱动器的该输出端的控制端及电连接该第一写入控制器的该输出端的第二端，当从该第一写入控制器的该输出端输出的该第一逻辑信号的逻辑值等于该第一逻辑值时，该第二开关导通，当该第一逻辑信号的逻辑值等于该第二逻辑值时，该第二开关不导通。
在一些实施态样中，该保护电路的该第二电容性元件的电容值小于该负电压产生电路的该第一电容性元件的电容值。
在一些实施态样中，该存储器装置还包含另外至少一个存储器单元、第一逻辑闸、第二反向器及第三开关，该位线包括第一区段及第二区段，该第一区段电连接该至少一个存储器单元，该第二区段电连接该另外至少一个存储器单元及该写入驱动器的该输出端。
该第一逻辑闸具有输出一个第二逻辑信号的输出端。该第二反向器具有电连接到该第一逻辑闸的该输出端以接收该第二逻辑信号的输入端，及输出端。该第三开关电连接在该位线的该第一及第二区段间，且具有电连接到该位线的该第一区段的第一端、电连接到该第二区段的该输出端的第二端，及电连接到该第二反向器的该输出端的控制端。
该保护电路还包括第四开关，该第四开关具有电连接该第二电容性元件的该第一端的第一端、电连接该第一逻辑闸的该输出端以接收该第二逻辑信号的控制端，及电连接该第二反向器的该输出端的第二端，当该第二逻辑信号的逻辑值等于该第二逻辑值时，该第四开关导通，当该第二逻辑信号的逻辑值等于第一逻辑值时，该第四开关不导通。
本发明的有益的效果在于：当该保护电路在该写入控制信号的该逻辑值等于该第一逻辑值，且该第一逻辑信号的逻辑值等于逻辑1时，降低该第一逻辑信号的电压电平，可避免该写入驱动器受到的应力电压过高而提早损坏。
附图说明
图1是一个电路示意图，说明现有的一种静态随机存取存储器；
图2是一个电路示意图，说明本发明存储器装置的一个第一实施例；
图3是一个时序图，辅助图2说明该第一实施例；
图4是一个电路示意图，说明本发明存储器装置的一个第二实施例；
图5是一个电路示意图，说明本发明存储器装置的一个第三实施例；
图6是一个时序图，辅助图5说明该第三实施例；及
图7是一个电路示意图，说明本发明存储器装置的一个第四实施例。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
在本发明被详细描述前，应当注意在以下的说明内容中，相同功能的元件是以相同的编号来表示。
参阅图2，本发明存储器装置的一个第一实施例，该存储器装置例如是一种静态随机存取存储器(SRAM)，包含多个存储器单元(Bit Cell)、多条位线(Bit-line)、多条互补位线、多条字线(Word-line)、多条互补字线、多个写入电路、至少一个负电压产生电路、至少一个保护电路及其它元件。在本实施例中，为方便说明起见，该存储器装置以包含一个存储器单元1、一条位线BL1、一个负电压产生电路2、一个保护电路5及一个包括一个写入控制器31与一个写入驱动器41的写入电路3为例作说明，而省略其他多个元件，但不影响本案技术的完整性。此外，在此技术领域中具有通常知识者应了解在实施上该写入驱动器41通常是电连接多个存储器单元1，此处仅画出一个以方便说明。
该写入驱动器41具有一个输入端、一个输出端、一个接地端及一个电源端，该输入端接收一个第一逻辑信号S7，该接地端接收一个第一参考电压VG1，该输出端电连接该位线BL1，该电源端接收一个电源电压VCC1。在本实施例中，该写入驱动器41是一个反向器，但不以此为限。
该位线BL1电连接该存储器单元1。该写入控制器31包含一个电源端、一个输出端及一个接地端，该电源端接收一个第二参考电压VCC2，该输出端电连接该写入驱动器41的该输入端以输出该第一逻辑信号S7，该接地端接收一个地电压。在本实施例中，该写入控制器31是以一个接收两个逻辑信号的S1、S2的反或(NOR)闸为例作说明，当逻辑信号S1、S2均为第二逻辑值(例如逻辑0)时，该第一逻辑信号S7为第一逻辑值(例如逻辑1)，而在其他实施例中，也可以包含其他的逻辑闸，不在此限。
该负电压产生电路2电连接该写入驱动器41的该接地端，以提供该第一参考电压VG1，且接收一个写入控制信号WTG及该地电压，可操作以改变该写入驱动器41的该接地端所接收的该第一参考电压VG1的电压电平。
更详细地说，该负电压产生电路2包括一个反向器21、一个电容性元件22及一个开关23。
该反向器21具有一个接收该写入控制信号WTG的输入端、一个输出端、一个接收该电源电压VCC1的电源端及一个接收该地电压的接地端。
该电容性元件22具有一个电连接该写入驱动器41的该接地端的第一端，及一个电连接该反向器21的该输出端的第二端，该第一参考电压VG1在该电容性元件22的该第一端提供。在本实施例中，该电容性元件22是一个P型晶体管，但不以此为限。
该开关23具有一个接收该地电压的第一端、一个电连接该电容性元件22的该第一端的第二端及一个电连接该反向器21的该输出端的控制端。在本实施例中，该开关23是一个N型晶体管，但不以此为限。
该保护电路5电连接该写入控制器31的该电源端，接收该写入控制信号WTG及该电源电压VCC1，并受该写入控制信号WTG的控制，以提供该第二参考电压VCC2到该写入控制器31的该电源端。当该写入控制信号WTG的逻辑值等于一第一逻辑值(例如逻辑1)时，该第二参考电压VCC2小于该电源电压(VCC1)。而当该写入控制信号WTG的逻辑值等于一第二逻辑值(例如逻辑0)时，该第二参考电压VCC2等于该电源电压VCC1。
在本实施例中，该保护电路包括一个传输闸(Transmission Gate)51，该传输闸包含一个N型晶体管511及一个P型晶体管512。该N型晶体管511具有一个接收该电源电压VCC1的第一端、一个接收该写入控制信号WTG的控制端及一个电连接该写入控制器31的该电源端的第二端。该P型晶体管512具有一个接收该电源电压VCC1的第一端、一个接收该写入控制信号WTG的控制端及一个电连接该写入控制器31的该电源端的第二端，该第二参考电压VCC2在该N型及P型晶体管511、512的所述第二端提供。
当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，该P型晶体管512完全导通而该N型晶体管511不导通，使得该第二参考电压VCC2等于该电源电压VCC1，这导致该第一逻辑信号S7在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平等于该电源电压VCC1。而当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该N型晶体管511导通而该P型晶体管512不导通，会提供一个预定的电压降(等于该N型晶体管511的临界电压(Threshold Voltage；Vth))，使得该第二参考电压VCC2小于该电源电压VCC1，这导致该第一逻辑信号S7在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平小于该电源电压VCC1(即被降低)。
另外，当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，该开关23导通，使得该第一参考电压VG1等于该地电压。当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该开关23不导通，且因为该电容性元件22的耦合效应，使得该第一参考电压VG1小于该地电压。由于在该第一参考电压VG1被降低时，该第一逻辑信号S7在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平也被降低，也就是因为该第二参考电压VCC2等于该电源电压VCC1减去该电压降(Vth)，所以本实施例能在不影响该存储器装置的操作功耗与速度的情况下，降低该写入驱动器41所受到的应力电压，即该写入驱动器41的该输入端与该接地端间的跨压VGAP1在该第一逻辑信号S7的逻辑值等于该第一逻辑值(逻辑1)时的大小会小于背景技术所提及的跨压在该逻辑信号D的逻辑值等于逻辑1时的大小。
再参阅图3，图3是一时序图，举例说明该第一参考电压VG1、该第二参考电压VCC2及该写入控制信号WTG间的电压关系。其中，该写入控制信号WTG的电压值由0伏特(即逻辑0)变为V2伏特(即逻辑1)，再改变为0伏特。在该写入控制信号WTG的逻辑值等于逻辑1时，该第一参考电压VG1的电压值由0改变为V1，该第二参考电压VCC2的电压值由V3改变为V4，且0减去V1的差值大于V3减去V4的差值。
另外要补充说明的是：在本实施例中，该第一逻辑值及该第二逻辑值分别是逻辑1及逻辑0，而在其他实施例中，通过适当修改该负电压产生电路2及该保护电路5(例如增/减反向器的数目、改变晶体管的类型等)，该第一逻辑值及该第二逻辑值也可以改成分别是逻辑0及逻辑1。此外，该负电压产生电路2也可以采用其他的作法，不以此为限。再者，在该实施例中，是以该位线为例作说明，相同的技术手段也可以应用于互补位线。
参阅图4，本发明存储器装置的一个第二实施例，同样为方便说明起见，该存储器装置以包含两个存储器单元1、11、一条包括两个区段BL1”、BL1’的位线BL1、一个写入驱动器41、一个负电压产生电路2、一个开关8、一个写入控制器31、一个逻辑闸7及一个保护电路5为例作说明，而省略其他多个元件。
该写入驱动器41具有一个输入端、一个输出端、一个接地端及一个电源端，该输入端接收一个第一逻辑信号S7，该接地端接收一个第一参考电压VG1，该输出端电连接该位线BL1的该区段BL1’，该电源端接收一个电源电压VCC1。
该位线BL1的该区段BL1”电连接该存储器单元1。该位线BL1的该区段BL1’电连接该存储器单元11。该写入控制器31包含一个电源端、一个输出端及一个接地端，该电源端接收一个第二参考电压VCC2，该输出端电连接该写入驱动器41的该输入端以输出该第一逻辑信号S7，该接地端接收一个地电压。
在本实施例中，该写入控制器31是以一个还接收两个逻辑信号S1、S2的反或(NOR)闸为例作说明，当逻辑信号S1、S2均为第二逻辑值(例如逻辑0)时，该第一逻辑信号S7为第一逻辑值(例如逻辑1)，而在其他实施例中，也可以包含其他的逻辑闸，不在此限。
该逻辑闸7具有一个电源端、一个输出端及一个接地端，该电源端接收该第二参考电压VCC2，该输出端输出一个逻辑信号S9，该接地端接收该地电压。在本实施例中，该逻辑闸7是以一个接收一个逻辑信号S5的反向器为例作说明，当逻辑信号S5为第二逻辑值(例如逻辑0)时，该逻辑信号S9为第一逻辑值(例如逻辑1)，而在其他实施例中，也可以是其他种类的逻辑闸，不在此限。
该开关8电连接在该位线BL1的所述区段BL1’、BL1”间，且具有一个电连接到该位线BL1的该区段BL1”的第一端、一个电连接到该位线BL1的该区段BL1’的第二端，及一个电连接到该逻辑闸7的该输出端的控制端。在本实施例中，该开关8是一个N型晶体管，但不以此为限。
该负电压产生电路2电连接该写入驱动器41的所述接地端，以提供该第一参考电压VG1，且接收一个写入控制信号WTG及该地电压，可操作以改变该第一参考电压VG1的电压电平。
更详细地说，该负电压产生电路2包括一个反向器21、一个电容性元件22及一个开关23。其中，该反向器21、该电容性元件22及该开关23的连接与运作关系与该第一实施例的相同。
该保护电路5电连接该负电压产生电路2、该写入控制器31及该逻辑闸7的所述电源端，并接收该写入控制信号WTG及该电源电压VCC1，且提供该第二参考电压VCC2给该写入控制器31及该逻辑闸7的所述电源端。当该写入控制信号WTG的逻辑值等于一第一逻辑值(例如逻辑1)时，该第二参考电压VCC2小于该电源电压VCC1。当该写入控制信号WTG的逻辑值等于一第二逻辑值(例如逻辑0)时，该第二参考电压VCC2等于该电源电压VCC1。
更详细地说，该保护电路5包括一个开关53及一个电容性元件52。该开关53具有一个接收该电源电压VCC1的第一端、一个接收该写入控制信号WTG的控制端，及一个电连接该写入控制器31与该逻辑闸7的所述电源端的第二端。当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，该开关53导通，而当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该开关53不导通。在本实施例中，该开关53是一个P型晶体管，但不以此为限。
该电容性元件52电连接在该开关53的该第二端与该负电压产生电路2的该反向器21的该输出端间，该第二参考电压VCC2在该开关53的该第二端提供。该电容性元件52的电容值小于该电容性元件22的电容值，但不以此为限。在本实施例中，所述电容性元件22、52都是N型晶体管，但不以此为限。
在本实施例中，当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，所述开关23、53都导通，使得该第一参考电压VG1等于该地电压，且该第二参考电压VCC2等于该电源电压VCC1(这导致所述第一逻辑信号S7及该逻辑信号S9的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平等于该电源电压VCC1)。当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，所述开关23、53都不导通，因为该电容性元件22的耦合效应，使得该第一参考电压VG1小于该地电压(即被降低)，且因为该电容性元件52的耦合效应，使得该第二参考电压VCC2的电压电平小于该电源电压VCC1，这导致该第一逻辑信号S7及该逻辑信号S9的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平小于该电源电压VCC1(即被降低)。
此外，在本实施例中，该电容性元件52的电容值小于该电容性元件22的电容值，因此，当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该电源电压VCC1减去该第二参考电压VCC2的差值，会小于该地电压减去该第一参考电压VG1的差值，也就是说，该电源电压VCC1减去该第二参考电压VCC2的差值相对于该地电压减去该第一参考电压VG1的差值的大小取决于该电容性元件52的电容值与该电容性元件22的电容值间的大小关系。由于在该第一参考电压VG1被降低时，该第一逻辑信号S7及该逻辑信号S9的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平也被降低，所以本实施例能在不影响该存储器装置的操作功耗与速度的情况下，降低该写入驱动器41及该开关8所受到的应力电压，即「该写入驱动器41的该输入端与该接地端间的跨压VGAP1在该第一逻辑信号S7的逻辑值等于该第一逻辑值(逻辑1)时的大小」及「该开关8的该控制端与该第二端间的跨压VGAP3在该逻辑信号S9的逻辑值等于该第一逻辑值(逻辑1)时的大小」都会小于背景技术所提及的跨压在该逻辑信号D的逻辑值等于逻辑1时的大小。
另外要补充说明的是：存储器装置在存储器单元的数量庞大时，即存储器装置的容量很高时，在位线及互补位线的每一个上会设置多个分段开关来将该位线/互补位线分段，以作到所述存储器单元的分区段操作，而达到省电或降低负载的优点。在图4中的该开关8即是这种分段开关的一个示例性的说明。同样地，在该互补位线上也会设置有一个对应的开关，只是省略而未画出。
参阅图5，本发明存储器装置的一个第三实施例，同样为方便说明起见，该存储器装置以包含一个存储器单元1、一条位线BL1、一条互补位线BL1B、两个写入驱动器41、42、一个负电压产生电路2、两个写入控制器31、32及一个保护电路5为例作说明，而省略其他多个元件。该位线BL1及该互补位线BL1B都电连接该两个存储器单元1、11。
该写入控制器31与该第一、二实施例大致上相同，不同的地方在于：该写入控制器31的该电源端是接收该电源电压VCC1。该负电压产生电路2及该写入驱动器41与该第二实施例相同。
该写入驱动器42具有一个输入端、一个输出端、一个接地端及一个电源端，该输入端接收一个逻辑信号S8，该接地端接收该第一参考电压VG1，该输出端电连接该互补位线BL1B，该电源端接收该电源电压VCC1。
该写入控制器32具有一个电源端、一个输出端及一个接地端，该电源端接收该电源电压VCC1，该输出端电连接该写入驱动器42的该输入端以输出该逻辑信号S8，该接地端接收该地电压。在本实施例中，该两个写入控制器31、32的每一个是以一个还接收两个逻辑信号S1、S2与S3、S4的反或(NOR)闸为例作说明，而在其他实施例中，也可以包含其他的逻辑闸，不在此限。
该保护电路5电连接所述写入控制器31、32的所述输出端，及该负电压产生电路2，并使该第一逻辑信号S7及该逻辑信号S8在其逻辑值等于一第一逻辑值(逻辑1)时的电压电平相关于该写入控制信号WTG。
更详细地说，该保护电路5包括两个电容性元件54、55，该电容性元件54电连接在该写入控制器31的该输出端与该负电压产生电路2的该反向器21的该输出端间。该电容性元件55电连接在该写入控制器32的该输出端与该负电压产生电路2的该反向器21的该输出端间。所述电容性元件54、55的电容值小于该负电压产生电路2的该电容性元件22的电容值，但不以此为限。在本实施例中，所述电容性元件22、54、55都是N型晶体管，但不以此为限。
在本实施例中，当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，该开关23导通，使得该第一参考电压VG1等于该地电压，且该第一逻辑信号S7及该逻辑信号S8的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平等于该电源电压VCC1。当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该开关23不导通，因为该电容性元件22的耦合效应，使得该第一参考电压VG1小于该地电压(即被降低)，且因为所述电容性元件54、55的耦合效应，使得该第一逻辑信号S7及该逻辑信号S8的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平小于该电源电压VCC1(即被降低)。
同样地，与该第二实施例相似，由于所述电容性元件54、55的电容值小于该电容性元件22的电容值，因此，当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该第一逻辑信号S7及该逻辑信号S8的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平所降低的数值大小，会小于该地电压减去该第一参考电压VG1的差值。也就是说，该第一逻辑信号S7及该逻辑信号S8的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平所降低的数值大小，相对于该地电压减去该第一参考电压VG1的差值的大小，取决于所述电容性元件54、55的电容值分别与该电容性元件22的电容值间的大小关系。由于在该第一参考电压VG1被降低时，该第一逻辑信号S7及该逻辑信号S8的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平也被降低，所以本实施例能在不影响该存储器装置的操作功耗与速度的情况下，降低所述写入驱动器41、42所受到的应力电压，即「该写入驱动器41的该输入端与该接地端间的跨压VGAP1在该第一逻辑信号S7的逻辑值等于该第一逻辑值(逻辑1)时的大小」，及「该写入驱动器42的该输入端与该接地端间的跨压VGAP2在该逻辑信号S8的逻辑值等于该第一逻辑值(逻辑1)时的大小」都会小于背景技术所提及的跨压在该逻辑信号D的逻辑值等于逻辑1时的大小。
再参阅图6，图6是一时序图，举例说明该第一逻辑信号S7、该第一参考电压VG1及该写入控制信号WTG间的电压关系。其中，该写入控制信号WTG的电压值由0伏特(即逻辑0)变为V8伏特(即逻辑1)，再改变为0伏特。在该写入控制信号WTG的逻辑值等于逻辑1时，该第一参考电压VG1的电压值由0改变为V7，该第一逻辑信号S7的电压值由V5改变为V6，且0减去V7的差值大于V5减去V6的差值。
参阅图7，本发明存储器装置的一个第四实施例，同样为方便说明起见，该存储器装置以包含两个存储器单元1、11、一条包括两个区段BL1”、BL1’的位线BL1、一个写入驱动器41、一个反向器72、一个负电压产生电路2、一个开关8、一个写入控制器31、一个逻辑闸71及一个保护电路5为例作说明，而省略其他多个元件。
该写入驱动器41、该位线BL1及该负电压产生电路2与该第二实施例相同。该写入控制器31与该第二实施例大致上相同，不同的地方在于：该写入控制器31的该电源端改为接收该电源电压VCC1。
该逻辑闸71具有一个电源端、一个输出端及一个接地端，该电源端接收该电源电压VCC1，该接地端接收该地电压，该输出端输出一个第二逻辑信号S10。在本实施例中，该逻辑闸71是以一个接收一个逻辑信号S6的反向器为例作说明，而在其他实施例中，也可以是其他种类的逻辑闸，不在此限。
该反向器72具有一个输入端、一个输出端、一个接地端及一个电源端，该输入端电连接该逻辑闸71的该输出端以接收该第二逻辑信号S10，该电源端接收该电源电压VCC1，该接地端接收该地电压。
该开关8电连接在该位线BL1的所述区段BL1’、BL1”间，且具有一个电连接到该位线BL1的该区段BL1”的第一端、一个电连接到该位线BL1的该区段BL1’的第二端，及一个电连接到该反向器72的该输出端的控制端。在本实施例中，该开关8是一个N型晶体管，但不以此为限。
该保护电路5电连接该写入驱动器41与该反向器72的所述输入端与所述输出端，及该负电压产生电路2，并接收该写入控制信号WTG及该电源电压VCC1。
更详细地说，该保护电路5包括一个电容性元件56及三个开关53、57、59。该电容性元件56具有一个电连接在该开关53的该第二端的第一端，及一个电连接该负电压产生电路2的该反向器21的该输出端的第二端，该第二参考电压VCC2在该开关53的该第二端提供。当该写入控制信号WTG的逻辑值等于一第一逻辑值(例如逻辑1)时，该开关53不导通，该第二参考电压VCC2小于该电源电压VCC1。而当该写入控制信号WTG的逻辑值等于一第二逻辑值(例如逻辑0)时，该开关53导通，该第二参考电压VCC2等于该电源电压VCC1。在本实施例中，该开关53是一个P型晶体管，但不以此为限。
该电容性元件56的电容值小于该负电压产生电路2的该电容性元件22的电容值，但不以此为限。在本实施例中，所述电容性元件22、56都是N型晶体管，但不以此为限。该开关57具有一个电连接该电容性元件56的该第一端以接收该第二参考电压VCC2的第一端、一个电连接该写入驱动器41的该输出端的控制端及一个电连接该写入控制器31的该输出端的第二端。当该写入控制器31的该输出端所输出的该第一逻辑信号S7的逻辑值等于逻辑1(即该第一逻辑值)时，该开关57导通。当该第一逻辑信号S7的逻辑值等于逻辑0(即该第二逻辑值)时，该开关57不导通。
该开关59具有一个电连接该电容性元件56的该第一端的第一端、一个电连接该反向器72的该输出端的第二端及一个电连接该逻辑闸71的该输出端的控制端。当该逻辑闸71的该输出端所输出的该第二逻辑信号S10的逻辑值等于该第二逻辑值(逻辑0)时，该开关59导通。当该第二逻辑信号S10的逻辑值等于该第一逻辑值(逻辑1)时，该开关59不导通。在本实施例中，所述开关57、59都是P型晶体管，但不以此为限。
在本实施例中，当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，所述开关23、53都导通，使得该第一参考电压VG1等于该地电压，且该第二参考电压VCC2等于该电源电压VCC1(这导致该第一逻辑信号S7在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平因为该开关57的导通而等于该电源电压VCC1)。当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，所述开关23、53都不导通，因为该电容性元件22的耦合效应，使得该第一参考电压VG1小于该地电压(即被降低)，且因为该电容性元件56的耦合效应，使得该第二参考电压VCC2的电压电平小于该电源电压VCC1，该第一逻辑信号S7在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平因为所述开关57的导通而小于该电源电压VCC1(即被降低)。
此外，当该写入控制信号WTG的逻辑值等于该第二逻辑值(逻辑0)时，该第二参考电压VCC2等于该电源电压VCC1，这导致该第二逻辑信号S10在其逻辑值等于该第二逻辑值(逻辑0)时该反向器72的该输出端的电压电平因为该开关59的导通而等于该电源电压VCC1。当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，所述开关23、53都不导通，该第一参考电压VG1小于该地电压(即被降低)，且该第二参考电压VCC2的电压电平小于该电源电压VCC1，该第二逻辑信号S10在其逻辑值等于该第二逻辑值(逻辑0)时，该反向器72的该输出端的电压电平因为该开关59的导通而小于该电源电压VCC1(即被降低)。
同样地，在本实施例中，该电容性元件56的电容值小于该电容性元件22的电容值，因此，当该写入控制信号WTG的逻辑值等于该第一逻辑值(逻辑1)时，该电源电压VCC1减去该第二参考电压VCC2的差值，会小于该地电压减去该第一参考电压VG1的差值。因此，该第一逻辑信号S7或该反向器72所输出的逻辑1的电压电平所降低的数值大小，会小于该地电压减去该第一参考电压VG1的差值。也就是说，该第一逻辑信号S7或该反向器72所输出的逻辑1的电压电平所降低的数值大小，相对于该地电压减去该第一参考电压VG1的差值的大小，取决于该电容性元件56的电容值与该电容性元件22的电容值间的大小关系。由于在该第一参考电压VG1被降低时，该第一逻辑信号S7或该反向器72的该输出端的每一个在其逻辑值等于该第一逻辑值(逻辑1)时的电压电平也被降低，所以本实施例能在不影响该存储器装置的操作功耗与速度的情况下，降低该写入驱动器41及该开关8所受到的应力电压，即「该写入驱动器41的该输入端与该接地端间的跨压VGAP1在该第一逻辑信号S7的逻辑值等于该第一逻辑值(逻辑1)时的大小」及「该开关8的该控制端与该第二端间的跨压VGAP3在该第二逻辑信号S10的逻辑值等于该第二逻辑值(逻辑0)时的大小」都会小于背景技术所提及的跨压在该逻辑信号D的逻辑值等于逻辑1时的大小。
综上所述，通过该保护电路5与该负电压产生电路2相配合，使得所述写入驱动器41、42及该开关8的该输入端所接收的所述逻辑信号在其逻辑值等于逻辑1时的电压电平相关于该写入控制信号WTG，进而使得在所述写入驱动器41、42的所述接地端所接收的该第一参考电压VG1小于该地电压时，且所述逻辑信号的逻辑值等于逻辑1时，所述逻辑信号的电压电平会被降低，以实现在不影响该存储器装置的操作功耗与速度的情况下，降低所述写入驱动器41、42及该开关8所受到的应力电压的影响，所以确实能达成本发明的目的。
惟以上所述者，仅为本发明的实施例而已，当不能以此限定本发明实施的范围，凡是依本发明申请专利范围及专利说明书内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。

Claims (11)

1.一种存储器装置，其特征在于：所述存储器装置包含：
至少一个存储器单元；
位线，电连接所述至少一个存储器单元；
第一写入控制器，具有电源端及输出第一逻辑信号的输出端；
写入驱动器，具有输入端、输出端及接地端，所述输入端电连接所述第一写入控制器的所述输出端以接收所述第一逻辑信号，所述输出端电连接所述位线；
负电压产生电路，电连接所述写入驱动器的所述接地端，并接收写入控制信号及地电压，且产生所述写入驱动器的所述接地端所接收的第一参考电压，当所述写入控制信号的逻辑值等于第一逻辑值时，所述第一参考电压小于所述地电压，当所述写入控制信号的逻辑值等于第二逻辑值时，所述第一参考电压等于所述地电压；及
保护电路，电连接所述第一写入控制器的所述电源端，
所述保护电路，接收所述写入控制信号及电源电压，且提供第二参考电压，当所述写入控制信号的逻辑值等于所述第二逻辑值时，所述第二参考电压等于所述电源电压，当所述写入控制信号的逻辑值等于所述第一逻辑值时，所述第二参考电压小于所述电源电压，
所述第一写入控制器的所述电源端接收所述第二参考电压。
2.根据权利要求1所述的存储器装置，其特征在于：所述保护电路使得所述第一逻辑信号在其逻辑值等于逻辑1时且所述写入控制信号的逻辑值等于所述第一逻辑值时的电压准位低于所述第一逻辑信号在其逻辑值等于逻辑1时且所述写入控制信号的逻辑值等于所述第二逻辑值时的电压准位。
3.根据权利要求1所述的存储器装置，其特征在于：所述负电压产生电路包括第一反向器、开关及第一电容性元件，所述第一反向器具有接收所述写入控制信号的输入端，及输出端，所述第一电容性元件具有电连接所述写入驱动器的所述接地端的第一端，及电连接所述第一反向器的所述输出端的第二端，所述第一电容性元件的所述第一端提供所述第一参考电压，所述开关具有接收所述地电压的第一端、电连接所述第一电容性元件的所述第一端的第二端及电连接所述第一反向器的所述输出端的控制端，当所述写入控制信号的逻辑值等于所述第一逻辑值时，所述开关不导通，当所述写入控制信号的逻辑值等于所述第二逻辑值时，所述开关导通。
4.根据权利要求1所述的存储器装置，其特征在于：所述保护电路包括传输闸，接收所述写入控制信号及所述电源电压，并受所述写入控制信号的控制，以产生所述第二参考电压。
5.根据权利要求1所述的存储器装置，其特征在于：所述保护电路包括开关及第二电容性元件，所述开关具有接收所述电源电压的第一端、接收所述写入控制信号的控制端，及电连接所述第一写入控制器的所述电源端的第二端，当所述写入控制信号的逻辑值等于所述第二逻辑值时，所述开关导通，当所述写入控制信号的逻辑值等于所述第一逻辑值时，所述开关不导通，所述第二电容性元件电连接所述开关的所述第二端，所述第二参考电压在所述开关的所述第二端提供。
6.根据权利要求5所述的存储器装置，其特征在于：所述第二电容性元件具有电连接所述开关的所述第二端的第一端及第二端，所述存储器装置还包含第一反向器，具有接收所述写入控制信号的输入端，及电连接所述第二电容性元件的所述第二端的输出端。
7.根据权利要求1所述的存储器装置，其特征在于：所述存储器装置还包含另外至少一个存储器单元、第一逻辑闸及开关，所述位线包括第一区段及第二区段，所述第一区段电连接所述至少一个存储器单元，所述第二区段电连接所述另外至少一个存储器单元及所述写入驱动器的所述输出端，所述第一逻辑闸具有电连接到所述保护电路以接收所述第二参考电压的电源端，及输出端，所述开关电连接在所述位线的所述第一区端及第二区段间，且具有电连接到所述位线的所述第一区段的第一端、电连接到所述位线的所述第二区段的第二端，及电连接到所述第一逻辑闸的所述输出端的控制端。
8.一种存储器装置，其特征在于：所述存储器装置包含：
至少一个存储器单元；
位线，电连接所述至少一个存储器单元；
第一写入控制器，具有电源端及输出第一逻辑信号的输出端；
写入驱动器，具有输入端、输出端及接地端，所述输入端电连接所述第一写入控制器的所述输出端以接收所述第一逻辑信号，所述输出端电连接所述位线；
负电压产生电路，电连接所述写入驱动器的所述接地端，并接收写入控制信号及地电压，且产生所述写入驱动器的所述接地端所接收的第一参考电压，当所述写入控制信号的逻辑值等于第一逻辑值时，所述第一参考电压小于所述地电压，当所述写入控制信号的逻辑值等于第二逻辑值时，所述第一参考电压等于所述地电压；及
保护电路包括第二电容性元件，所述第二电容性元件具有电连接所述第一写入控制器的所述输出端的第一端及第二端。
9.根据权利要求8所述的存储器装置，其特征在于：所述存储器装置还包含第一反向器，具有接收所述写入控制信号的输入端，及电连接所述第二电容性元件的所述第二端的输出端。
10.一种存储器装置，其特征在于：所述存储器装置包含：
至少一个存储器单元；
位线，电连接所述至少一个存储器单元；
第一写入控制器，具有电源端及输出第一逻辑信号的输出端；
写入驱动器，具有输入端、输出端及接地端，所述输入端电连接所述第一写入控制器的所述输出端以接收所述第一逻辑信号，所述输出端电连接所述位线；
负电压产生电路，电连接所述写入驱动器的所述接地端，并接收写入控制信号及地电压，且产生所述写入驱动器的所述接地端所接收的第一参考电压，当所述写入控制信号的逻辑值等于第一逻辑值时，所述第一参考电压小于所述地电压，当所述写入控制信号的逻辑值等于第二逻辑值时，所述第一参考电压等于所述地电压；及
保护电路电连接所述第一写入控制器的所述输出端，并包括：
第二电容性元件，具有第一端，及第二端；
第一开关，具有接收一电源电压的第一端、接收所述写入控制信号的控制端及电连接所述第二电容性元件的所述第一端的第二端，当所述写入控制信号的逻辑值等于所述第二逻辑值时，所述第一开关导通，当所述写入控制信号的逻辑值等于所述第一逻辑值时，所述第一开关不导通。
11.根据权利要求10所述的存储器装置，其特征在于：所述存储器装置还包含第一反向器，具有接收所述写入控制信号的输入端，及电连接所述第二电容性元件的所述第二端的输出端。
CN201811068053.1A 2017-09-15 2018-09-13 解决应力电压的存储器装置 Active CN109509493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762558868P 2017-09-15 2017-09-15
US62/558868 2017-09-15

Publications (2)

Publication Number Publication Date
CN109509493A CN109509493A (zh) 2019-03-22
CN109509493B true CN109509493B (zh) 2020-12-01

Family

ID=65720587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811068053.1A Active CN109509493B (zh) 2017-09-15 2018-09-13 解决应力电压的存储器装置

Country Status (3)

Country Link
US (1) US10692568B2 (zh)
CN (1) CN109509493B (zh)
TW (1) TWI679650B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562786B2 (en) 2019-12-30 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having a negative voltage circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106604444A (zh) * 2015-10-19 2017-04-26 聚积科技股份有限公司 电压控制装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005012115D1 (de) * 2005-10-26 2009-02-12 Infineon Technologies Ag Speichervorrichtung mit verbesserter Schreibfähigkeit
US7379354B2 (en) * 2006-05-16 2008-05-27 Texas Instruments Incorporated Methods and apparatus to provide voltage control for SRAM write assist circuits
US8120975B2 (en) * 2009-01-29 2012-02-21 Freescale Semiconductor, Inc. Memory having negative voltage write assist circuit and method therefor
US9412438B2 (en) * 2014-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Writing data to a memory cell
CN105981104B (zh) * 2014-03-05 2019-07-05 英特尔公司 用于存储器的自适应写入辅助的设备
US9418759B2 (en) * 2014-05-06 2016-08-16 Intel IP Corporation Assist circuits for SRAM testing
US9324392B1 (en) * 2014-10-23 2016-04-26 Arm Limited Memory device and method of performing a write operation in a memory device
US9496025B2 (en) * 2015-01-12 2016-11-15 International Business Machines Corporation Tunable negative bitline write assist and boost attenuation circuit
US9959926B2 (en) * 2015-10-21 2018-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for selective write assist using shared boost capacitor
US9508420B1 (en) * 2016-01-28 2016-11-29 Globalfoundries Inc Voltage-aware adaptive static random access memory (SRAM) write assist circuit
US9779802B1 (en) * 2016-06-30 2017-10-03 National Tsing Hua University Memory apparatus and write failure responsive negative bitline voltage write assist circuit thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106604444A (zh) * 2015-10-19 2017-04-26 聚积科技股份有限公司 电压控制装置

Also Published As

Publication number Publication date
US10692568B2 (en) 2020-06-23
US20190088311A1 (en) 2019-03-21
TW201916016A (zh) 2019-04-16
CN109509493A (zh) 2019-03-22
TWI679650B (zh) 2019-12-11

Similar Documents

Publication Publication Date Title
US10510400B2 (en) Semiconductor storage device
US8817528B2 (en) Device comprising a plurality of static random access memory cells and method of operation thereof
US10482949B2 (en) Semiconductor device
US8737157B2 (en) Memory device word line drivers and methods
US11651816B2 (en) Memory unit
CN109427391B (zh) 半导体存储器件、用于其的写入辅助电路及其控制方法
US20130028007A1 (en) Sense amplifier
US9424912B2 (en) Static ram
CN106558336B (zh) 用于sram电路的负电压位线补偿电路及其工作方法
US9337840B2 (en) Voltage level shifter and systems implementing the same
US10559350B2 (en) Memory circuit and electronic device
CN109509493B (zh) 解决应力电压的存储器装置
US9627040B1 (en) 6T static random access memory cell, array and memory thereof
US9711208B2 (en) Semiconductor storage device with reduced current in standby mode
US10360333B1 (en) Configuration memory circuit
US9479167B2 (en) Apparatuses and methods for line charge sharing
TW201635282A (zh) 電子裝置與驅動方法
US20170243634A1 (en) Semiconductor memory device including sram cells
US9268690B2 (en) Circuits and methods for providing data to and from arrays of memory cells
US9196322B2 (en) Semiconductor memory device that does not require a sense amplifier
US8842489B2 (en) Fast-switching word line driver
US20190074054A1 (en) Data line control circuit using write-assist data line coupling and associated data line control method
US20110317509A1 (en) Memory device word line drivers and methods
CN110956990B (zh) Sram读取延时控制电路及sram
US11682453B2 (en) Word line pulse width control circuit in static random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant