CN109508152B - 一种用于逻辑存储管理的多级方案 - Google Patents

一种用于逻辑存储管理的多级方案 Download PDF

Info

Publication number
CN109508152B
CN109508152B CN201910055732.3A CN201910055732A CN109508152B CN 109508152 B CN109508152 B CN 109508152B CN 201910055732 A CN201910055732 A CN 201910055732A CN 109508152 B CN109508152 B CN 109508152B
Authority
CN
China
Prior art keywords
sets
die
dies
command
command type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910055732.3A
Other languages
English (en)
Other versions
CN109508152A (zh
Inventor
小乔治·G·阿特纳克
刘海宁
尤里·帕夫连科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandisk Technology Co
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN109508152A publication Critical patent/CN109508152A/zh
Application granted granted Critical
Publication of CN109508152B publication Critical patent/CN109508152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于逻辑存储管理的多级方案。一种存储设备，其可包括控制器和包括布置到多个通道中的多个管芯的存储器阵列。在一些示例中，控制器可以构造成，从存储器阵列，基于与多个管芯相关联的相应的芯片使能线来定义多个管芯集合，其中该多个管芯集合的每个管芯集合包括至少一个来自该多个通道的每一个的管芯；从该多个管芯集合的被选管芯集合定义多个区块集合，其中每个区块集合包括来自被选管芯集合的每一个的区块；接收待存储的数据单元；以及发布使得该数据单元被存储到该多个区块集合的被选区块集合的区块中的指令。

Description

一种用于逻辑存储管理的多级方案
本申请是分案申请，原申请的申请日为2015年09月25日，申请号为201510973612.3，发明名称为“一种用于逻辑存储管理的多级方案”。
技术领域
本公开涉及逻辑存储管理，且更具体地，涉及用于固态驱动器的逻辑存储管理。
背景技术
存储器设备可包括计算机或者其它电子设备中的内部、半导体、集成电路。存在许多不同类型的存储器，包括随机访问存储器(RAM)、只读存储器(ROM)、动态随机访问存储器(DRAM)、静态RAM(SRAM)和同步动态RAM(SDRAM)。存储器可以是非易失性存储器或者易失性存储器。
非易失性存储器和易失性存储器之间的主要区别是，非易失性存储器可以持续地存储数据而不需要提供持续的电源。因此，非易失性存储设备已经发展成一种流行的存储器类型用于大范围的电子应用。一种非易失性存储器类型包括闪存。闪存设备一般采用单晶体管存储器单元，其允许高存储密度、高可靠性和低电力消耗。对于闪存的一般使用包括个人计算机、个人数字助理(PDA)、数字照相机和蜂窝电话。程序代码和系统数据例如基本输入/输出系统(BIOS)可以被存储在闪存设备中，用于个人计算机系统的个人使用。
包括闪存设备的非易失性存储器设备还可以被集成到固态存储设备中，例如固态硬盘(SSD)。
发明内容
一个示例中，存储设备可以包括存储器阵列，其具有布置在多个通道中的多个管芯；和控制器。在一些示例中，该控制器可以构造成从存储器阵列基于与多个管芯相关联的相应的芯片使能线来定义多个管芯集合，其中该多个管芯集合的每一个管芯集合包括来自该多个通道的至少一个管芯；定义来自该多个管芯集合的被选管芯集合的多个区块集合，其中每个区块集合包括来自该被选管芯集合的每一个管芯的区块；接收待存储的数据单元；以及发布使得数据单元被存储在该多个区块集合的被选区块集合的区块中的指令。
在另一个示例中，一种方法包括从包括布置在多个通道中的多个管芯的存储器阵列基于与多个管芯相关联的相应的芯片使能线来定义多个管芯集合，其中多个管芯集合的每个管芯集合包括来自多个通道中的每一个的至少一个管芯，并且从该多个管芯集合的被选管芯集合定义多个区块集合，其中每个区块集合包括来自该被选管芯集合的每个管芯的区块。在这个示例中，该方法还包括通过该存储器阵列的控制器接收待存储的数据单元；以及通过控制器发布使得该数据单元被存储在该多个区块集合的被选区块集合的区块中的指令。
在另一个示例中，一种计算机可读存储介质，其存储指令，当执行该指令时，使得该存储设备的一个或更多个处理器：从包括布置在多个通道中的多个管芯的存储器阵列基于与多个管芯相关联的相应的芯片使能线来定义多个管芯集合，其中多个管芯集合的每个管芯集合包括来自多个通道中的每一个的至少一个管芯；并且从该多个管芯集合的被选管芯集合定义多个区块集合，其中每个区块集合包括来自该被选管芯集合的每个管芯的区块。在这个示例中，该计算机可读存储介质还存储指令，当执行该指令时使得该存储设备的一个或更多个处理器接收待存储的数据单元；以及发布使得该数据单元被存储在该多个区块集合的被选区块集合的区块中的指令。
在另一个示例中，一种系统，包括：用于从包括布置在多个通道中的多个管芯的存储器阵列基于与多个管芯相关联的相应的芯片使能线来定义多个管芯集合的装置，其中多个管芯集合的每个管芯集合包括来自多个通道中的每一个的至少一个管芯；和用于从该多个管芯集合的被选管芯集合定义多个区块集合的装置，其中每个区块集合包括来自该被选管芯集合的每个管芯的区块。在这个示例中，该系统还包括用于接收待存储的数据单元的装置；和用于发布使得该数据单元被存储在该多个区块集合的被选区块集合的区块中的指令的装置。
在下列附图和说明书中阐述了一个或更多个示例的详细内容。其它特征、目标和优点将从说明书和附图以及权利要求书变得明显。
附图说明
图1是示出根据本公开的一个或更多个技术的、其中存储设备可用作用于主机设备的存储设备的示例性存储环境的概念性和示意性框图。
图2是示出根据本公开的一个或更多个技术的、包括多个区块、每个区块包括多个页面的示例性存储器设备的概念性框图。
图3是示出根据本公开的一个或更多个技术的示例性控制器的概念性和示意性框图。
图4是示出根据本公开的一个或更多个技术的、包括布置到多个通道中的多个存储器设备的示例性非易失性存储器阵列的概念性框图。
图5是示出根据本公开的一个或更多个技术的、可通过存储设备的控制器来执行以从管芯集合定义区块集合的示例性技术的概念性框图。
图6是示出根据本公开的一个或更多个技术的、可通过存储设备的控制器来执行以从管芯集合定义区块集合的另一示例性技术的概念性框图。
图7是示出根据本公开的一个或更多个技术的、用于利用区块集合管理存储设备的示例性技术的流程图。
具体实施方式
为了改善采用并行处理的吞吐量，SSD控制器可以通过将位于不同通道上的多个物理闪存区块和芯片使能(CE)线组合在一起来实施后端管理方案以形成逻辑容器。SSD控制器然后可以利用这些逻辑容器作为逻辑管理域的基本操作单元。
在一些示例中，控制器可以通过从每个物理通道的每个目标(例如，CE线)中选择相应的物理闪存区块来构建逻辑容器。通过这样做，控制器可以同时填满所有逻辑容器中的闪存区块，并且系统可以实现I/O吞吐量的全部潜力。例如，对于具有16个物理通道以及8个CE的控制器，逻辑容器尺寸可以是128个物理区块(16通道乘以8CE)。然而，在一些示例中，从每一个存储器设备中选择区块可能是不令人满意的。
总体上，本公开描述了利用两级分区方案来管理存储设备的技术。在一些示例中，存储设备的控制器可以这样定义第一级，即：通过将存储器设备阵列划分成多个管芯集合，每一个可以包括来自每个阵列通道的至少一个存储器设备。控制器可以这样定义第二级，即：通过定义来自多个管芯集合中的每一个的多个区块集合使得多个区块集合中的每一个区块集合包括来自管芯集合中的每个相应的存储器设备的至少一个区块。该控制器然后可以利用该区块集合作为逻辑管理域的基本单元。例如，具有8个CE和16个通道的控制器可以通过将所有存储器设备划分成8个管芯集合，每一个管芯集合包括来自每个通道的相应的存储器设备来实施本公开的技术。在这个示例中，区块集合可以每一个包括16个物理闪存区块，一个区块来自16个通道的每一个。通过这种方式，控制器可以例如在不影响潜在的吞吐量的情况下减少逻辑管理域的基础单元中包括的区块数量。
此外，本公开描述了基于不同的功耗预算、性能目标或两者来动态调度活动的存储设备的数量的技术。例如，控制器可以在运行时间内确定一些存储器设备可同时活动，例如以满足功耗预算或者性能目标。基于确定的数量，控制器可以调度对一个或更多个管芯集合(介于一个和存储设备的管芯集合数量之间的任何数量的管芯集合)进行读取、写入或二者同时。增加同时活动的管芯集合的数量会提高存储设备的I/O性能，同时增加存储设备消耗的功率。相反，减少同时活动的管芯集合的数量会降低存储设备的I/O性能，与此同时减少存储设备消耗的功率。通过这种方式，控制器可以动态调度活动的存储器设备的数量来满足不同的功耗预算、性能目标或者二者。
图1是示出根据本公开的一个或更多个技术的、其中存储设备6可用作用于主机设备4的存储设备的示例性存储环境2的概念性和示意性框图。例如，主机设备4可以利用包括在存储设备6中的非易失性存储器设备来存储和找回数据。在一些示例中，存储环境2可以包括多个存储设备，例如存储设备6，其可以作为存储阵列进行操作。例如，存储环境2可以包括多个存储设备6，其被构造为便宜的/独立的磁盘冗余阵列(RAID)，其共同用作主机设备4的大容量存储设备。
存储环境2可以包括主机设备4，其可以向和/或从一个或更多个存储设备例如存储设备6存储和/或找回数据。如图1所示，主机设备4可以经由接口14与存储设备6通信。主机设备4可以包括任何各种不同的设备，包括计算机服务器、网络附加存储(NAS)单元、台式计算机、笔记本(即膝上型)计算机、平板电脑、机顶盒、电话手持机例如所谓的“智能”电话、所谓的“智能”平板、电视机、照相机、显示设备、数字媒体播放器、视频游戏操控器、视频流设备等。
如图1所示，存储设备6可以包括控制器8、非易失性存储器阵列10(NVMA 10)、缓存12和接口14。在一些示例中，为了简洁存储设备6可以包括图1中未示出的其它部件。例如，存储设备6可以包括电力输送部件，包括例如电容器、超级电容器或者电池；印刷电路板(PB)，存储设备6的部件与其机械连接并且其包括将存储设备6的部件电互连的导电迹线；等。在一些示例中，存储设备6的物理尺寸和连接器构造可以依照一个或更多个标准外形规格。一些示例性标准外形规格包括但不局限于，3.5英寸硬盘驱动器(HDD)、2.5英寸HDD、1.8英寸HDD、外围部件互连(PCI)、PCI-扩展(PCI-X)、PCI专线(PCIe)(例如，PCIe x1、x4、x8、x16、PCIe Mini Card、MiniPCI等)。在一些示例中，存储设备6可以直接联接(例如，直接焊接)到主机设备4的母板上。
存储设备6可包括接口14，用于连接主机设备4。接口14可包括一个或两个数据总线用于与主机设备4交换数据，和控制总线用于与主机设备4交换指令。接口14可以根据任何合适的协议来操作。例如，接口14可以根据一个或更多个以下协议来操作：高级技术附件(ATA)(例如，串行ATA(SATA)和并行ATA(PATA))、光纤通道、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围部件互连(PCI)和PCI-专线。接口14的电连接(例如，数据总线、控制总线或者二者)是到控制器8的电连接，提供主机设备4和控制器8之间的电连接，允许在主机设备4和控制器8之间交换数据。在一些示例中，接口14的电连接还允许存储设备6接收来自主机设备4的电力。
存储设备6可包括NVMA10，其可以包括多个存储器设备16Aa-16Nn(总称“存储器设备16”)，其中每一个可被构造成存储和/或找回数据。例如，存储器设备16的存储器设备可以从控制器8接收数据和信息，控制器8指示该存储设备存储数据。类似的，存储器设备16的存储器设备可以从控制器8接收信息，控制器8指示该存储设备找回数据。在一些示例中，每个存储器设备16被称为管芯。在一些示例中，单个物理芯片可以包括多个管芯(即，多个存储器设备16)。在一些示例中，每个存储器设备16被构造成存储相对大量的数据(例如，128Mb、256Mb、512Mb、1Gb、2Gb、4Gb、8Gb、16Gb、32Gb、64Gb、128Gb、256Gb、512Gb、1Tb等)。
在一些示例中，存储器设备16可以包括闪存设备。闪存设备可以包括基于NAND或者NOR的闪存设备，并且可以基于每个闪存单体的晶体管的浮置栅极中包括的电荷来存储数据。在NAND闪存设备中，闪存设备可以被划分成多个区块。图2是示出了示例性存储器设备16Aa的概念性框图，其包括多个区块17A-17N(总称为“区块17”)，每个区块包括多个页面19Aa-19Nm(总称为“页面19”)。区块17的每一个区块可以包括多个NAND单元。NAND单元的行可以利用字线串行电连接来定义页面(页面19的一个页面)。多个页面19中的每一个中的相应单元可以电连接到相应的位线。控制器6可以在页面水平将数据写入到NAND闪存设备并且从NAND闪存设备读取数据，并且在区块水平从NAND闪存设备擦除数据。
在一些示例中，分别连接到存储器设备16的每个存储器设备对于控制器8而言是不实用的。照此，存储器设备16和控制器8之间的连接可以是多路复用的。作为示例，存储器设备16可以被组合到通道18A-18N(总称为“通道18”)中。例如，如图1所示，存储器设备16Aa-16Nn可以组合到第一通道18A中，并且存储器设备16Na-16Nn可以组合到第N个通道18N中。组合到每个通道18中的存储器设备16可以将一个或更多个连接共享给控制器8。例如，组合到第一通道18A中的存储器设备16可附接到通用I/O总线和通用控制总线。存储设备6可以包括通用I/O总线和通用控制总线，用于通道18的每个相应的通道。在一些示例中，通道18的每个通道可包括一组芯片使能(CE)线，其可以用于在每个通道上多路复用存储设备。例如，每个CE线可以被连接到存储设备18的相应的存储设备。通过这种方式，控制器8和存储设备18之间的单独连接的数量会减少。另外，因为每个通道具有到控制器8的独立的一组连接，连接的减少不会显著影响数据吞吐速率，因为控制器8可以同时发布不同指令给每个通道。
在一些示例中，存储设备6可以包括多个存储器设备16，其被选择来提供大于主机设备4可访问的容量的总容量。这被称为过度供应。例如，如果存储设备6宣称包括240GB用户可访问存储容量，存储设备6可以包括足够的存储器设备16来提供256GB的总存储容量。存储器设备16的16GB对于主机设备4或者主机设备4的用户可能不能够访问。替代的，额外的存储器设备16可以提供额外的区块17来促进写入、垃圾收集、损耗均衡等。此外，额外的存储器设备16可以提供额外的区块17，如果一些区块损耗变得不可用并且退出使用就采用额外的区块17。额外的区块17的存在可允许损耗区块的退役而不引起主机设备4可用的存储容量的变化。在一些示例中，过度供应的量可被定义为p＝(T-D)/D，其中p是过度供应比率，T是存储设备2的总存储容量，并且D是存储设备2的主机设备4可访问的存储容量。
存储设备6包括控制器8，其可以管理存储设备6的一个或更多个操作。图3是示出了示例性控制器20的概念性和示意性框图，其可以是图1中控制器6的示例。在一些示例中，控制器20可以包括地址转换模块22、写入模块24、维护模块26、读取模块28、调度模块30和多个通道控制器32A-32N(总称为“通道控制器28”)。在其它示例中，控制器20可以包括额外的模块或者硬件单元，或者可以包括更少的模块或者硬件单元。控制器20可以包括微处理器、数字信号处理器(DSP)、特定用途集成电路(ASIC)、现场可编程门阵列(FPGA)或其它数字逻辑电路。
控制器20可以经由接口14与主机设备4连接并且管理数据到存储器设备16的存储和数据从存储器设备16的找回。例如，控制器20的写入模块24可以管理到存储器设备16的写入。例如，写入模块24可以经由接口14从主机设备4接收信息，指示存储设备6存储与逻辑地址和该数据相关的数据。写入模块24可以管理数据到存储器设备16的写入。
例如，写入模块24可以与地址转换模块22通信，地址转换模块22管理主机设备4采用的、用于管理存储数据位置的逻辑地址与写入模块24采用的、用于指导数据到存储设备的写入的物理区块地址之间的转换。控制器20的地址转换模块22可以利用闪存转换层或者列表，其将存储器设备16中存储的数据的逻辑地址(或者逻辑区块地址)转换为存储器设备16存储的数据的物理区块地址。例如，主机设备4可以在给存储设备6的指示或信息中利用存储器设备16存储的数据的逻辑区块地址，而写入模块24利用数据的物理区块地址来控制向存储器设备16的数据写入。(类似的，读取模块28可以利用物理区块地址来控制来自存储器设备16的数据读取。)物理区块地址与存储器设备16的实际的物理区块(例如，图2的区块17)对应。
通过这种方式，可以允许主机设备4使用某一组数据的静态逻辑区块地址，虽然实际上存储数据的物理区块地址会改变。地址转换模块22可以维护闪存转换层或者列表以将逻辑区块地址映射到物理区块地址，从而允许主机设备4使用静态逻辑区块地址，虽然例如由于损耗均衡、垃圾收集等，数据的物理区块地址会改变。
如上所述，控制器20的写入模块24可以执行一个或更多个操作来管理数据到存储器设备16的写入。例如，通过在存储器设备16内选择一个或更多个区块来存储数据，并且使得包括被选区块的存储器设备16的基因设备实际上存储该数据，写入模块24可以管理数据到存储器设备16的写入。如上所述，写入模块24可使地址转换模块22基于被选区块更新闪存转换层或者列表。例如，写入模块24可从主机设备4接收包括数据单元和逻辑区块地址的信息，在存储器设备16的特定存储器设备内选择区块来存储该数据，使存储器设备16的该特定存储器设备实际上存储该数据(例如，经由通道控制器32的与该特定存储设备对应的通道控制器)，并且使地址转换模块22更新闪存转换层或者列表来指示该逻辑区块地址对应于该特定存储器设备中的被选区块。
在一些示例中，待写入的数据可以位于比存储器设备16的存储器设备的单个区块(即，单个物理区块)更大的单元中。照此，写入模块24可以选择多个区块，总称为逻辑容器，每一个存储一部分数据单元。例如，写入模块24可以通过从存储器设备16的单个存储器设备选择多个区块来定义逻辑容器。然而，在一些示例中，写入模块24从单个存储器设备中选择逻辑容器的所有区块是不令人满意的。例如，不可能并行地对单个存储器设备中包括的多个区块进行写入。
因此，与通过从存储器设备16的单个存储器设备选择多个区块来定义逻辑容器相反，写入模块24可以通过从多个存储器设备16选择区块来定义逻辑容器。作为一个示例，其中NVMA10包括布置到16个通道中的128个存储器设备16，每个通道具有八个芯片使能(CE)线/目标，一个CE线/目标用于通道中的每个存储器设备16(即，其中通道18A包括存储器设备16Aa-Ah，......，并且通道18P包括存储器设备16Pa-Ph)，写入模块24可以通过从存储器设备16Aa-16Ph的每一个选择区块来定义包括128个区块的逻辑容器。然后写入模块24可使多个存储器设备16在被选区块上并行地存储该部分数据单元。以这种方式，通过将该部分数据写入到不同的存储器设备16上，例如，连接到不同通道18，写入模块24可以增加数据被存储到存储器设备16的速率。然而，在一些示例中，对于逻辑容器包括来自每个存储器设备16的区块是不令人满意的。
根据本公开的一个或更多个技术，与定义包括来自每个存储器设备16的区块的逻辑容器相反，写入模块24可以定义包括来自存储器设备16的子集合的每个存储器设备的区块的区块集合，存储器设备16的子集合包括至少一个来自每个通道18的存储器设备。在一些示例中，存储器设备16的子集合可以被称为管芯集合。例如，写入模块24可以基于与存储器设备16的相应的一个相关联的相应的CE线来划分存储器设备16，从而定义存储器设备16的多个子集合，每一个子集合包括至少一个来自每个通道18的存储器设备(例如，管芯)。对于存储器设备16的多个子集合的每一个相应的子集合，写入模块24可以定义相应的多个区块集合，每个区块集合包括来自存储器设备16的多个子集合的相应的子集合的每个管芯的区块。以这种方式中，例如通过利用包括较少区块的区块集合，写入模块24可以减少擦除区块集合中的区块所需的时间量，这也可以减少区块集合返回到空闲资源池的等待时间。同样以这种方式，用于回收区块集合的垃圾收集操作所需的时间量可被减少。
在一些示例中，除了使得部分数据单元由存储器设备16存储之外，写入模块24还可使得存储器设备16存储用于恢复数据单元的信息，防止一个或更多个区块失效或者变得损坏。例如，写入模块24可使存储器设备16存储校验信息到每个区块集合内的区块中。该校验信息可以用于恢复区块集合的其它区块存储的数据。在一些示例中，校验信息可以是其它区块存储的数据的XOR。
为了将逻辑值为0(带电)的比特写成之前逻辑值为1(未带电)的比特，大电流被使用。这种电流可以足够大，使得其可能引起相邻闪存单元电荷的意外变化。为了防止意外变化，在将任何数据写入到区块内的单元之前，闪存单元的整个区块可以被擦除为逻辑值1(未带电)。因为这样，闪存单元可以在区块水平被擦除并在页面水平被写入。
因此，即使为了写入消耗小于一个页面的一定量的数据，控制器20也可以使整个区块被擦除。这会导致写入放大(write amplification)，写入放大指的是从主机设备4接收的待写入到存储器设备16的数据量与实际上写入到存储器设备16的数据量之间的比率。与没有写入放大所发生的相比，写入放大导致加速闪存单元的损耗。由于相对高的电压用于擦除闪存单元，所以当擦除闪存单元时，可能发生闪存单元的损耗。超过多个擦除循环，相对高的电压会导致改变闪存单元。最后，闪存单元可能耗尽，这样数据不再被写入到单元中。
控制器20可以实施用于减少写入放大和闪存单元的损耗的技术包括将从主机设备4接收的数据写入到未使用的区块(例如，图2的区块17)或者部分使用过的区块。例如，如果主机设备4发送如下数据到存储设备6，该数据仅包括与存储设备6已经存储的数据的小的变化。控制器接着可将旧数据标记为过期(stale)或者不再有效。随着时间，与擦除保持旧数据的区块并且将更新的数据写入到同一区块相比，这可以减少一些对区块的擦除操作。
响应于接收来自主机设备4的写入指令，写入模块24可以确定在存储器设备16的哪个物理位置(区块17)写入数据。例如，写入模块24可以从地址转换模块22或者维护模块26请求一个或更多个空的(例如，没有存储数据)、部分空的(例如，仅区块的一些页面存储数据)物理区块地址，或者存储至少一些无效(或者过期)数据。一旦接收一个或更多个外围区块地址，写入模块24可以定义和/或选择一个或更多个如上所述的区块集合，并且向通道控制器32A-32N(总称为“通道控制器32”)通信信息，这使得通道控制器32将数据写入到区块集合的区块。
读取模块28类似地可以控制从存储器设备16读取数据。例如，读取模块28可以从主机设备4接收请求具有关联的逻辑区块地址的信息。地址转换模块22可以利用闪存转换层或者列表将逻辑区块地址转换成物理区块地址。读取模块28然后可以控制一个或更多个通道控制器32以从物理区块地址找回数据。类似于写入模块24，读取模块28可以选择一个或更多个区块集合并且与通道控制器32通信信息，其使得通道控制器32从区块集合的区块读取数据。
通道控制器32的每个通道控制器可以连接到通道18的相应的通道。在一些示例中，控制器20可以包括的通道控制器32的数量与存储设备2的通道18的数量相同。例如，在写入模块24、读取模块28和/或维护模块26的控制下，通道控制器32可以对连接到相应的通道的存储器设备16执行寻址、编程、擦除和读取的密切控制。
维护模块26可以构造成执行与维护性能和延长存储设备6(例如，存储器设备16)的使用寿命相关的操作。例如，维护模块26可以实施损耗均衡或者垃圾收集中的至少一个。
如上所述，擦除闪存单元可能采用相对高的电压，在多个擦除操作之后，其可能引起闪存单元的变化。在一定数量的擦除操作之后，闪存单元会降级为数据不再被写入到闪存单元的范围，并且包括那些单元的区块(例如，图2的区块17)可能退役(不再被控制器20用于存储数据)。在区块损耗和退役之前，为了增加可被写入到存储器设备16的数据的量，维护模块26可以实施损耗均衡。
在损耗均衡中，维护模块26可以为每个区块或者一组区块追踪对区块或者一组区块的擦除或者写入的数量。维护模块26可使得从主机设备4进来的数据被写入到区块或者一组区块，其经历了相对较少的写入或者擦除，以试图维持每一个区块或者一组区块近似相等的写入或者擦除的数量。这可使得存储器设备16的每个区块以近似相同的速率耗尽，并可以增加存储设备6的使用寿命。
尽管通过减少对不同区块的擦除和写入的数量，这可以减少写入放大和闪存单元的损耗，但这也可能导致区块包括一些有效(新加)数据和一些无效(过期)数据。为了克服这一点，维护模块26可以实施垃圾收集。在垃圾收集操作中，维护模块26可以分析存储器设备16的区块的内容来确定包括高比例无效(过期)数据的区块。维护模块26然后可以将有效数据从区块重新写入到不同区块，并且接着擦除该区块。这会减少由存储器设备16存储的无效(过期)数据的量并且增加空闲区块的数量，但是也会增加写入放大和存储器设备16的损耗。在一些示例中，维护模块26可以在多个管芯集合的每一个内执行垃圾收集，以在区块集合内生成空的区块。通过这种方式，维护模块26可增加成功地在每个管芯集合内定义空的区块或者区块集合的可能性。
控制器20的调度模块30可以执行一个或更多个操作来调度由存储器设备16执行的活动。例如，调度模块30可以调度从控制器20的其它部件接收的请求来命令一个或更多个存储器设备16在运行期间执行一个或更多个活动。在一些示例中，调度模块30可以以被接收的次序(例如，先进先出或FIFO)调度待执行的请求。在一些示例中，调度模块30可以基于一个或更多个因素来调度请求，这些因素包括但不局限于请求类型(例如，读取请求、写入请求、擦除请求、垃圾收集请求等)、自请求被接收开始经过的时间量、执行请求将消耗的功率量、带宽考虑等。作为一个示例，调度模块30可以基于存储器设备16的同时活动(例如，同时读取、写入和/或擦除数据)的存储器设备的数量调度待执行的活动。例如，调度模块30可以基于功率消耗预算、性能目标、或者二者来确定存储器设备16的可同时活动的存储器设备的数量。功率消耗预算可指示由存储器设备16使用的可用的功率量。例如，存储设备6具有25W功率目标时，功率消耗预算可以分配一部分功率目标(例如，16W)由存储器设备16使用。然而，在一些示例中，如果所有存储器设备16同时活动，将消耗的功率量可能大于所供应功率的分配部分。照此，调度模块30可在不消耗比分配部分的功率更多的的情况下，确定当前可活动的存储器设备16的数量。。
例如，在存储器设备16被分配X单位功率消耗预算并且当活动时存储器设备16的每个存储器设备使用一个单位功率时，调度模块30可以确定存储器设备16的X个存储器设备可同时活动。在一些示例中，例如在从存储器设备16定义多个管芯集合时，调度模块30可以确定可同时活动的多个管芯集合的管芯集合数量。例如，在存储器设备16被分配X单位功率消耗预算、当活动时存储器设备16的每个存储器设备使用一个单位功率并且每个管芯集合包括存储器设备16的X/2个存储器设备时，调度模块30可以确定多个管芯集合中的两个管芯集合可同时活动。
为了遵守功率消耗预算，调度模块30可以避免调度活动被存储器设备16的相应子集合来执行，子集合分别包括在多个管芯集合中，其将使得待同时活动的管芯集合数量大于可同时活动的确定的管芯集合数量。例如，当调度模块30确定多个管芯集合的一个管芯集合可同时活动时，调度模块30会调度活动使得第一指令被发布，引起在第一时间周期内多个管芯集合的第一管芯集合是活动的，使得第一时间周期期间存储器设备16消耗的功率量满足功率消耗预算，并且发布第二指令，引起在不同的第二时间周期期间多个管芯集合的第二管芯集合是活动的，使得不同的第二时间周期期间存储器设备16消耗的功率量也满足功率消耗预算。第一管芯集合可以是与第二管芯集合相同的管芯集合或者第一管芯集合可以是与第二管芯集合不同的管芯集合。
调度模块30还可以基于一个或更多个性能目标确定可以同时活动的管芯集合数量。例如，调度模块30可以调度活动，使得存储设备6实现一个或更多个写入速率目标(例如，1.5GB/s)、读取速率目标(例如，3GB/s)、一个或更多个输入/输出每秒操作(IOPS)目标(例如，顺序读/写、随机读/写和全部)等。
在一些示例中，调度模块30调度的活动可花费不同的时间和/或功率量来完成。作为一个示例，写入活动可能花费比读取活动更长(例如，2倍、5倍、10倍等)的时间来执行。作为另一个示例，当执行写入活动时存储器设备16的存储器设备消耗的功率量可能大于当执行读取活动时存储器设备16的存储器设备消耗的功率量(例如，2倍、5倍、10倍等)。在一些示例中，当调度活动时和/或当确定可同时活动的管芯集合的数量时，调度模块30可利用这些区别。例如，在执行读取活动与执行写入活动相比消耗功率较少时，调度模块30可以确定可同时执行读取活动的管芯集合多于可同时执行写入活动的管芯集合。以一个或更多个这些方式，调度模块30可以调度活动来实现一个或更多个性能目标。
在一些示例中，从主机设备4接收的信息可能在对读取数据的请求和对写入数据的请求之间不是均匀平衡的。例如，对读取数据的请求与对写入数据的请求的比率可以是1∶0(即，100％对读取数据的请求)、3∶1(即，75％对读取数据的请求和25％对写入数据的请求)、1∶1(即，50％对读取数据的请求和50％对写入数据的请求)、1∶3(即，25％对读取数据的请求和75％对写入数据的请求)、0∶1(即，0％对读取数据的请求和100％对写入数据的请求)和之间的任何一个。在一些示例中，当调度活动和/或当确定可以同时活动的管芯集合的数量时，调度模块30可以利用这种比例。例如，被用于执行读取活动的时间量小于被用于执行写入活动的时间量时，调度模块30可以调度多个读取活动在与单个写入活动的相同时间周期内发生。这样，存储设备6可实现比写入速率更高的读取速率。以一个或更多个这种方式，调度模块30可以调度活动来实现一个或更多个性能目标。
如上所述，维护模块26可以在存储器设备16上执行一个或更多个维护活动例如垃圾收集，从而例如增加空闲区块/区块集合的数量。这样，在一些示例中，基于从主机设备4接收的信息(例如，读取和/或写入数据请求)，通过在特定时间周期期间分配可以同时用于垃圾收集的管芯集合的数量并且分配可以对于主机设备4同时可用的管芯集合的数量，调度模块30可以在请求上优先化垃圾收集请求。
基于确定的数量，调度模块30可以调度活动，使得在特定时间周期期间，管芯集合的第一集合基于从主机设备4接收的信息执行活动并且管芯集合的第二集合执行垃圾收集活动。在一些示例中，管芯集合的第一集合可以包括管芯集合的数量小于或者等于对于主机同时可用的管芯集合的数量。在一些示例中，管芯集合的第二集合可以包括管芯集合的数量小于或者等于可以同时活动的管芯集合的确定数量与特定时间周期期间基于从主机设备4接收的信息调度来执行活动的管芯集合数量(即，基于在特定时间周期期间从主机接收的信息由控制器发布指令到达的管芯集合的数量)之间的差值。以这种方式，调度模块8可以在满足功率消耗预算的同时将执行垃圾收集的需要与主机设备4可用的带宽量进行平衡。
此外，调度模块30可以调度不同的管芯集合来同时执行不同活动(即，读取、写入和擦除)。例如，与调度所有管芯集合同时执行写入活动相反，调度模块30可以同时调度第一管芯集合来执行读取活动、第二管芯集合来执行写入活动、第三管芯集合来执行擦除活动并且第四管芯集合空闲。以这种方式，例如，通过将存储器设备16划分成多个管芯集合，本公开的技术可以使调度模块30有效地调度不同类型的操作/活动。
图4是示出根据本公开的一个或更多个技术的、图1中示例性非易失性存储器阵列10的更多细节的概念性和示意性框图。如上所述，存储器设备16可以被组合到通道18中并且每个通道上的存储器设备16的存储器设备可以共享一个或更多个到控制器8的连接。例如，被组合到通道18的相应通道的存储器设备16可以附接到I/O总线34A-34N(总称为“I/O总线34”)相应的通用I/O总线和控制总线36A-36N(总称为“控制总线36”)相应的通用控制总线。如图4所示，通道18A的存储器设备16Aa-16An每一个可以被附接到I/O总线34A和控制总线36A。
在一些示例中，I/O总线34每个相应的I/O总线可以包括多个双向I/O线(例如，8条线、16条线等)，其用于在附接到相应的I/O总线的控制器8和存储器设备16之间交换地址信息、数据和指令信息。在一些示例中，控制总线36的每个相应的控制总线可以包括用于在附接到控制总线的控制器8和存储器设备16之间交换控制信号和状态信息的多条线。例如，控制总线36的示例性控制总线可以包括地址位置闩赋能(ALE)线、指令锁存使能(CLE)线、读取使能(RE)线、写入使能(WE)线和写入保护(WP)线，这些线可被控制器8使用于发布指令给存储器设备16的存储器设备；以及就绪/忙碌(R/B)线，其可被存储器设备16的存储器设备使用于发送状态信息给控制器8。
如上所述，每个通道18可包括一组芯片使能(CE)线，其可被用于在每个通道上多路复用存储设备。例如，如图4所示，CE线38Aa-38Na可以用于多路复用通道18A的存储器设备16Aa-16An。例如，为了发送信息给存储器设备16Aa，控制器8可以经由CE0 38Aa发送信号，使得存储器设备16Aa“听”I/O总线34A上的信号和控制总线36A上的信号中的一个或两个。控制器8接着通过在I/O总线34A和总线36A中的一个或两个上输出信号来发布指令给存储器设备16Aa。以这种方式，控制器8可以在通道18的多个通道内多路复用存储器设备16的存储器设备。
根据本公开的一个或更多个技术，控制器8可以定义区块集合，其包括来自存储器设备16的子集合(或者管芯集合)的每个存储器设备的区块，该子集合包括来自每个通道18的至少一个存储器设备。如上所述并且如图4所示，控制器8可以划分存储器设备16来定义管芯集合40A-40N(总称为，“管芯集合40”)，其每一个包括来自通道18中每一个的至少一个存储器设备(例如，管芯)。在一些示例中，控制器8可以基于与存储器设备16相关联的CE线将存储器设备16划分成管芯集合40。例如，控制器8可以将物理地位于特定CE线(即，位于每个通道18上的CE0)上的所有管芯划分成管芯集合40的特定(或被选)管芯集合。作为一个示例，控制器8可以将物理地位于每个通道CE0上的存储器设备16的存储器设备(即，存储器设备16Aa，16Ba，......，和16Na)划分成管芯集合40A。在一些示例中，控制器8可以基于其它布置将存储器设备16划分成管芯集合40。例如，控制器8可以将物理地位于每个通道的不同CE上的存储器设备16的存储器设备(即，存储器设备16Aa，16Bc，......，和16Nb)划分成管芯集合。将关于图5中示出的概念性框图讨论管芯集合40的示例性管芯集合40A的更多细节。
如图5所示，管芯集合40A的每个存储器设备16Aa-16Na包括16个区块。尽管16个区块被示出用于图5示例中的每个存储器设备16Aa-16Na，但是在其它示例中，每个存储器设备16Aa-16Na可以包括多个区块。从管芯集合40A中的多个存储器设备16Aa-16Na开始，控制器8可定义多个区块集合42A-42N(总称为“区块集合42”)。区块集合42的每一个区块集合可以包括来自管芯集合40A的每个管芯的区块(例如，单个区块)。
在一些示例中，控制器8可以从存储器设备16Aa，16Ba，......，和16Na内的特定位置选择区块来定义区块集合42的一个区块集合。例如，如图5所示，包括在区块集合42A中的每个区块是来自每个存储器设备16Aa，16Ba，......，和16Na的相应位置5。在一些示例中，控制器8可以从存储器设备16Aa，16Ba，......，和16Na内的不同位置选择区块来定义区块集合42的区块集合。例如，如图5所示，区块集合42B可以包括来自存储器设备16Aa的区块4、来自存储器设备16Ba的区块7、来自存储器设备16Ca的区块12，......，和来自存储器设备16Na的区块7。在一些示例中，例如在不再期望使用在存储器设备的特定位置处的区块时(例如，在区块失效，与相同存储器设备的其它区块相比具有相对大的写入/擦除周期计数等时)，控制器8可以继续从管芯集合40A内的其它存储器设备在特定位置(或者不同位置)选择区块来定义区块集合。
在一些示例中，控制器8可以利用NVMA10内的存储器设备16的虚拟化布置来定义区块集合。例如，与从每个物理通道18选择存储器设备16的单个存储器设备相反，控制器8可以从每个物理通道18选择存储器设备16的多个存储器设备来定义管芯集合40的管芯集合。特别地，控制器8可以选择与每个物理通道18内的不同CE线附接的存储器设备16的存储器设备来定义管芯集合40的管芯集合。例如，图6是根据本公开的一项或多项技术的、示出了可以由存储设备的控制器执行的另一个示例性技术的概念性框图。如图6的示例所示，控制器8可以通过选择存储器设备16Aa，16Ba，16Ca，......，和16Na以及存储器设备16Ab，16Bb，16Cb，......，和16Nb来定义管芯集合40A’，。另外，如上参照图4所述，存储器设备16Aa，16Ba，16Ca，.。....，和16Na可连接到芯片使能线的第一集合，例如CE0 38Aa-38An，并且存储器设备16Ab，16Bb，16Cb，......，和16Nb可以连接到芯片使能线的第二集合，例如CE1 38Ba-38Bn。
在管芯集合40的每个管芯集合内，控制器8可以分别将附接到每个通道18的存储器设备16的存储器设备映射到多个虚拟通道。图6的示例中，控制器8可以将存储器设备16Aa，16Ba，16Ca，......，和16Na映射到虚拟通道的第一集合并且将存储器设备16Ab，16Bb，......，和16Nb映射到虚拟通道的第二集合，例如分别基于连接到CE使能线的存储设备6Aa，16Ba，16Ca，......，和16Na以及存储设备6Ab，16Bb，......，和16Nb。以这种方式，控制器8可以定义比存储器设备16实际上附接的物理通道的数量更大的虚拟通道的数量。在一些示例中，这可允许控制器8或20访问存储器设备16的增加的并行性。
控制器8然后可以利用上述技术定义区块集合42。例如，对于管芯集合40的特定管芯集合，控制器8可以定义多个区块集合42，其每一个可包括来自特定(或者被选)管芯集合的每个管芯的区块。在特定的管芯集合包括附接到每个物理通道18内的不同CE线的存储器设备16的存储器设备时，控制器8可以通过从附接到每个物理通道18内的不同CE线的存储器设备16的每个存储器设备选择区块来定义区块集合42的区块集合。如图6的示例所示，控制器8可以通过从存储器设备16Aa，16Ba，16Ca，......，和16Na的每一个以及从存储器设备16Ab，16Bb，......，和16Nb的每一个选择区块来定义区块集合42A’。
图7是示出了根据本公开的一项或多项技术的、用于定义存储设备内的管芯集合和区块集合的示例性技术的流程图。为了描述的简便，将同时参照图1的存储设备6和控制器8以及图3的控制器20描述图7的技术，但是具有不同于存储设备6、控制器8或者控制器20的构造的计算设备也可以执行图7的技术。
根据本公开的一项或者多项技术，控制器8可以从包括布置到多个通道(例如，通道18)中的多个管芯(例如，存储器设备16)的存储器阵列(例如，NVMA 10)定义多个管芯集合，每一个管芯集合包括来自多个通道的至少一个管芯(702)。例如，控制器20的写入模块可以根据图4所述的技术定义多个管芯集合40。在一些示例中，写入模块24可以通过接收程序指令定义多个管芯集合，其指示将存储器设备16划分成管芯集合40。
控制器8可以从多个管芯集合的被选管芯集合定义多个区块集合，每一个包括来自被选管芯集合的每个管芯的区块(704)。作为一个示例，根据参照图5的上述技术，写入模块24可以定义来自管芯集合40A的多个区块集合42，其每一个包括来自管芯集合40A的每个管芯的区块。在一些示例中，控制器8可以基于区块的状态信息重新定义多个区块集合中的一个或更多个。例如，在特定存储器设备的特定区块失效时，控制器8可以从特定存储器设备选择另一个区块来重新定义包括该特定区块的区块集合。
控制器8可以接收待存储的数据单元(706)。例如，控制器8可以接收来自主机设备例如图1的主机设备4的信息，包括逻辑区块地址和待存储的数据单元。
控制器8可以发布指令，其使得部分数据单元被存储到多个区块集合的被选区块集合的区块中(708)。例如，控制器8的写入模块24可以将数据单元划分成多个相应的部分并且发布指令使得包括特定区块集合的相应区块的存储器设备16的存储器设备存储数据单元的相应部分。
以这种方式，例如，通过同时将数据的相应部分写入到不同通道上的存储器设备的相应区块，控制器8可以利用并行性提高吞吐量。同样以这种方式，控制器8可以例如在不影响潜在吞吐量的情况下减少在逻辑管理域的基本单元中包括的区块的数量。
下面的示例可以示出本公开的一个或更多个技术。
示例1.一种方法包括：基于与多个管芯相关联的相应的芯片使能线，从包括布置到多个通道中的多个管芯的存储器阵列定义多个管芯集合，其中多个管芯集合的每个管芯集合包括来自多个通道的每一个的至少一个管芯；从该多个管芯集合的被选管芯集合，定义多个区块集合，其中每个区块集合包括来自该被选管芯集合的每个管芯集合的区块；通过存储器阵列的控制器，接收待存储的数据单元；以及通过控制器，发布指令使得数据单元被存储到该多个区块集合的被选区块集合的区块中。
示例2.示例1的方法，进一步包括：通过控制器，确定可同时活动的管芯集合的数量；通过控制器，发布指令给该多个管芯集合的一组，其具有小于或者等于可同时活动的管芯集合数量的若干管芯集合；以及通过控制器，避免发布将会使得待同时活动的管芯集合的数量大于可同时活动的管芯集合的数量的指令。
示例3.示例1-2的任何组合的方法，进一步包括：通过控制器，发布使多个管芯集合的第一子集合在第一时间周期期间是活动的第一指令，使得在第一时间周期期间由存储器阵列消耗的功率量小于或者等于功率消耗预算；以及通过控制器，发布使多个管芯集合的第二子集合在第二时间周期期间是活动的第二指令，使得在第二时间周期期间由存储器阵列消耗的功率也小于或者等于功率消耗预算。
示例4.示例1-3任何组合的方法，其中第二子集合包括多个管芯集合的不包括在第一子集合中的至少一个管芯集合，使得至少一个管芯集合的管芯在第二时间周期期间是活动的而在第一时间周期期间不是活动的。
示例5.示例1-4的任何组合的方法，其中发布第一指令包括：将来自指令集的第一指令发动到第一子集合的第一管芯集合的管芯，其中该指令集合包括读取指令、写入指令和擦除指令；以及将来自指令集的不同的第二指令发布到第一子集合的第二管芯集合的管芯。
示例6.示例1-5的任何组合的方法，其中确定待同时活动的管芯集合的数量包括：在运行期间并且基于功率消耗预算或者性能目标的至少一个，确定可同时活动的管芯集合的数量。
示例7.示例1-6的任何组合的方法，进一步包括：在多个管芯集合内执行垃圾搜集以形成空的区块集合。
示例8.示例1-7的任何组合的方法，其中确定可同时活动的管芯集合的数量包括确定在特定时间周期期间可同时活动的管芯集合的第一数量，该方法进一步包括：通过控制器，确定在特定时间周期期间对于主机可同时可用的管芯集合的第二数量，其中管芯集合的第二数量小于或者等于管芯集合的第一数量；通过控制器并且基于从主机接收的信息，发布指令给多个管芯的管芯集合的第一集合，其包括的管芯集合的数量小于或者等于管芯集合的第二数量；确定管芯集合的第一数量与基于从主机接收的信息由控制器发布的指令所到达的管芯集合的数量之间的差值；以及在多个管芯集合的管芯集合的第二集合上执行垃圾收集，其包括的管芯集合数量小于或者等于所确定的差值。
示例9.示例1-8的任何组合的方法，进一步包括：通过从多个通道的每一个至少选择多个管芯的单个管芯来定义特定管芯集合。
示例10.示例1-9的任何组合的方法，其中该多个通道包括N个物理通道，该方法进一步包括：通过从多个通道的每一个至少选择与不同芯片使能线相关联的多个管芯的至少两个来定义被选管芯；以及将被选管芯映射到M个虚拟通道，其中M是N至少两倍的整数。
示例11.一种存储设备包括：存储器阵列，其包括布置到多个通道中的多个管芯；和控制器，其被构造成：基于与多个管芯相关联的相应的芯片使能线从存储阵列定义多个管芯集合，其中该多个管芯集合的每个管芯集合包括来自多个通道的每一个的至少一个管芯；从多个管芯集合的被选管芯集合，定义多个区块集合，其中每个区块集合包括来自被选管芯的每个管芯的区块；接收待存储的数据单元；以及发布使得数据单元被存储在该多个区块集合的被选区块集合的区块中的指令。
示例12.示例11的存储设备，其中控制器进一步构造成执行示例1-10的任何组合的方法。
示例13.一种计算机可读存储介质，其存储指令，当执行该指令时，使得存储设备的一个或更多个处理器：从包括布置到多个通道中的多个管芯的存储器阵列，基于与多个管芯关联的相应的芯片使能线来定义多个管芯集合，其中该多个管芯集合的每个管芯集合包括来自该多个通道的每一个的至少一个管芯；从该多个管芯集合的被选管芯集合定义多个区块集合，其中每个区块集合包括来自被选管芯集合的每一个的区块；接收待存储的数据单元；以及发布使得该数据单元被存储到该多个区块集合的被选区块集合的区块中的指令。
示例14.示例13的计算机可读存储介质，进一步存储指令，当执行该指令时，使得存储设备的一个或更多个处理器执行示例1-10的任何组合的方法。
示例15.一种系统，包括：用于从包括布置到多个通道中的多个管芯的存储器阵列，基于与多个管芯相关联的相应的芯片使能线来定义多个管芯集合的装置，其中该多个管芯集合的每个管芯集合包括来自该多个通道的每一个的至少一个管芯；用于从该多个管芯集合的被选管芯集合定义多个区块集合的装置，其中每个区块集合包括来自被选管芯集合的每一个的区块；用于接收待存储的数据单元的装置；以及用于发布使得该数据单元被存储到该多个区块集合的被选区块集合的区块中的指令的装置。
示例16.示例15的系统，进一步包括装用于执行例1-10的任何组合的方法的装置。
本公开中描述的技术可至少部分在以下中实施：硬件、软件、固件或者其任何组合。例如，所描述的技术的各个方面可在一个或更多个处理器内实施，包括一个或更多个微处理器、数字信号处理器(DSP)、特定用途集成电路(ASIC)、现场可编程门阵列(FPGA)或者任何等价集成的或离散的逻辑电路，以及这种部件的任何组合。术语“处理器”或者“处理电路”通常指的是任何前述逻辑电路、单独的或者与其它逻辑电路的组合或者任何其它等价电路。包括硬件的控制单元也可执行本公开的一个或更多个技术。
这种硬件、软件以及固件可在相同的设备内或者分开的设备内实施，以支持本公开描述的各种技术。另外，任何所描述的单元、模块或者部件可作为离散的但共同操作的逻辑设备被一起或者分开实施。不同特征例如模块或者单元的描述，意在突出不同的功能方面而不是必然地暗示那些模块或单元必须通过分离的硬件、固件或者软件部件来实现。另外，与一个或更多个模块或者单元有关的功能可以通过分离的硬件、固件或者软件部件来执行，或者集成在通用的或者分离的硬件、固件或者软件部件中。
本公开描述的技术还被具体化在或者编码在制造产品中，包括由指令编码的计算机可读存储介质。具体化或者编码在包括已编码的计算机可读存储介质的制造产品中的指令，可以使得一个或更多个可编程处理器，或者其它处理器，来实施这里描述的一个或更多个技术，例如当包括在或者编码在计算机可读存储介质中的指令由一个或更多个处理器执行时。计算机可读存储介质可以包括随机访问存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、硬盘、光盘ROM(CD-ROM)、软盘、磁带、磁介质、光介质或者其它计算机可读介质。在一些示例中，制造产品包括一个或更多个计算机可读存储介质。
在一些示例中，计算机可读介质可以包括非易失性介质。术语“非易失性”指的是存储介质不是具体表现为一种载波或者传播的信号。在某些示例中，非易失性存储介质可以存储能够随着时间改变的数据(例如，在RAM或者缓存中)。
各种示例已经被描述了。这些以及其它示例在下列权利要求的范围内。

Claims (21)

1.一种存储设备，其包括：
存储器阵列，所述存储器阵列包括布置到多个通道中的多个管芯，其中所述多个管芯中的每个包括多个区块；以及
控制器，所述控制器构造成：
基于第一命令类型确定可同时活动的管芯集合的第一数量，其中每个管芯集合包括来自所述多个通道中的每个的所述多个管芯中的至少一个管芯；以及
针对多个管芯集合中的每个中的区块集合发布所述第一命令类型的相应命令，直到确定的管芯集合的第一数量，其中每个区块集合包括来自相应管芯集合的每个管芯的区块。
2.根据权利要求1所述的存储设备，其中所述控制器进一步构造成：
基于与所述第一命令类型不同的第二命令类型确定可同时活动的管芯集合的第二数量；以及
针对多个管芯集合中的每个中的区块集合发布所述第二命令类型的相应命令，直到确定的管芯集合的第二数量。
3.根据权利要求2所述的存储设备，其中在第一时间周期期间发布所述第一命令类型的命令并且在与所述第一时间周期不同的第二时间周期期间发布所述第二命令类型的命令。
4.根据权利要求2所述的存储设备，其中所述确定的管芯集合的第一数量与所述确定的管芯集合的第二数量不同。
5.根据权利要求2所述的存储设备，其中所述控制器进一步被构造成基于所述多个管芯的功率消耗预算确定可同时活动的管芯集合的所述第一数量和所述第二数量。
6.根据权利要求2所述的存储设备，其中所述控制器进一步被构造成基于所述存储设备的吞吐量性能目标确定可同时活动的管芯集合的所述第一数量和所述第二数量。
7.根据权利要求2所述的存储设备，其中所述第一命令类型是写入命令、读取命令或擦除命令中的一种，并且
其中所述第二命令类型是与所述第一命令类型不同的写入命令、读取命令或擦除命令中的一种。
8.一种用于存储设备的方法，其包括：
基于第一命令类型确定可同时活动的管芯集合的第一数量，其中每个管芯集合包括来自多个通道中的每个的多个管芯中的至少一个管芯；以及
针对多个管芯集合中的每个中的区块集合发布所述第一命令类型的相应命令，直到确定的管芯集合的第一数量，其中每个区块集合包括来自相应管芯集合中的每个管芯的区块。
9.根据权利要求8所述的方法，其进一步包括：
基于与所述第一命令类型不同的第二命令类型确定可同时活动的管芯集合的第二数量；以及
针对多个管芯集合中的每个中的区块集合发布所述第二命令类型的相应命令，直到确定的管芯集合的第二数量。
10.根据权利要求9所述的方法，其中在第一时间周期期间发布所述第一命令类型的命令并且在与所述第一时间周期不同的第二时间周期期间发布所述第二命令类型的命令。
11.根据权利要求9所述的方法，其中所述确定的管芯集合的第一数量与所述确定的管芯集合的第二数量不同。
12.根据权利要求9所述的方法，其中基于所述多个管芯的功率消耗预算确定可同时活动的管芯集合的所述第一数量和所述第二数量。
13.根据权利要求9所述的方法，其中基于所述存储设备的吞吐量性能目标确定可同时活动的管芯集合的所述第一数量和所述第二数量。
14.根据权利要求9所述的方法，其中所述第一命令类型是写入命令、读取命令或擦除命令中的一种，并且
其中所述第二命令类型是与所述第一命令类型不同的写入命令、读取命令或擦除命令中的一种。
15.一种存储指令的非暂时性计算机可读存储介质，所述指令在被执行时使得存储设备的一个或多个处理器执行包括以下的方法：
基于第一命令类型确定可同时活动的管芯集合的第一数量，其中每个管芯集合包括来自多个通道中的每个的多个管芯中的至少一个管芯；以及
针对多个管芯集合中的每个中的区块集合发布所述第一命令类型的相应命令，直到确定的管芯集合的第一数量，其中每个区块集合包括来自相应管芯集合中的每个管芯的区块。
16.根据权利要求15所述的非暂时性计算机可读存储介质，其中所述方法进一步包括：
基于与所述第一命令类型不同的第二命令类型确定可同时活动的管芯集合的第二数量；以及
针对多个管芯集合中的每个中的区块集合发布所述第二命令类型的相应命令，直到确定的管芯集合的第二数量。
17.根据权利要求16所述的非暂时性计算机可读存储介质，其中在第一时间周期期间发布所述第一命令类型的命令并且在与所述第一时间周期不同的第二时间周期期间发布所述第二命令类型的命令。
18.根据权利要求16所述的非暂时性计算机可读存储介质，其中所述确定的管芯集合的第一数量与所述确定的管芯集合的第二数量不同。
19.根据权利要求16所述的非暂时性计算机可读存储介质，其中基于所述多个管芯的功率消耗预算确定可同时活动的管芯集合的所述第一数量和所述第二数量。
20.根据权利要求16所述的非暂时性计算机可读存储介质，其中基于所述存储设备的吞吐量性能目标确定可同时活动的管芯集合的所述第一数量和所述第二数量。
21.根据权利要求16所述的非暂时性计算机可读存储介质，其中所述第一命令类型是写入命令、读取命令或擦除命令中的一种，并且
其中所述第二命令类型是与所述第一命令类型不同的写入命令、读取命令或擦除命令中的一种。
CN201910055732.3A 2014-09-26 2015-09-25 一种用于逻辑存储管理的多级方案 Active CN109508152B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/498,566 US9582201B2 (en) 2014-09-26 2014-09-26 Multi-tier scheme for logical storage management
US14/498,566 2014-09-26
CN201510973612.3A CN105653202B (zh) 2014-09-26 2015-09-25 一种用于逻辑存储管理的多级方案

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510973612.3A Division CN105653202B (zh) 2014-09-26 2015-09-25 一种用于逻辑存储管理的多级方案

Publications (2)

Publication Number Publication Date
CN109508152A CN109508152A (zh) 2019-03-22
CN109508152B true CN109508152B (zh) 2022-04-05

Family

ID=54544668

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910055732.3A Active CN109508152B (zh) 2014-09-26 2015-09-25 一种用于逻辑存储管理的多级方案
CN201510973612.3A Active CN105653202B (zh) 2014-09-26 2015-09-25 一种用于逻辑存储管理的多级方案

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510973612.3A Active CN105653202B (zh) 2014-09-26 2015-09-25 一种用于逻辑存储管理的多级方案

Country Status (5)

Country Link
US (4) US9582201B2 (zh)
CN (2) CN109508152B (zh)
DE (1) DE102015012566A1 (zh)
FR (1) FR3026545A1 (zh)
GB (1) GB2530667B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US9582201B2 (en) 2014-09-26 2017-02-28 Western Digital Technologies, Inc. Multi-tier scheme for logical storage management
US11157200B2 (en) * 2014-10-29 2021-10-26 Hewlett-Packard Development Company, L.P. Communicating over portions of a communication medium
US9959078B2 (en) * 2015-01-30 2018-05-01 Sandisk Technologies Llc Multi-die rolling status mode for non-volatile storage
US10114690B2 (en) * 2015-02-13 2018-10-30 Sandisk Technologies Llc Multi-die status mode for non-volatile storage
US9875053B2 (en) 2015-06-05 2018-01-23 Western Digital Technologies, Inc. Scheduling scheme(s) for a multi-die storage device
KR102417182B1 (ko) * 2015-06-22 2022-07-05 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US10599349B2 (en) * 2015-09-11 2020-03-24 Samsung Electronics Co., Ltd. Method and apparatus of dynamic parallelism for controlling power consumption of SSDs
US10234927B2 (en) * 2015-11-12 2019-03-19 International Business Machines Corporation Storage system power usage
US10095412B2 (en) * 2015-11-12 2018-10-09 Sandisk Technologies Llc Memory system and method for improving write performance in a multi-die environment
JP6538597B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 記憶装置
US10083722B2 (en) * 2016-06-08 2018-09-25 Samsung Electronics Co., Ltd. Memory device for performing internal process and operating method thereof
US20210182190A1 (en) * 2016-07-22 2021-06-17 Pure Storage, Inc. Intelligent die aware storage device scheduler
US10031689B2 (en) 2016-09-15 2018-07-24 Western Digital Technologies, Inc. Stream management for storage devices
US20180129440A1 (en) * 2016-11-09 2018-05-10 Western Digital Technologies, Inc. Self-virtualizing flash memory for solid state drive
US11550481B2 (en) * 2016-12-19 2023-01-10 Pure Storage, Inc. Efficiently writing data in a zoned drive storage system
JP6667629B2 (ja) * 2016-12-29 2020-03-18 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 記憶システムおよびソリッドステートディスク
JP6765321B2 (ja) * 2017-02-28 2020-10-07 キオクシア株式会社 メモリシステムおよび制御方法
JP6765322B2 (ja) * 2017-02-28 2020-10-07 キオクシア株式会社 メモリシステムおよび制御方法
US10489877B2 (en) * 2017-04-24 2019-11-26 Intel Corporation Compute optimization mechanism
US10474582B2 (en) * 2017-04-28 2019-11-12 Seagate Technology Llc NAND flash storage device and methods using non-NAND storage cache
US10726514B2 (en) 2017-04-28 2020-07-28 Intel Corporation Compute optimizations for low precision machine learning operations
CN107302505B (zh) * 2017-06-22 2019-10-29 迈普通信技术股份有限公司 管理缓存的方法及装置
US11294594B2 (en) 2017-08-07 2022-04-05 Kioxia Corporation SSD architecture supporting low latency operation
CN112055850B (zh) 2017-12-13 2024-04-23 美光科技公司 Nand装置及相关方法和机器可读媒体
US10423361B2 (en) * 2017-12-21 2019-09-24 Microsoft Technology Licensing, Llc Virtualized OCSSDs spanning physical OCSSD channels
US10802733B2 (en) 2018-04-27 2020-10-13 Western Digital Technologies, Inc. Methods and apparatus for configuring storage tiers within SSDs
KR20200016074A (ko) * 2018-08-06 2020-02-14 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그의 동작 방법
CN111243654A (zh) * 2018-11-28 2020-06-05 北京知存科技有限公司 一种闪存芯片及其校准方法和装置
KR20200132171A (ko) * 2019-05-15 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
US11416161B2 (en) * 2019-06-28 2022-08-16 Western Digital Technologies, Inc. Zone formation for zoned namespaces
US11454941B2 (en) * 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
US11189347B2 (en) * 2020-03-13 2021-11-30 Micron Technology, Inc. Resource management for memory die-specific operations
US11287989B2 (en) * 2020-03-24 2022-03-29 Western Digital Technologies, Inc. Dynamic allocation of sub blocks
US11222258B2 (en) 2020-03-27 2022-01-11 Google Llc Load balancing for memory channel controllers
US11513976B2 (en) * 2020-03-31 2022-11-29 Western Digital Technologies, Inc. Advanced CE encoding for bus multiplexer grid for SSD
US11221802B2 (en) * 2020-06-10 2022-01-11 Western Digital Technologies, Inc. Zone allocation for data storage device based on zone reset behavior
US11487446B2 (en) 2020-12-03 2022-11-01 Western Digital Technologies, Inc. Overhead reduction in data transfer protocol for NAND memory
US11586384B2 (en) 2021-02-16 2023-02-21 Western Digital Technologies, Inc. Overhead reduction in data transfer protocol for data storage devices
US11561713B2 (en) * 2021-03-11 2023-01-24 Western Digital Technologies, Inc. Simplified high capacity die and block management
US11842059B2 (en) 2021-09-01 2023-12-12 Micron Technology, Inc. Memory sub-system address mapping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101646994A (zh) * 2006-12-06 2010-02-10 弗森多系统公司（dba弗森-艾奥） 利用内存库交错管理固态存储器的命令的装置、系统及方法
CN103377143A (zh) * 2012-04-27 2013-10-30 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器存储装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266367B2 (en) 2003-12-02 2012-09-11 Super Talent Electronics, Inc. Multi-level striping and truncation channel-equalization for flash-memory system
US20020069317A1 (en) 2000-12-01 2002-06-06 Chow Yan Chiew E-RAID system and method of operating the same
US7496879B2 (en) * 2004-12-01 2009-02-24 Tabula, Inc. Concurrent optimization of physical design and operational cycle assignment
KR20070092617A (ko) * 2006-03-09 2007-09-13 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억장치 및 반도체 장치
US7460398B1 (en) * 2007-06-19 2008-12-02 Micron Technology, Inc. Programming a memory with varying bits per cell
US7978516B2 (en) 2007-12-27 2011-07-12 Pliant Technology, Inc. Flash memory controller having reduced pinout
JP2009211233A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
US8244937B2 (en) 2008-09-30 2012-08-14 Micron Technology, Inc. Solid state storage device controller with parallel operation mode
US8412880B2 (en) * 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
JP5323199B2 (ja) * 2009-02-12 2013-10-23 株式会社東芝 メモリシステム及びメモリシステムの制御方法
KR101565974B1 (ko) * 2009-03-02 2015-11-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US20100250826A1 (en) 2009-03-24 2010-09-30 Micron Technology, Inc. Memory systems with a plurality of structures and methods for operating the same
US8639871B2 (en) * 2009-04-08 2014-01-28 Google Inc. Partitioning a flash memory data storage device
US8417871B1 (en) 2009-04-17 2013-04-09 Violin Memory Inc. System for increasing storage media performance
US8495332B2 (en) 2009-07-24 2013-07-23 Apple Inc. Controller for optimizing throughput of read operations
US8495471B2 (en) 2009-11-30 2013-07-23 International Business Machines Corporation Solid-state storage system with parallel access of multiple flash/PCM devices
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8661184B2 (en) * 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
KR101131560B1 (ko) * 2010-07-15 2012-04-04 주식회사 하이닉스반도체 웨어 레벨링을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US20120159040A1 (en) * 2010-12-15 2012-06-21 Dhaval Parikh Auxiliary Interface for Non-Volatile Memory System
US8595415B2 (en) 2011-02-02 2013-11-26 Micron Technology, Inc. At least semi-autonomous modules in a memory system and methods
US8724517B1 (en) * 2011-06-02 2014-05-13 Cisco Technology, Inc. System and method for managing network traffic disruption
US9239781B2 (en) * 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9134919B2 (en) * 2012-03-29 2015-09-15 Samsung Electronics Co., Ltd. Memory device including priority information and method of operating the same
US8760922B2 (en) * 2012-04-10 2014-06-24 Sandisk Technologies Inc. System and method for micro-tiering in non-volatile memory
JP6003316B2 (ja) 2012-07-12 2016-10-05 ソニー株式会社 固体撮像装置、電子機器
US8724389B2 (en) 2012-07-26 2014-05-13 Ocz Storage Solutions, Inc. Non-volatile solid state memory-based mass storage device and methods thereof
TWI495998B (zh) * 2012-08-01 2015-08-11 Phison Electronics Corp 資料管理方法、記憶體控制器與記憶體儲存裝置
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
US9292428B2 (en) * 2012-09-05 2016-03-22 Kabushiki Kaisha Toshiba Memory system
US9620202B2 (en) * 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
US9582201B2 (en) * 2014-09-26 2017-02-28 Western Digital Technologies, Inc. Multi-tier scheme for logical storage management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101646994A (zh) * 2006-12-06 2010-02-10 弗森多系统公司（dba弗森-艾奥） 利用内存库交错管理固态存储器的命令的装置、系统及方法
CN103377143A (zh) * 2012-04-27 2013-10-30 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器存储装置

Also Published As

Publication number Publication date
US10552055B2 (en) 2020-02-04
GB2530667A (en) 2016-03-30
US9582201B2 (en) 2017-02-28
CN105653202B (zh) 2019-02-15
GB2530667B (en) 2018-02-21
US20200159418A1 (en) 2020-05-21
FR3026545A1 (zh) 2016-04-01
DE102015012566A1 (de) 2016-03-31
US20170336990A1 (en) 2017-11-23
CN105653202A (zh) 2016-06-08
GB201516826D0 (en) 2015-11-04
CN109508152A (zh) 2019-03-22
US10289314B2 (en) 2019-05-14
US20190227720A1 (en) 2019-07-25
US11068170B2 (en) 2021-07-20
US20160092116A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
US11068170B2 (en) Multi-tier scheme for logical storage management
CN107346290B (zh) 使用并行化日志列表重放分区逻辑到物理数据地址转换表
CN107301134B (zh) 存储装置中的磨损均衡
GB2533688B (en) Resource allocation and deallocation for power management in devices
CN106445724B (zh) 与受保护数据分开存储奇偶校验数据
US20160210060A1 (en) Dynamic resource allocation within storage devices
CN108228473B (zh) 通过动态地传送存储器范围分配的负载平衡的方法及系统
US9582192B2 (en) Geometry aware block reclamation
CN103635968A (zh) 包含存储器系统控制器的设备和相关方法
CN103650054A (zh) 包含存储器系统控制器的设备和相关方法
US11995327B2 (en) Data storage device and method for adaptive host memory buffer allocation based on virtual function prioritization
US12079635B2 (en) Data storage device and method for storage-class-memory-accelerated boot partition optimization
US11847323B1 (en) Data storage device and method for host buffer management
US20240329860A1 (en) System and Method for Flexible Emergency Power Fail Management for Multiple Persistent Memory Regions
US20240231689A1 (en) Data Storage Device and Method for Dynamic Controller Memory Buffer Allocation
US20240143227A1 (en) Data Storage Device and Method for Reducing Flush Latency
WO2024147841A1 (en) Data storage device and method for race-based data access in a multiple host memory buffer system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240828

Address after: California, USA

Patentee after: SanDisk Technology Co.

Country or region after: U.S.A.

Address before: California, USA

Patentee before: Western Digital Technologies, Inc.

Country or region before: U.S.A.

TR01 Transfer of patent right