CN109496408A - 传送装置和帧传送方法 - Google Patents

传送装置和帧传送方法 Download PDF

Info

Publication number
CN109496408A
CN109496408A CN201680087819.3A CN201680087819A CN109496408A CN 109496408 A CN109496408 A CN 109496408A CN 201680087819 A CN201680087819 A CN 201680087819A CN 109496408 A CN109496408 A CN 109496408A
Authority
CN
China
Prior art keywords
frame
usual
low latency
deferred
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680087819.3A
Other languages
English (en)
Other versions
CN109496408B (zh
Inventor
井上礼子
谷口幸子
后藤悠司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109496408A publication Critical patent/CN109496408A/zh
Application granted granted Critical
Publication of CN109496408B publication Critical patent/CN109496408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/56—Queue scheduling implementing delay-aware scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/56—Queue scheduling implementing delay-aware scheduling
    • H04L47/564—Attaching a deadline to packets, e.g. earliest due date first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H04L49/206—Real Time traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/166—IP fragmentation; TCP segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

传送装置的输入端口的输入线路速度和输出端口的输出线路速度有时不同，其中，传送装置按照每个输出端口具有：低延迟帧发送缓冲器(15)，其蓄积由输入端口接收到的低延迟帧；通常延迟帧发送缓冲器(16)，其蓄积由输入端口接收到的与低延迟帧相比容许传送延迟的通常延迟帧；时刻计算部(21)，其在接收到低延迟帧的情况下，使用低延迟帧的帧长度的信息、输入线路速度和输出线路速度计算低延迟帧的输出开始时刻；以及输出竞争控制部(23)，其使用输出开始时刻对低延迟帧和通常延迟帧的传送进行控制。

Description

传送装置和帧传送方法
技术领域
本发明涉及传送帧的传送装置和帧传送方法。
背景技术
近年来，在汽车、火车或工厂等产业领域中，网络的以太网(注册商标)化发展。在产业用以太网网络所使用的帧中，一般存在有对设备的控制信息进行处理的帧即控制系统帧、以及对影像或声音等控制系统以外的信息进行处理的帧。为了实现高速性和高可靠性，在控制系统帧中存在严格的延迟请求，要求低延迟传送。下面将这种控制系统帧称为低延迟帧。与此相对，下面将延迟请求不太严格的、对控制系统以外的信息进行处理的帧称为通常延迟帧。
在产业用以太网网络中，各应用使用的线路速度不同，传送装置的各端口的线路速度有时不同。传送装置在从线路速度为低速的端口向线路速度为高速的端口传送帧的情况下，需要蓄积帧数据，以使得在从低速端口输入的帧的输出时不会产生欠载。在专利文献1中公开了如下技术：在从线路速度为低速的端口向线路速度为高速的端口传送帧的情况下，以保证不会产生传送中的帧的欠载的时间进行待机，或者，从低速的输入端口在帧接收完成的任意定时开始向高速的端口发送帧。
此外，应用了减少传送装置中的低延迟帧的传送延迟时间的IET(InterspersingExpress Traffic)的技术的MAC(Media Access Control)的标准化通过IEEE(Instituteof Electrical and Electronic Engineers)802.3br得以实现。在IET中，在能够传送低延迟帧的情况下，在正在传送通常延迟帧时，在满足以太网的最小帧长度和指定为以太网的最小帧长度以上的分割后的最小帧长度的范围内中断通常延迟帧的传送并进行分割，对低延迟帧进行中断传送。具有应用了IET的MAC的传送装置能够减少产业用以太网网络中的低延迟帧的传送延迟时间。
现有技术文献
专利文献
专利文献1：日本特开平8-32615号公报
发明内容
发明要解决的课题
收容传送速度不同的多个应用系统而需要减少低延迟帧的延迟时间的网络的传送装置构成为在专利文献1所记载的结构中具有应用了IET的MAC。这种结构的传送装置在要将从低速端口输入的低延迟帧从与IET对应的高速端口输出的情况下，将低延迟帧蓄积到不会产生欠载的帧长度后进行输出。此时，传送装置在成为能够输出低延迟帧的状态后判定是否能够分割通常延迟帧。传送装置在无法分割通常延迟帧的情况下，在其输出完成后开始进行低延迟帧的输出。因此，存在低延迟帧的延迟时间可能增大这样的问题。
本发明是鉴于上述情况而完成的，其目的在于，得到在输入线路速度和输出线路速度不同的情况下能够抑制低延迟帧的传送延迟的传送装置。
用于解决课题的手段
本发明是用于解决上述课题并实现目的的输入端口的输入线路速度和输出端口的输出线路速度有时不同的传送装置。其特征在于，传送装置按照每个输出端口具有：低延迟帧发送缓冲器，其蓄积由输入端口接收到的低延迟帧；以及通常延迟帧发送缓冲器，其蓄积由输入端口接收到的与低延迟帧相比容许传送延迟的通常延迟帧。此外，传送装置按照每个输出端口具有：时刻计算部，其在接收到低延迟帧的情况下，使用低延迟帧的帧长度的信息、输入线路速度和输出线路速度计算低延迟帧的输出开始时刻；以及输出竞争控制部，其使用输出开始时刻对低延迟帧和通常延迟帧的传送进行控制。
发明效果
本发明的传送装置发挥在输入线路速度和输出线路速度不同的情况下能够抑制低延迟帧的传送延迟这样的效果。
附图说明
图1是示出实施方式1的通信系统的结构例的图。
图2是示出实施方式1的传送装置的结构例的框图。
图3是示出实施方式1的发送部的结构例的框图。
图4是示出实施方式1的发送部中、输出端口的传送速度比输入端口的传送速度高的情况下的基于IET的低延迟帧的优先输出控制的处理的流程图。
图5是示出实施方式1的传送装置的发送部中进行输出控制而抑制低延迟帧的延迟的效果的图。
图6是示出利用CPU和存储器构成实施方式1的传送装置的情况下的例子的图。
图7是示出利用专用硬件构成实施方式1的传送装置的情况下的例子的图。
图8是示出实施方式2的传送装置的结构例的框图。
具体实施方式
下面，根据附图对本发明的实施方式的传送装置和帧传送方法进行详细说明。另外，本发明不由该实施方式进行限定。
实施方式1
图1是示出本发明的实施方式1的通信系统1的结构例的图。通信系统1具有发送侧通信装置2、3、4、接收侧通信装置5、6、7、以及接收来自发送侧通信装置2～4的信号并向接收侧通信装置5～7传送信号的传送装置8。发送侧通信装置2～4发送用户数据等的帧，接收侧通信装置5～7接收用户数据等的帧。传送装置8通过输入端口81而与发送侧通信装置2～4连接，通过输出端口82而与接收侧通信装置5～7连接。通信装置2～7的数据传送速度有时不同。另外，在图1中，发送侧通信装置和接收侧通信装置为3个，但是，这是一例，也可以是2个以下或4个以上。此外，在图1中，构成为通信系统1具有1个传送装置8，但是，这是一例，也可以构成为在发送侧通信装置2～4与接收侧通信装置5～7之间具有串联配置的多个传送装置8。
对传送装置8的结构进行说明。图2是示出实施方式1的传送装置8的结构例的框图。传送装置8具有接收部11-1～11-N、通常延迟帧长度检测部12-1～12-N、结合缓冲器13-1～13-N、开关处理部14、低延迟帧发送缓冲器15-1～15-N、通常延迟帧发送缓冲器16-1～16-N、发送部17-1～17-N。传送装置8具有N个输入端口81和输出端口82，但是，这是一例，输入端口81和输出端口82的数量不限于N个。N是1以上的整数。在N＝1的情况下，各结构的数量成为1个。
在以后的说明中，在不区分接收部11-1～11-N的情况下称为接收部11。此外，在不区分通常延迟帧长度检测部12-1～12-N的情况下称为通常延迟帧长度检测部12。此外，在不区分结合缓冲器13-1～13-N的情况下称为结合缓冲器13。此外，在不区分低延迟帧发送缓冲器15-1～15-N的情况下称为低延迟帧发送缓冲器15。此外，在不区分通常延迟帧发送缓冲器16-1～16-N的情况下称为通常延迟帧发送缓冲器16。此外，在不区分发送部17-1～17-N的情况下称为发送部17。
传送装置8按照每个输入端口81，各具有与输入端口81相同的N个接收部11、通常延迟帧长度检测部12和结合缓冲器13。此外，传送装置8按照每个输出端口82，各具有与输出端口82相同的N个低延迟帧发送缓冲器15、通常延迟帧发送缓冲器16和发送部17。在本实施方式中，在传送装置8中，输入端口81的输入线路速度和输出端口82的输出线路速度不同，设为与输入端口81的输入线路速度相比，输出端口82的输出线路速度成为高速。另外，在传送装置8中，输入端口81的输入线路速度和输出端口82的输出线路速度也可以相同。
在输入端口81的接收部11和输出端口82的发送部17中安装有应用了通过IEEE802.3br实现标准化的IET的技术的MAC。在IET中，在正在传送通常延迟帧的情况下，中断通常延迟帧的传送，对低延迟帧进行中断传送，由此，能够进行满足低延迟帧的延迟请求的传送。低延迟帧是请求低延迟传送的帧。通常延迟帧是与低延迟帧相比容许传送延迟的帧。
例如，在通信系统1具有多个传送装置8、且多个传送装置8串联配置的情况下，在IET中，在发送侧传送装置8的发送部17中，在低延迟帧的中断产生时对通常延迟帧进行分割。但是，发送侧传送装置8在低延迟帧的传送完成后，传送其余的未发送部分的通常延迟帧。接收侧传送装置8使用低延迟帧的接收前接收到的通常延迟帧和低延迟帧接收后接收到其余的通常延迟帧，结合成分割前的通常延迟帧的形式。
结合缓冲器13进行通常延迟帧的结合处理。在传送装置8中，在发送部17开始进行与基于IET的低延迟帧之间的输出竞争控制之前，完成分割后的通常延迟帧的结合处理即可。因此，结合缓冲器13位于比发送部17更靠前级的位置即可，设置位置没有限制。因此，结合缓冲器13也可以构成为兼用作通常延迟帧发送缓冲器16。
通常延迟帧长度检测部12针对通常延迟帧，计测通过IET分割之前的单位的帧长度。通常延迟帧长度检测部12例如计测所输入的通常延迟帧的字节(byte)数。通常延迟帧长度检测部12将表示计测出的通常延迟帧的帧长度的通常延迟帧长度信息输出到开关处理部14。
接收部11与通信装置2～4等外部装置连接，接收混合存在有IET的低延迟帧和通常延迟帧的业务。图2所示的接收帧是低延迟帧或通常延迟帧。接收部11根据接收到的帧内的识别信息，将接收到的帧划分为低延迟帧和通常延迟帧，从不同的路径输出。帧内的识别信息例如是对帧赋予的头(header)内的服务类别的信息。
同样，发送部17与通信装置5～7等外部装置连接，通过IET的传送方式输出混合存在有低延迟帧和通常延迟帧的业务。图2所示的发送帧是低延迟帧或通常延迟帧。
开关处理部14根据接收到的低延迟帧和通常延迟帧的帧内的信息进行目的地检索处理，对所决定的输出端口82的低延迟帧发送缓冲器15和通常延迟帧发送缓冲器16进行分配。帧内的信息例如是MAC目的地地址或VLAN(Virtual Local Area Network)标签信息等。此外，开关处理部14将从通常延迟帧长度检测部12取得的通常延迟帧长度信息输出到作为与通常延迟帧长度信息相符的通常延迟帧的输出目的地的输出端口82的发送部17。
低延迟帧发送缓冲器15蓄积由输入端口81接收到的低延迟帧。低延迟帧发送缓冲器15能够进行不等待1帧的蓄积完成而开始进行帧输出的直通(cut through)输出。低延迟帧发送缓冲器15按照来自发送部17的低延迟帧读出请求，将低延迟帧输出到发送部17。此外，低延迟帧发送缓冲器15在从开关处理部14输入了低延迟帧的情况下，将表示蓄积了低延迟帧、即在传送装置8中接收到低延迟帧的低延迟帧接收通知输出到发送部17。
通常延迟帧发送缓冲器16蓄积由输入端口81接收到的通常延迟帧。通常延迟帧发送缓冲器16在输入由结合缓冲器13结合后的通常延迟帧的情况下，能够进行直通输出。通常延迟帧发送缓冲器16在如上所述兼用作结合缓冲器13的情况下，在输入结合前的通常延迟帧时，进行在1帧蓄积完成后开始进行输出的存储和转发(store and forward)输出。通常延迟帧发送缓冲器16按照来自发送部17的通常延迟帧读出请求，将通常延迟帧输出到发送部17。此外，通常延迟帧发送缓冲器16将表示通常延迟帧发送缓冲器16中的通常延迟帧的蓄积状态的通常延迟帧蓄积信息输出到发送部17。
接着，对发送部17的结构进行详细说明。图3是示出实施方式1的发送部17的结构例的框图。发送部17具有时刻计算部21、输出帧长度管理部22、输出竞争控制部23、输出帧选择器24。
时刻计算部21在从低延迟帧发送缓冲器15接受低延迟帧接收通知后，使用表示能够由传送装置8传送的低延迟帧的最大帧长度的低延迟帧长度信息31、由输入线路速度信息表示的输入了低延迟帧的输入端口81的输入线路速度、由输出线路速度信息表示的要输出低延迟帧的输出端口82的输出线路速度，计算能够从低延迟帧发送缓冲器15输出低延迟帧的时刻即低延迟帧输出开始时刻T。低延迟帧输出开始时刻T是在低延迟帧发送缓冲器15中成为如下的低延迟帧的蓄积量为止的输出开始时刻，其中，该低延迟帧的蓄积量是即使从低延迟帧发送缓冲器15开始进行低延迟帧的输出即传送也不会产生错误、具体而言为欠载的蓄积量。关于低延迟帧长度信息31、输入线路速度信息和输出线路速度信息，在通信系统1的运用中不进行变更的情况下，能够预先由通信系统1的管理者在时刻计算部21中进行设定。另外，如实施方式2中后述的那样，时刻计算部21还能够从接收到的低延迟帧中取得低延迟帧长度信息31。此外，时刻计算部21可以从接收部11内监视输入端口81的线路速度的未图示的监视部取得输入线路速度信息，可以从发送部17内监视输出端口82的线路速度的未图示的监视部取得输出线路速度信息。
时刻计算部21在接受到低延迟帧接收通知的情况下、即在传送装置8中接收到低延迟帧的情况下，根据低延迟帧长度信息31以及输入线路速度与输出线路速度的差分，计算低延迟帧输出开始时刻T。时刻计算部21能够根据输入线路速度与输出线路速度的差分以及低延迟帧的低延迟帧长度信息31，唯一决定低延迟帧输出开始时刻T。低延迟帧输出开始时刻T可以是相对于时刻计算部21接受到低延迟帧接收通知的时刻的差分时刻即相对时刻，也可以是由通信系统1或传送装置8等管理的绝对时刻。时刻计算部21将表示低延迟帧输出开始时刻T的低延迟帧输出开始时刻信息通知给输出竞争控制部23。
输出帧长度管理部22根据经由开关处理部14而从通常延迟帧长度检测部12取得的通常延迟帧长度信息、以及从通常延迟帧发送缓冲器16输出的通常延迟帧输出主信号，计算通常延迟帧的已传送帧长度和通常延迟帧的未传送帧长度。通常延迟帧的已传送帧长度是从通常延迟帧发送缓冲器16输出且已经从传送装置8传送的通常延迟帧的帧长度。通常延迟帧的未传送帧长度是蓄积在通常延迟帧发送缓冲器16中、未从通常延迟帧发送缓冲器16输出且未从传送装置8传送的通常延迟帧的帧长度。输出帧长度管理部22将表示通常延迟帧的已传送帧长度的通常延迟帧已传送帧长度信息和表示通常延迟帧的未传送帧长度的通常延迟帧未传送帧长度信息通知给输出竞争控制部23。
输出竞争控制部23进行基于IET的输出控制。具体而言，输出竞争控制部23根据从时刻计算部21通知的低延迟帧输出开始时刻信息、从输出帧长度管理部22通知的通常延迟帧已传送帧长度信息和通常延迟帧未传送帧长度信息、经由开关处理部14从通常延迟帧长度检测部12取得的通常延迟帧长度信息、以及从通常延迟帧发送缓冲器16通知的通常延迟帧蓄积信息，对低延迟帧和通常延迟帧的传送进行控制。即，输出竞争控制部23决定传送低延迟帧或通常延迟帧中的哪个帧。输出竞争控制部23在由低延迟帧输出开始时刻信息表示的低延迟帧输出开始时刻T开始低延迟帧，由此能够抑制低延迟帧的传送延迟。输出竞争控制部23将表示传送低延迟帧或通常延迟帧中的哪个帧的输出帧信息通知给输出帧选择器24。
此外，输出竞争控制部23在决定了传送低延迟帧的情况下，将低延迟帧读出请求输出到低延迟帧发送缓冲器15。低延迟帧发送缓冲器15在从输出竞争控制部23接受到低延迟帧读出请求后，将低延迟帧输出主信号输出到输出帧选择器24。由此，输出帧选择器24能够读出低延迟帧输出主信号。
此外，输出竞争控制部23在决定了传送通常延迟帧的情况下，将通常延迟帧读出请求输出到通常延迟帧发送缓冲器16。通常延迟帧发送缓冲器16在从输出竞争控制部23接受到通常延迟帧读出请求后，将通常延迟帧输出主信号输出到输出帧选择器24。由此，输出帧选择器24能够读出通常延迟帧输出主信号。
输出帧选择器24根据由输出竞争控制部23决定的输出帧信息，选择从低延迟帧发送缓冲器15读出的低延迟帧输出主信号或从通常延迟帧发送缓冲器16读出的通常延迟帧输出主信号中的任意一方，作为输出帧主信号从输出端口82进行输出。
另外，在本实施方式中，传送装置8的基于IET控制的输出控制方式处理的帧的优先级分类数和帧长度类别数没有特别限制。
接着，对传送装置8的发送部17的动作进行说明。如上所述，在传送装置8中，按照每个输出端口82设置发送部17。下面，对某一个输出端口82进行说明，但是，在传送装置8的针对全部输出端口82的发送部17中进行相同动作。图4是示出实施方式1的发送部17中、输出端口82的传送速度比输入端口81的传送速度高的情况下的基于IET的低延迟帧的优先输出控制的处理的流程图。
首先，在发送部17中，时刻计算部21确认是否存在来自低延迟帧发送缓冲器15的低延迟帧接收通知(步骤S101)。时刻计算部21在存在来自低延迟帧发送缓冲器15的低延迟帧接收通知的情况下(步骤S101：是)，检测到在传送装置8中接收低延迟帧，并在低延迟帧发送缓冲器15中蓄积了低延迟帧。
时刻计算部21在存在来自低延迟帧发送缓冲器15的低延迟帧接收通知的情况下(步骤S101：是)，根据低延迟帧长度信息31以及输入端口81的输入线路速度与输出端口82的输出线路速度的差分，计算低延迟帧输出开始时刻T(步骤S102)。时刻计算部21将计算出的低延迟帧输出开始时刻T通知给输出竞争控制部23。
输出竞争控制部23从时刻计算部21接受到低延迟帧输出开始时刻T的通知后，判断是否正在传送通常延迟帧(步骤S103)。输出竞争控制部23在正在传送通常延迟帧的情况下(步骤S103：是)，根据从输出帧长度管理部22通知的通常延迟帧未传送帧长度信息所表示的传送中的通常延迟帧的未传送帧长度，判断是否会在低延迟帧输出开始时刻T以前完成通常延迟帧的传送(步骤S104)。
输出竞争控制部23在判断为会在低延迟帧输出开始时刻T以前完成通常延迟帧的传送的情况下(步骤S104：是)，将正在传送的通常延迟帧传送到末尾为止(步骤S105)，完成通常延迟帧的传送。
输出竞争控制部23在判断为在低延迟帧输出开始时刻T以前不会完成通常延迟帧的传送的情况下(步骤S104：否)，在将正在传送的通常延迟帧传送到满足IET的可分割条件的范围为止后，中断通常延迟帧的传送(步骤S106)。即，输出竞争控制部23保留可分割的帧长度而对通常延迟帧进行分割，中断通常延迟帧的传送。关于基于IET的分割后的通常延迟帧，分割末尾的帧的帧长度必须为以太网的最小帧长度即64byte以上。因此，分割末尾以外的帧需要满足指定为64byte以上的最小帧长度。输出竞争控制部23在满足可分割条件的范围内进行通常延迟帧的传送和中断。
输出竞争控制部23在要中断通常延迟帧的传送的情况下，到低延迟帧输出开始时刻T或从通常延迟帧的未传送部分去除能够分割的最小帧长度后的帧长度的传送完成的时刻中的任意的较早的时刻为止，进行通常延迟帧的传送。由此，输出竞争控制部23能够抑制在传送低延迟帧后传送通常延迟帧的未发送部分时的通常延迟帧的传送时间的增大，能够减少通常延迟帧的传送延迟。
返回步骤S101，时刻计算部21在不存在来自低延迟帧发送缓冲器15的低延迟帧接收通知的情况下(步骤S101：否)、即在传送装置8中未接收到低延迟帧而没有检测到在低延迟帧发送缓冲器15中蓄积了低延迟帧的情况下，不计算低延迟帧输出开始时刻T。因此，不从时刻计算部21向输出竞争控制部23通知低延迟帧输出开始时刻信息。输出竞争控制部23在未从时刻计算部21通知低延迟帧输出开始时刻信息的状况下，根据来自通常延迟帧发送缓冲器16的通常延迟帧蓄积信息，判断通常延迟帧是否蓄积在通常延迟帧发送缓冲器16中、或者是否正在传送通常延迟帧(步骤S107)。
输出竞争控制部23在判断为通常延迟帧蓄积在通常延迟帧发送缓冲器16中、或者正在传送通常延迟帧的情况下(步骤S107：是)，从通常延迟帧发送缓冲器16传送通常延迟帧(步骤S108)。输出竞争控制部23在正在传送通常延迟帧时，继续进行通常延迟帧的传送。
在传送装置8中，在步骤S107为“否”的情况下以及步骤S108的处理结束后，返回步骤S101的处理。
返回步骤S103，输出竞争控制部23在不是正在传送通常延迟帧的情况下(步骤S103：否)，根据来自通常延迟帧发送缓冲器16的通常延迟帧蓄积信息，判断是否在通常延迟帧发送缓冲器16中蓄积了通常延迟帧(步骤S109)。
输出竞争控制部23在判断为在通常延迟帧发送缓冲器16中蓄积了通常延迟帧的情况下(步骤S109：是)，在根据经由开关处理部14从通常延迟帧长度检测部12取得的通常延迟帧长度信息开始了传送通常延迟帧的情况下，计算传送完成的时刻，判断通常延迟帧的传送完成时刻是否是低延迟帧输出开始时刻T之前的时刻(步骤S110)。
输出竞争控制部23在通常延迟帧的传送完成时刻是低延迟帧输出开始时刻T之前的时刻的情况下(步骤S110：是)，开始进行通常延迟帧的传送，将通常延迟帧传送到末尾(步骤S111)为止，完成通常延迟帧的传送。
输出竞争控制部23在通常延迟帧的传送完成时刻不是低延迟帧输出开始时刻T之前的时刻的情况下(步骤S110：否)，判断从通常延迟帧长度检测部12通知的通常延迟帧长度是否大于能够通过IET分割的帧长度(步骤S112)。如步骤S106说明的那样，在基于IET的分割后的通常延迟帧中具有最小帧长度的条件。例如，在分割后的最小帧长度指定为64byte的情况下，分割前的通常延迟帧的帧长度必须为124byte以上。在分割后的开头或不是开头帧且是末尾以外的通常延迟帧中，以IET的分割帧的格式赋予4byte的FCS(FrameCheck Sequence)，因此，利用60byte进行分割。
输出竞争控制部23在通常延迟帧长度大于能够通过IET分割的帧长度的情况下(步骤S112：是)，将通常延迟帧传送到低延迟帧输出开始时刻T之前的时刻且满足IET的可分割条件的范围为止，中断通常延迟帧的传送(步骤S113)。
输出竞争控制部23在通常延迟帧长度为能够通过IET分割的帧长度以下的情况下(步骤S112：否)，无法将通常延迟帧传送到低延迟帧输出开始时刻T，因此，不开始通常延迟帧的传送(步骤S114)。
返回步骤S109，输出竞争控制部23在判断为在通常延迟帧发送缓冲器16中未蓄积通常延迟帧的情况下(步骤S109：否)，不开始通常延迟帧的传送(步骤S115)。
输出竞争控制部23在步骤S105、S106、S111和S113～S115之后，判断是否到达了低延迟帧输出开始时刻T(步骤S116)。输出竞争控制部23在未到达低延迟帧输出开始时刻T的情况下(步骤S116：否)，返回步骤S103。输出竞争控制部23在到达了低延迟帧输出开始时刻T的情况下(步骤S116：是)，开始进行低延迟帧的输出，将低延迟帧传送到末尾为止(步骤S117)。
传送装置8在步骤S117的处理之后，返回步骤S101，反复执行所述处理。
图5是示出实施方式1的传送装置8的发送部17中进行输出控制而抑制低延迟帧的延迟的效果的图。在图5中，(1)、(2)和(3)所示的判断定时表示图4的流程图的步骤S103，(1)是分支到步骤S106的情况，(2)是分支到步骤S111的情况，(3)是分支到步骤S114的情况。另外，(3)是在(2)的处理后经由步骤S116为“否”的模式。在图5中，低延迟帧接收表示发送部17从低延迟帧发送缓冲器15接受低延迟帧接收通知的定时。图5所示的理想的低延迟帧的输出时刻的T1和T2是所述低延迟帧输出开始时刻T。
在低延迟帧输出开始时刻T1、T2的定时判断是否能够分割通常延迟帧的情况下，当在低延迟帧输出开始时刻T1、T2的时刻无法分割通常延迟帧时，低延迟帧的传送开始定时在通常延迟帧的传送完成后。具体而言，在通常延迟帧A之后传送低延迟帧A，在通常延迟帧C之后传送低延迟帧B。因此，低延迟帧的传送开始比理想的低延迟帧输出开始时刻T1、T2滞后。
另一方面，在本实施方式中，传送装置8在比低延迟帧输出开始时刻T1、T2早的(1)～(3)的定时实施是否能够分割通常延迟帧的判断。如图5所示，传送装置8在低延迟帧输出开始时刻T1之前的阶段，中断通常延迟帧的传送。此外，传送装置8在低延迟帧输出开始时刻T2之前的阶段，不开始进行新的通常延迟帧的传送。具体而言，在分割后的通常延迟帧A-1之后传送低延迟帧A，在通常延迟帧B之后传送低延迟帧B。在低延迟帧A之后传送分割后的未传送的通常延迟帧A-2，在低延迟帧B之后传送通常延迟帧C。由此，能够使最大长度的低延迟帧的输出开始时刻成为低延迟帧输出开始时刻T1、T2。传送装置8在低延迟帧不是最大长度的情况下，蓄积了1帧的低延迟帧时的输出开始时刻成为通常延迟帧的可分割判断时刻，因此，在与以往相同的时刻开始进行低延迟帧的传送。
接着，对传送装置8的硬件结构进行说明。在传送装置8中，接收部11、通常延迟帧长度检测部12、结合缓冲器13、开关处理部14、低延迟帧发送缓冲器15、通常延迟帧发送缓冲器16和发送部17通过处理电路实现。即，传送装置8具有如下的处理电路：识别接收到的帧并将其划分为低延迟帧或通常延迟帧，检测通常延迟帧的帧长度，结合通过IET分割后的通常延迟帧，决定帧的传送目的地端口并进行分配，按照每个帧类别在发送缓冲器中蓄积帧，进行基于IET的低延迟帧和通常延迟帧的输出竞争控制。处理电路可以是专用硬件，也可以是执行存储器中存储的程序的CPU(Central Processing Unit)和存储器。
图6是示出利用CPU和存储器构成实施方式1的传送装置8的情况下的例子的图。在处理电路由CPU91和存储器92构成的情况下，传送装置8的各功能通过软件、固件或软件与固件的组合实现。软件或固件记述为程序，存储在存储器92中。在处理电路中，CPU91读出并执行存储器92中存储的程序，由此实现各功能。即，传送装置8具有存储器92，该存储器92用于存储如下程序：在接收部11、通常延迟帧长度检测部12、结合缓冲器13、开关处理部14、低延迟帧发送缓冲器15、通常延迟帧发送缓冲器16和发送部17通过处理电路执行该程序时，其结果是执行识别接收到的帧并将其划分为低延迟帧或通常延迟帧的步骤、检测通常延迟帧的帧长度的步骤、结合通过IET分割后的通常延迟帧的步骤、决定帧的传送目的地的端口并进行分配的步骤、按照每个帧类别在发送缓冲器中蓄积帧的步骤、进行基于IET的低延迟帧和通常延迟帧的输出竞争控制的步骤。此外，也可以说这些程序使计算机执行传送装置8的步骤和方法。这里，CPU91可以是处理装置、运算装置、微处理器、微计算机、处理器或DSP(Digital Signal Processor)等。此外，存储器92例如是RAM(Random Access Memory)、ROM(Read Only Memory)、闪存、EPROM(Erasable Programmable ROM)、EEPROM(ElectricallyEPROM)等非易失性或易失性半导体存储器、磁盘、软盘、光盘、高密度盘、迷你盘或DVD(Digital Versatile Disc)等。
图7是示出利用专用硬件构成实施方式1的传送装置8的情况下的例子的图。在处理电路为专用硬件的情况下，图7所示的处理电路93例如是单一电路、复合电路、程序化的处理器、并行程序化的处理器、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)或对它们进行组合而得到的部件。可以按照不同功能利用处理电路93实现传送装置8的各功能，也可以利用处理电路93统一实现各功能。
另外，关于传送装置8的各功能，也可以利用专用硬件实现一部分，利用软件或固件实现一部分。这样，处理电路能够通过专用硬件、软件、固件或它们的组合来实现上述各功能。
如以上说明的那样，根据本实施方式，在收容传送速度不同的多个应用系统、且进行基于IET的传送控制的网络所使用的传送装置8中，在接收低延迟帧后，计算低延迟帧输出开始时刻T，判断是在低延迟帧输出开始时刻T之前的阶段中断通常延迟帧的传送还是不开始通常延迟帧的传送。由此，传送装置8在输出线路速度比输入线路速度高的情况下，能够在低延迟帧输出开始时刻T开始进行低延迟帧的传送，能够抑制低延迟帧的传送延迟。即，能够使低延迟传送所需要的最大长度的低延迟帧的延迟时间最小。
实施方式2
在实施方式1中，在时刻计算部21中设定了低延迟帧长度信息31。在本实施方式中，使用到达传送装置的帧的识别信息取得低延迟帧长度信息31。对与实施方式1不同的部分进行说明。
图8是示出实施方式2的传送装置8a的结构例的框图。传送装置8a将传送装置8的开关处理部14和发送部17-1～17-N置换为开关处理部14a和发送部17a-1～17a-N，进而，追加了低延迟帧长度检测部18-1～18-N。在以后的说明中，在不区分发送部17a-1～17a-N的情况下称为发送部17a。此外，在不区分低延迟帧长度检测部18-1～18-N的情况下称为低延迟帧长度检测部18。
低延迟帧长度检测部18在能够根据与传送装置8a连接的通信设备发送接收的帧的MAC发送方地址或VLAN ID(IDentifier)等识别信息唯一地决定低延迟帧的帧长度的情况下，预先以表的形式存储识别信息与帧长度的对应关系。低延迟帧长度检测部18根据由传送装置8a接收到的低延迟帧的帧内部的识别信息对表进行检索，检测对应的低延迟帧的帧长度。低延迟帧长度检测部18将检测到的低延迟帧的帧长度即低延迟帧长度信息31输出到开关处理部14a。
开关处理部14a在开关处理部14的功能的基础上，将从低延迟帧长度检测部18取得的低延迟帧长度信息31输出到作为与低延迟帧长度信息31相符的低延迟帧的输出目的地的输出端口82的发送部17a。
发送部17a不是预先通过通信系统1的管理者的设定来取得低延迟帧长度信息31的信息，而是经由开关处理部14a从低延迟帧长度检测部18取得低延迟帧长度信息31的信息。发送部17a与发送部17的不同之处仅在于低延迟帧长度信息31的取得方法，其他处理与发送部17相同。
如以上说明的那样，根据本实施方式，传送装置8a根据接收到的低延迟帧的识别信息取得低延迟帧长度信息31。该情况下，也能够得到与实施方式1相同的效果。此外，传送装置8a在与多个VLAN连接、且各VLAN中传送的低延迟帧的低延迟帧长度不同的情况下，还能够通过VLAN对低延迟帧长度进行变更。
以上实施方式所示的结构示出本发明的内容的一例，能够与其他公知技术进行组合，还能够在不脱离本发明主旨的范围内省略和变更结构的一部分。
标号说明
1：通信系统；2～7：通信装置；8、8a：传送装置；11-1～11-N：接收部；12-1～12-N：通常延迟帧长度检测部；13-1～13-N：结合缓冲器；14、14a：开关处理部；15、15-1～15-N：低延迟帧发送缓冲器；16、16-1～16-N：通常延迟帧发送缓冲器；17、17-1～17-N、17a-1～17a-N：发送部；18-1～18-N：低延迟帧长度检测部；21：时刻计算部；22：输出帧长度管理部；23：输出竞争控制部；24：输出帧选择器；81：输入端口；82：输出端口。

Claims (6)

1.一种传送装置，其输入端口的输入线路速度和输出端口的输出线路速度有时不同，其特征在于，所述传送装置按照每个所述输出端口具有：
低延迟帧发送缓冲器，其蓄积由所述输入端口接收到的低延迟帧；
通常延迟帧发送缓冲器，其蓄积由所述输入端口接收到的与所述低延迟帧相比容许传送延迟的通常延迟帧；
时刻计算部，其在接收到所述低延迟帧的情况下，使用所述低延迟帧的帧长度的信息、所述输入线路速度和所述输出线路速度计算所述低延迟帧的输出开始时刻；以及
输出竞争控制部，其使用所述输出开始时刻对所述低延迟帧和所述通常延迟帧的传送进行控制。
2.根据权利要求1所述的传送装置，其特征在于，
在所述输出线路速度比所述输入线路速度高的情况下，
所述时刻计算部计算能够没有错误地传送所述低延迟帧的所述输出开始时刻，
所述输出竞争控制部根据所述输出开始时刻开始进行所述低延迟帧的传送。
3.根据权利要求2所述的传送装置，其特征在于，
所述输出竞争控制部在正在传送所述通常延迟帧的情况下，当在所述输出开始时刻以前能够完成所述通常延迟帧的传送时，完成所述通常延迟帧的传送，当在所述输出开始时刻以前无法完成所述通常延迟帧的传送时，保留能够分割的帧长度而对所述通常延迟帧进行分割，中断所述通常延迟帧的传送。
4.根据权利要求3所述的传送装置，其特征在于，
所述输出竞争控制部在要中断所述通常延迟帧的传送的情况下，到所述输出开始时刻或从所述通常延迟帧的未传送部分去除能够分割的最小帧长度后的帧长度的传送完成的时刻中的任意的较早的时刻为止，进行所述通常延迟帧的传送。
5.根据权利要求2所述的传送装置，其特征在于，
所述输出竞争控制部在未正在传送所述通常延迟帧、但是在所述通常延迟帧发送缓冲器中蓄积了所述通常延迟帧的情况下，当直到所述输出开始时刻为止能够传送完所述通常延迟帧时，开始所述通常延迟帧的传送而完成所述通常延迟帧的传送，当直到所述输出开始时刻为止无法传送完所述通常延迟帧时，不开始所述通常延迟帧的传送。
6.一种帧传送方法，其用于输入端口的输入线路速度和输出端口的输出线路速度不同的传送装置，其特征在于，
在所述传送装置按照每个所述输出端口具有蓄积由所述输入端口接收到的低延迟帧的低延迟帧发送缓冲器、蓄积由所述输入端口接收到的与所述低延迟帧相比容许传送延迟的通常延迟帧的通常延迟帧发送缓冲器、时刻计算部、以及输出竞争控制部的情况下，
所述帧传送方法包含以下步骤：
计算步骤，所述时刻计算部在接收到所述低延迟帧的情况下，使用所述低延迟帧的帧长度的信息、所述输入线路速度和所述输出线路速度计算所述低延迟帧的输出开始时刻；以及
控制步骤，所述输出竞争控制部使用所述输出开始时刻对所述低延迟帧和所述通常延迟帧的传送进行控制。
CN201680087819.3A 2016-07-28 2016-07-28 传送装置和帧传送方法 Active CN109496408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/072213 WO2018020645A1 (ja) 2016-07-28 2016-07-28 転送装置およびフレーム転送方法

Publications (2)

Publication Number Publication Date
CN109496408A true CN109496408A (zh) 2019-03-19
CN109496408B CN109496408B (zh) 2021-03-12

Family

ID=60040451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680087819.3A Active CN109496408B (zh) 2016-07-28 2016-07-28 传送装置和帧传送方法

Country Status (5)

Country Link
US (1) US10528498B2 (zh)
EP (1) EP3474496B1 (zh)
JP (1) JP6211218B1 (zh)
CN (1) CN109496408B (zh)
WO (1) WO2018020645A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6664495B2 (ja) * 2016-08-08 2020-03-13 三菱電機株式会社 伝送装置、システム制御装置、列車伝送システムおよび伝送方法
JP6839113B2 (ja) * 2018-02-01 2021-03-03 日本電信電話株式会社 転送装置及び転送方法
JP6839112B2 (ja) * 2018-02-01 2021-03-03 日本電信電話株式会社 転送装置及び転送方法
US11038993B2 (en) 2018-03-14 2021-06-15 Fungible, Inc. Flexible processing of network packets
WO2019237029A1 (en) 2018-06-08 2019-12-12 Fungible, Inc. Directed graph traversal using content-addressable memory
WO2020197720A1 (en) * 2019-03-27 2020-10-01 Fungible, Inc. Low latency packet switch architecture
US20220369159A1 (en) * 2019-10-02 2022-11-17 Lg Electronics Inc. Buffer report for low latency
US11579802B2 (en) 2019-10-04 2023-02-14 Fungible, Inc. Pipeline using match-action blocks
WO2021071088A1 (ko) * 2019-10-07 2021-04-15 엘지전자 주식회사 저지연을 위한 프레임 손실 보고

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050175013A1 (en) * 2003-02-24 2005-08-11 Jean-Francois Le Pennec Method for transmitting high-priority packets in an IP transmission network
CN101369962A (zh) * 2007-08-13 2009-02-18 华为技术有限公司 转发报文的方法和网络设备
CN101548494A (zh) * 2006-08-22 2009-09-30 卓越电信股份有限公司 受控的延迟分组转发的设备和方法
WO2013111285A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 通信装置及び通信方法及びプログラム
WO2015162734A1 (ja) * 2014-04-23 2015-10-29 三菱電機株式会社 中継装置およびデータ転送方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832615A (ja) 1994-07-21 1996-02-02 Hitachi Cable Ltd 中継装置
US6144668A (en) * 1997-11-26 2000-11-07 International Business Machines Corporation Simultaneous cut through and store-and-forward frame support in a network device
JP2012034047A (ja) 2010-07-28 2012-02-16 Mitsubishi Electric Corp 中継装置及びコンピュータプログラム及び中継方法
EP3375152A1 (en) * 2015-11-09 2018-09-19 Telefonaktiebolaget LM Ericsson (publ) Packet processing technique for a communication network

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050175013A1 (en) * 2003-02-24 2005-08-11 Jean-Francois Le Pennec Method for transmitting high-priority packets in an IP transmission network
CN101548494A (zh) * 2006-08-22 2009-09-30 卓越电信股份有限公司 受控的延迟分组转发的设备和方法
CN101369962A (zh) * 2007-08-13 2009-02-18 华为技术有限公司 转发报文的方法和网络设备
WO2013111285A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 通信装置及び通信方法及びプログラム
WO2015162734A1 (ja) * 2014-04-23 2015-10-29 三菱電機株式会社 中継装置およびデータ転送方法
WO2015163094A1 (ja) * 2014-04-23 2015-10-29 三菱電機株式会社 中継装置およびデータ転送方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y HOTTA ET AL: "Experimental Study of a Low-Delay Ethernet Switch for Real Time Networks", 《IEEE INTERNATIONAL CONFERENCE ON HIGH PERFORMANCE SWITCHING AND ROUTING》 *

Also Published As

Publication number Publication date
EP3474496A4 (en) 2019-07-17
WO2018020645A1 (ja) 2018-02-01
JP6211218B1 (ja) 2017-10-11
US10528498B2 (en) 2020-01-07
JPWO2018020645A1 (ja) 2018-07-26
EP3474496A1 (en) 2019-04-24
EP3474496B1 (en) 2020-09-16
US20190213151A1 (en) 2019-07-11
CN109496408B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
CN109496408A (zh) 传送装置和帧传送方法
CN104429029B (zh) 网络中通过中央控制器的基于延迟的业务速率控制
US10628357B2 (en) Network controller—sideband interface port controller
CN102067530B (zh) 向特定业务流提供背压流控制
US8687637B2 (en) Communication control method and relay device
US20230300500A1 (en) Data Transmission Method and Related Device
EP3996337B1 (en) Service data transmission method and device
US20210385120A1 (en) Systems and methods for sideline processing in a Virtual Network Function
CN104144094A (zh) 用于操作数字总线系统从属节点的方法
US20140304450A1 (en) Switching device, packet control method, and data communication system
GB2532052A (en) NC-SI port controller
US8644326B2 (en) Queue processing method
US11909658B2 (en) Signal transfer system, path control device, and signal transfer method
CN110366841A (zh) 传送装置、传送方法和传送系统
US9621487B2 (en) Method and apparatus for protection switching based on memory control in packet transport system
KR20080017469A (ko) 전자 장치, 프레임 동기화 방법, 이동 장치 및 데이터 처리시스템
CN109565475A (zh) 传输装置、系统控制装置、列车传输系统及传输方法
US9319327B2 (en) Packet transmission method, packet transmission apparatus, and storage medium
CN117478580A (zh) 一种发送负载信息的方法、发送报文的方法及装置
CN109150646B (zh) 链路状态检测系统、方法和装置
CN106713176B (zh) 控制平面时间同步队列的服务速率控制方法和装置
CN114866414A (zh) 虚拟网络状态确定方法、装置及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant