CN109448770B - 一种交叉开关结构阻变存储器的优化方法 - Google Patents

一种交叉开关结构阻变存储器的优化方法 Download PDF

Info

Publication number
CN109448770B
CN109448770B CN201811107853.XA CN201811107853A CN109448770B CN 109448770 B CN109448770 B CN 109448770B CN 201811107853 A CN201811107853 A CN 201811107853A CN 109448770 B CN109448770 B CN 109448770B
Authority
CN
China
Prior art keywords
block
word line
array
low
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811107853.XA
Other languages
English (en)
Other versions
CN109448770A (zh
Inventor
冯丹
张扬
童薇
刘景宁
汪承宁
吴兵
徐洁
徐高翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201811107853.XA priority Critical patent/CN109448770B/zh
Publication of CN109448770A publication Critical patent/CN109448770A/zh
Application granted granted Critical
Publication of CN109448770B publication Critical patent/CN109448770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods

Abstract

本发明公开了一种交叉开关结构阻变存储器的优化方法，属于计算机存储技术领域。本发明方法在每个crossbar阵列的四端都设计电压源，在字线和位线上同时缓解电压下降问题，同时将阵列划分为快、中、慢三种类型的块，将热数据映射到快块，将温数据映射到中块，将冷数据映射到慢块，同时也探索块类型、RESET延迟以及选定字线上低阻单元所占比例范围之间的关系，将最合适的RESET延迟暴露给内存控制器调用，动态加速RESET操作，并且设计电路与体系结构相结合的方案来解决读写干扰问题，由此优化ReRAM的性能和可靠性。

Description

一种交叉开关结构阻变存储器的优化方法
技术领域
本发明属于计算机存储技术领域，更具体地，涉及一种交叉开关结构阻变存储器的优化方法。
背景技术
DRAM的可拓展性从根本上受限于它使用电容器来存储数据，其工艺制程降到16纳米以后难以进一步缩小。此外，DRAM是一种易失性存储器，其刷新操作带来了巨大的能耗开销。DRAM所面临的这些挑战使得它难以满足当今数据密集型应用对大容量内存的需求。最近，新兴的非易失性存储器(Non-Volatile Memory,NVM)如相变存储器(Phase ChangeMemory,PCM)、自旋转移矩随机内存(Spin-Transfer Torque Magnetic RAM,STT-MRAM)、阻变存储器(Resistive Random Access Memory,ReRAM)由于其高可拓展性、高存储密度、高访问速度、低能耗等优良特性，被积极探索为存储级内存(Storage Class Memory,SCM)，从而满足当今数据密集型应用对大容量内存的需求。其中，ReRAM有着更高的存储密度和更低的能耗，显示了更多作为SCM的可能性。
ReRAM单元结构简单，由金属氧化物夹在上下电极之间组成，如图1所示。ReRAM单元的阻值范围可以分为三个区域，高阻态区域和低阻态区域分别用来表示逻辑值0和1，位于边缘区域的阻值被认为难以区分出准确的逻辑值，如图2所示。低阻态到高阻态的转变过程称为复位操作(RESET)，高阻态到低阻态的转变过程称为置位操作(SET)。为了保证低制造成本和高密度，ReRAM阵列一般采用交叉开关(crossbar)结构，在该结构中，所有的ReRAM单元直接通过字线和位线互连，不需要访问晶体管，可以达到最小的平面单元尺寸(4F2)。现有的crossbar阵列设计一般会在ReRAM单元中加入一个专用的选择器(selector)，以此来提升单元的非线性特征，抑制潜行电流，这种结构被称为1S1R crossbar结构，如图3所示。
为了限制写干扰，1S1R crossbar阵列一般采用不对称电压偏置机制，当执行RESET操作时，选定的位线电压设置为Vwrite/3，选定的字线电压设置为-2Vwrite/3，其它未选定的字线和位线电压均接地，如图3所示；当执行SET操作时，选定的字线电压设置为-Vwrite/3，选定的字线电压则设置为2Vwrite/3，其它未选定的字线和位线均接地。写操作过程中，目标单元被称为全选择单元，在选定的字线和位线上的其它单元被称为半选择单元，剩余的单元被称为未选择单元。半选择单元两端存在着一定的电压，该电压被称为干扰电压，流过半选择单元的电流被称为潜行电流。潜行电流和线路电阻降低了目标单元两端的读写电压值，这个问题被称为电压下降(IR drop)问题。由于ReRAM单元的RESET延迟与单元两端的写电压成指数级反比关系，IR drop问题显著地增大了RESET延迟。并且，crossbar阵列中ReRAM单元的IR drop大小与IR drop路径长度相关，离电压源近的单元有着更短的IR drop路径，这些单元有着更小的IR drop和RESET延迟，而离电压源远的单元有着更长的IR drop路径，这些单元有着更大的IR drop和RESET延迟，这使得crossbar阵列内部有着不均匀的访问延迟。此外，在不对称电压偏置机制下，位线上的半选择单元两端电压值为Vwrite/3，根据1S1R ReRAM单元的电流-电压(I-V)特征曲线(如图4所示)，Vwrite/3不会产生任何电流，因此位线上的半选择单元没有潜行电流，只有字线上的半选择单元存在潜行电流。值得注意的是，在选定的字线上，低阻态半选择单元的潜行电流远大于高阻态半选择单元的潜行电流，因此在写操作过程中，crossbar阵列总共的潜行电流大小取决于选定字线上低阻单元的个数。选定字线上的低阻单元越多，总共的潜行电流就越大，IR drop问题就会越严重，RESET延迟也会越大。而传统的ReRAM写操作，特别是性能瓶颈RESET操作，保守地使用最差情况下的访问延迟，这造成了显著的性能下降。
在另一方面，ReRAM单元的阻值变化取决于电流与时间的积分，写操作过程中，流过半选择单元的潜行电流会改变ReRAM单元的阻值，随着阻值变化的累积，半选择单元的阻值状态会无意间被改变，从而造成数据毁坏，这就是写干扰问题。幸运地是，在不对称电压偏置机制下，只有字线上的半选择单元遭受写干扰问题，同时，之前的研究也显示写0只会干扰低阻态半选择单元(RESET干扰)，而写1只会干扰高阻态半选择单元(SET干扰)。并且，由于SET操作的延迟极小(10ns)，高阻态半选择单元的阻值极大(100MΩ)，这些单元的潜行电流极小(<8.6nA)，因此SET干扰对高阻态半选择单元造成的阻值变化可以忽略不计，SET干扰只需要低开销的系统级方法就可解决，如纠错码(Error Correction Code，ECC)。而RESET操作的延迟较大(最差情况为1155ns)，低阻态半选择单元的阻值也较小(100KΩ)，这些单元的潜行电流也较大(>2.9μA)，RESET干扰会造成明显的阻值变化，导致频繁的数据毁坏问题，并且大量的数据会被同时毁坏，系统级的方法难以解决RESET干扰问题，因此，需要设计电路与体系结构相结合的方案来解决RESET干扰。当执行读操作时，选定的字线电压设置为Vread(等于2Vwrite/3)，其它所有的字线和位线均接地，然后目标单元的状态通过与位线相连的感知和对比电路读出，如图3所示。在读操作过程中，选定字线上的所有单元两端都有Vread的电压，这些单元的阻值也会发生改变，随着阻值变化的累积，这些单元的阻值状态也会被改变，从而造成数据毁坏，这就是读干扰问题。总而言之，由于crossbar结构中没有访问晶体管来完全隔离目标单元，读写干扰造成了很严重的数据可靠性问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种交叉开关结构阻变存储器的优化方法，其目的在于在每个crossbar阵列的四端都设计电压源，在字线和位线上同时缓解电压下降问题，同时将阵列划分为快、中、慢三种类型的块，将热数据映射到快块，将温数据映射到中块，将冷数据映射到慢块，同时也探索块类型、RESET延迟以及选定字线上低阻单元所占比例范围之间的关系，将最合适的RESET延迟暴露给内存控制器调用，动态加速RESET操作，并且设计电路与体系结构相结合的方案来解决读写干扰问题，由此优化ReRAM的性能和可靠性。
为实现上述目的，本发明提供了一种交叉开关结构阻变存储器的优化方法，所述方法包括以下步骤：
(1)在ReRAM存储体内部的每个crossbar阵列的四端都设计电压源，相邻的阵列共享电压源，根据最短IR drop路径使能距目标单元最近电压源；
(2)将阵列划分为快、中、慢三种类型的块，同时对内存请求的数据做冷、温、热数据识别，将热数据的内存请求映射到快块，将温数据的内存请求映射到中块，将冷数据的内存请求映射到慢块；
(3)利用crossbar阵列本身的计算能力，计算选定字线上低阻单元所占比例，并探索不同块类型中，选定字线上不同低阻单元所占比例下的RESET延迟，根据写操作地址对应的块类型和字线上低阻单元比例，得到写操作RESET延迟；
(4)同一条字线上相邻两次读操作应用不同极性的读电压；
(5)在crossbar阵列中设置干扰参考单元，监测干扰参考单元的阻值并条件性地执行阻值刷新操作。
进一步地，所述最短IR drop路径具体为：
在M×N阵列中，对于给定位置为(R,C)的单元而言，其最短的IR drop路径长度为(min{R-1,M-R}+min{C-1,N-R})d，其中d表示阵列中两个相邻单元之间导线的长度，M表示阵列的行数，N表示阵列的列数，R表示单元所在行数，C表示单元所在列数。
进一步地，所述步骤(2)具体为：
(21)将M×N的阵列均分为16个块，每个块包含M/4行和N/4列，靠近阵列角落的4个块划分为快块，阵列最中间的4个块划分为慢块，剩余的8个块划分为中块，其中，M表示阵列的行数，N表示阵列的列数；
(22)将每a个连续的内存物理地址对应的空间组成一个逻辑块，每个逻辑块对应的数据大小为
Figure GDA0002723169340000051
位，使逻辑块和阵列内部的块形成一一映射关系，其中，一个内存物理地址对应的数据为512位，
Figure GDA0002723169340000052
(23)在每个时间戳分别比较每个逻辑块数据访问频率与热阈值和冷阈值的大小，若逻辑块访问频率高于热阈值，则判定该逻辑块的数据为热数据；若逻辑块访问频率低于冷阈值，则判定该逻辑块的数据为冷数据；否则，判定该逻辑块的数据为温数据；其中，热阈值和冷阈值都是对负载进行性能分析后得出的，不同类型的负载会有所区别；
(24)将判定为热数据的逻辑块数据映射到快块，将判定为温数据的逻辑块数据映射到中块，将判定为冷数据的逻辑块数据映射到慢块；
(25)当快块映射满后，将快块中访问频率最低的逻辑块数据映射到中块；当中块映射满后，将中块中访问频率最低的逻辑块数据映射到慢块。
进一步地，所述逻辑块的访问频率具体为：
为每个逻辑块分配一个计数器，记录单位时间内逻辑块数据的写访问计数W和读访问计数R，访问频率F为：
F＝Rf1+Wf2
其中，f1为读访问权重，f2为写访问权重，f1+f2＝1。
进一步地，所述步骤(3)具体包括：
(31)计算每条字线上低阻单元所占比例范围；
(32)为每条字线分配一个
Figure GDA0002723169340000061
位的计数器，若某条字线经过一次写操作，则该字线的计数器累加1；若某条字线的计数器溢出时，则重新计算该字线上低阻单元所占比例范围，直到低阻单元所占比例范围更新时，该字线计数器才被清0，其中K表示一条字线上的单元个数，n表示阵列一次写操作的写入位数；
(33)在ReRAM电路模型中，计算快块、中块和慢块中，选定字线上不同低阻单元所占比例范围下的RESET延迟，汇集得到RESET延迟表；
(34)内存控制器执行写操作之前，查询RESET延迟表，根据所写地址对应的块类型和字线上低阻单元比例，得到写操作RESET延迟。
进一步地，所述步骤(31)和步骤(32)中计算字线上低阻单元所占比例范围具体为：
将每个选定的crossbar阵列所有位线的电压设置为Vread，选定的字线接地，利用取样维持电路、模数转换器以及比较器读出选定字线上的电流，根据初始设定的字线电流与字线上低阻单元所占比例范围之间的映射关系，得到字线上低阻单元所占比例范围；
为每条字线分配一个2位的标志位flag来表示每条字线上低阻单元所占比例范围，其中，“00”表示字线上低阻单元所占比例范围为[0,25％)，“01”表示字线上低阻单元所占比例范围为[25％,50％)，“10”表示字线上低阻单元所占比例范围为[50％,75％)，“11”表示字线上低阻单元所占比例范围为[75％,100％]。
进一步地，所述步骤(34)中在ReRAM电路模型中，计算快块、中块和慢块中，字线上低阻单元所占不同比例下的RESET延迟具体为：
根据基尔霍夫电流定律对ReRAM阵列建模，在M×N的阵列中，得到2×M×N个方程式，在MATLAB中计算得出阵列中每个单元两端的电压值，而ReRAM单元的电压与RESET延迟成指数级反比的关系，根据单元两端的电压值，可以得出所有单元的RESET延迟，其中，M表示阵列的行数，N表示阵列的列数；
在快块、中块、慢块中分别将IR drop路径最长的单元设定为目标单元，调节选定字线上低阻单元的比例范围，利用ReRAM阵列模型分别得出快块、中块、慢块在不同低阻单元比例范围下的RESET延迟。
进一步地，所述步骤(5)具体为：
(51)将crossbar阵列中第一列和最后一列的单元设置为干扰参考单元，将干扰参考单元的逻辑值初始化为1，且干扰参考单元不能被用户进行写访问；
(52)在RESET过程中，读出选定字线上的两个干扰参考单元的阻值，若0＜R-Rthreshold≤a，则进入步骤(53)；否则进入步骤(54)；其中，R表示干扰参考单元的阻值，Rthreshold表示低阻态阈值，a为比较器的精度；低阻态阈值根据ReRAM单元金属氧化物的材料变化，Rthreshold优选取值1MΩ；
(53)阵列中低阻态半选择单元的阻值即将进入边缘区域，需要对选定字线上所有低阻单元执行刷新操作；结束；
(54)阵列中低阻态半选择单元的阻值处于低阻态区域，不需要执行刷新操作，结束。
进一步地，所述步骤(52)中读出选定字线上的两个干扰参考单元的阻值具体方法为：利用比较器比较选定字线上电流与参考电流，从而来确定选定单元的阻值。
进一步地，所述步骤(53)中执行刷新操作由多次SET操作组成。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下技术特征及有益效果：
(1)本发明技术方案在crossbar阵列的四端都设计电压源，并且根据最短的IRdrop路径长度来选择性使能外围电路，相较于现有技术缓解了crossbar阵列中由于字线和位线线路电阻引起的IR drop问题，从一定程度上，降低了访问延迟；
(2)本发明技术方案采用了细粒度的块划分(快块、中块、慢块)，并且通过地址重映射机制将对延迟敏感的内存热数据映射到快块，将对延迟敏感度一般的内存温数据映射到中块，将对延迟不敏感的内存冷数据映射到慢块，以此来降低访问延迟；
(3)本发明技术方案利用了crossbar阵列本身的计算能力，计算了选定字线上低阻单元所占的比例范围，并探索了块类型、RESET延迟以及选定字线上低阻单元所占比例范围之间的关系，相较于现有技术调用了最合适的RESET延迟来执行写操作，进一步降低了访问延迟；
(4)本发明技术方案为同一条字线上的两次连续读操作应用不同极性的读电压，抵消了读操作造成的阻值变化，避免了读干扰造成的数据毁坏，提升了阵列可靠性；
(5)本发明技术方案在crossbar阵列中将写干扰最严重的单元设置为干扰参考单元，通过监测干扰参考单元的阻值，来判断阵列中低阻态半选择单元的RESET干扰程度，并条件性地触发刷新操作，确保了所有的半选择单元都不会由于写干扰造成数据毁坏，从而提升了阵列可靠性。
附图说明
图1是ReRAM的单元结构示意图；
图2是ReRAM单元的阻值区间分布示意图；
图3是基于不对称电压偏置机制1S1R crossbar阵列执行RESET操作和读操作的示意图；
图4是1S1R ReRAM单元的电流-电压(I-V)特征曲线的示意图；
图5是本发明方法的步骤流程示意图；
图6是本发明方法中ReRAM的存储体内部四端电压源设计的示意图；
图7是本发明方法中细粒度块划分和地址重映射设计的示意图；
图8是本发明方法中调用最合适的访问延迟设计的示意图；
图9是本发明方法中相反极性的读电压设计的示意图；
图10是本发明方法中写干扰监测设计的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图5所示，本发明方法通过四端电压源设计、细粒度块划分和地址重映射设计、调用最合适的访问延迟设计，优化了ReRAM的性能，其中四端电压源设计根据最短的IRdrop路径长度来选择性使能外围电路，有效地缓解了crossbar阵列中由于字线和位线线路电阻引起的IR drop问题，从一定程度上降低了访问延迟；细粒度块划分和地址重映射设计根据IR drop路径越短RESET延迟越小的特性，将crossbar阵列细粒度地划分为快块、中块、慢块，并且通过地址重映射机制将对延迟敏感的内存热数据映射到快块，将对延迟敏感度一般的内存温数据映射到中块，将对延迟不敏感的内存冷数据映射到慢块，以此来降低访问延迟；调用最合适的访问延迟设计利用了crossbar阵列本身的计算能力，计算选定字线上低阻单元所占的比例范围，并探索了块类型、RESET延迟以及选定字线上低阻单元所占比例范围之间的关系，通过在内存控制器中调用最合适的RESET延迟，来进一步降低访问延迟。本发明也通过相反极性的读电压设计和写干扰监测设计来解决crossbar阵列的读写干扰问题，提升了ReRAM的可靠性。
如图6所示，本发明方法在ReRAM存储体内部的crossbar阵列四端都设计电压源，相邻的阵列共享外围电路，根据最短的IR drop路径长度来选择性使能外围电路，其中最短的IR drop路径长度定义为：在M×N阵列中，对于给定位置为(R,C)的单元而言，其最短的IRdrop路径长度为(min{R-1,M-R}+min{C-1,N-R})d，其中d表示阵列中两个相邻单元之间导线的长度，M表示阵列的行数，N表示阵列的列数。
如图7所示，本发明方法根据IR drop路径越短RESET延迟越小的特性，将crossbar阵列细粒度地划分为快块、中块、慢块，并且通过地址重映射机制将对延迟敏感的内存热数据映射到快块，将对延迟敏感度一般的内存温数据映射到中块，将对延迟不敏感的内存冷数据映射到慢块，减小ReRAM的访问延迟，具体包括以下子步骤：
(21)将M×N的阵列划分为16个大小相同的块，每个块包含M/4行和N/4列，其中靠近阵列角落的4个块被称为快块，阵列最中间的4个块被称为慢块，剩余的8个块被称为中块，其中，M表示阵列的行数，N表示阵列的列数；
(22)将每a个连续的内存物理地址对应的空间组成一个逻辑块，每个逻辑块对应的数据大小为
Figure GDA0002723169340000101
位，使逻辑块和阵列内部的块形成映射关系，其中一个内存物理地址对应的数据为512位，
Figure GDA0002723169340000102
(23)对逻辑块内的数据做冷、温、热数据识别，为每个逻辑块分配一个计数器，根据访问频率记录逻辑块的温度，其中读写访问的权重均为1/2，在每个时间戳分别比较每个逻辑块的温度与热数据阈值和冷数据阈值的大小，如果某个逻辑块的温度高于热数据阈值，则将该逻辑块的数据判定为热数据；如果某个逻辑块的温度低于冷数据阈值，则将该逻辑块的数据判定为冷数据；否则，该逻辑块的数据被判定为温数据；
(24)将判定为热数据的逻辑块数据映射到快块，将判定为温数据的逻辑块数据映射到中块，将判定为冷数据的逻辑块数据映射到慢块；
(25)当快块满时，将快块中温度最低的块迁移到中块，并修改地址映射表；当中块满时，将中块中温度最低的块迁移到慢块，并修改映射表。
如图8所示，本发明方法利用了crossbar阵列本身的计算能力，计算选定字线上低阻单元所占的比例范围，并探索了块类型、RESET延迟以及选定字线上低阻单元所占比例范围之间的关系，通过在内存控制器中调用最合适的RESET延迟，进一步降低了ReRAM的访问延迟，具体包括以下子步骤：
(31)为每条字线分配一个2位的标志位flag来表示每条字线上低阻单元所占的比例范围，其中flag“00”表示字线上低阻单元所占的比例范围为[0,25％)，“01”表示字线上低阻单元所占的比例范围为[25％,50％)，“10”表示字线上低阻单元所占的比例范围为[50％,75％)，“11”表示字线上低阻单元所占的比例范围为[75％,100％]；
(32)计算字线上低阻单元所占的比例范围，将每个选定的crossbar阵列所有位线的电压设置为Vread，选定的字线接地，利用取样维持电路、模数转换器以及比较器读出选定字线上的电流，根据初始设定的字线电流与flag值之间的映射关系，可以很快得出flag值，其中选定字线上的电流是由该字线上低阻单元的个数决定的，字线电流与flag值之间是多对一的映射关系；
(33)为每条字线分配一个
Figure GDA0002723169340000111
位的计数器来统计字线在更新flag后的写次数，只有当某条字线的计数器溢出时，才重新计算该字线上低阻单元所占的比例范围，直到flag被更新后，计数器才会被清0，其中N表示一条字线上的单元个数，n表示阵列一次写操作的写入位数。
(34)在ReRAM电路模型中计算不同的类型块(快块、中块、慢块)中，字线上不同低阻单元比例范围下的RESET延迟，得到RESET延迟表，并将该延迟表保存在内存控制器中，内存控制器执行写操作之前，查询RESET延迟表，根据所写地址对应的块和低阻单元比例，找出最合适的RESET延迟，从而提升写性能。
如图9所示，本发明方法为同一条字线上的两次连续读操作应用不同极性的读电压(±Vread)，抵消掉读操作造成的阻值变化，当某一条字线的读操作应用的是Vread(-Vread)电压时，该字线上的下一次读操作则应用-Vread(Vread)电压，每条字线需要一个1位的标记位来表示上一次读电压的极性。
如图10所示，本发明方法根据字线上靠近电压源的半选择单元经受最严重的写干扰这一特性，将crossbar阵列内部RESET干扰最严重的单元设置为干扰参考单元，这些单元可以很好地反映阵列内部的RESET干扰程度，具体包括以下子步骤：
(51)将阵列第一列和最后一列的单元设置为干扰参考单元，干扰参考单元的逻辑值被初始化为1，并且不能被用户进行写访问，用于探测阵列中低阻态半选择单元的RESET干扰程度；
(52)在RESET过程中，通过高精度的比较器读出选定字线上的两个干扰参考单元阻值，并将读出的阻值与低阻态阈值对比，当读出的阻值与低阻态阈值非常接近时，则进入步骤(53)；否则进入步骤(54)；
(53)阵列中低阻态半选择单元的阻值即将进入边缘区域，需要对选定字线上所有低阻单元执行刷新操作，其中刷新操作由多次SET操作组成，结束；
(54)阵列中低阻态半选择单元的阻值处于安全的低阻态区域，不需要执行刷新操作，结束。
本发明方法通过四端电压源的设计，根据最短的IR drop路径长度来选择性使能外围电路，有效地缓解了crossbar阵列中由于字线和位线线路电阻引起的IR drop问题，从一定程度上降低了ReRAM的访问延迟；通过细粒度块划分和地址重映射设计，将crossbar阵列细粒度地划分为快块、中块、慢块，并且通过地址重映射机制将对延迟敏感的内存热数据映射到快块，将对延迟敏感度一般的内存温数据映射到中块，将对延迟不敏感的内存冷数据映射到慢块，以此降低ReRAM的访问延迟；通过调用最合适的访问延迟设计，探索了块类型、RESET延迟以及选定字线上低阻单元所占比例范围之间的关系，将最合适的RESET延迟暴露给内存控制器调用，从而进一步降低了ReRAM的访问延迟；通过相反极性的读电压设计，有效地抵消掉同一条字线上两次连续的读操作所造成的阻值变化，从而避免了读干扰造成的数据毁坏，提升了ReRAM的可靠性；通过写干扰监测设计，在crossbar阵列中将写干扰最严重的单元设置为干扰参考单元，通过监测干扰参考单元的阻值，来判断阵列中低阻态半选择单元的RESET干扰程度，并条件性地触发刷新操作，确保了所有的半选择单元都不会由于写干扰造成数据毁坏，从而进一步提升了ReRAM的可靠性。
以上内容本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种交叉开关结构阻变存储器的优化方法，其特征在于，所述方法具体包括以下步骤：
(1)在ReRAM存储体内部的每个crossbar阵列的四端都设计电压源，相邻的阵列共享电压源，根据最短IR drop路径使能距目标单元最近电压源；
(2)将阵列划分为快、中、慢三种类型的块，同时对内存请求的数据做冷、温、热数据识别，将热数据的内存请求映射到快块，将温数据的内存请求映射到中块，将冷数据的内存请求映射到慢块；
(3)利用crossbar阵列本身的计算能力，计算选定字线上低阻单元所占比例，并探索不同块类型中，选定字线上不同低阻单元所占比例下的RESET延迟，根据写操作地址对应的块类型和字线上低阻单元比例，得到写操作RESET延迟；
(4)同一条字线上相邻两次读操作应用不同极性的读电压；
(5)在crossbar阵列中设置干扰参考单元，监测干扰参考单元的阻值并条件性地执行阻值刷新操作，所述步骤(5)具体为：
(51)将crossbar阵列中第一列和最后一列的单元设置为干扰参考单元，将干扰参考单元的逻辑值初始化为1，且干扰参考单元不能被用户进行写访问；
(52)在RESET过程中，读出选定字线上的两个干扰参考单元的阻值，若0＜R-Rthreshold≤a，则进入步骤(53)；否则进入步骤(54)；其中，R表示干扰参考单元的阻值，Rthreshold表示低阻态阈值，a为比较器的精度；
(53)阵列中低阻态半选择单元的阻值即将进入边缘区域，需要对选定字线上所有低阻单元执行刷新操作；结束；
(54)阵列中低阻态半选择单元的阻值处于低阻态区域，不需要执行刷新操作，结束。
2.根据权利要求1所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述最短IR drop路径具体为：
在M×N阵列中，对于给定位置为(R,C)的单元而言，其最短的IR drop路径长度为(min{R-1,M-R}+min{C-1,N-R})d，其中d表示阵列中两个相邻单元之间导线的长度，M表示阵列的行数，N表示阵列的列数，R表示单元所在行数，C表示单元所在列数。
3.根据权利要求1所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述步骤(2)具体为：
(21)将M×N的阵列均分为16个块，每个块包含M/4行和N/4列，靠近阵列角落的4个块划分为快块，阵列最中间的4个块划分为慢块，剩余的8个块划分为中块，其中，M表示阵列的行数，N表示阵列的列数；
(22)将每a个连续的内存物理地址对应的空间组成一个逻辑块，每个逻辑块对应的数据大小为
Figure FDA0002723169330000021
位，使逻辑块和阵列内部的块形成一一映射关系，其中，一个内存物理地址对应的数据为512位，
Figure FDA0002723169330000022
(23)在每个时间戳分别比较每个逻辑块数据访问频率与热阈值和冷阈值的大小，若逻辑块访问频率高于热阈值，则判定该逻辑块的数据为热数据；若逻辑块访问频率低于冷阈值，则判定该逻辑块的数据为冷数据；否则，判定该逻辑块的数据为温数据；
(24)将判定为热数据的逻辑块数据映射到快块，将判定为温数据的逻辑块数据映射到中块，将判定为冷数据的逻辑块数据映射到慢块；
(25)当快块映射满后，将快块中访问频率最低的逻辑块数据映射到中块；当中块映射满后，将中块中访问频率最低的逻辑块数据映射到慢块。
4.根据权利要求3所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述逻辑块的访问频率具体为：
为每个逻辑块分配一个计数器，记录单位时间内逻辑块数据的写访问计数W和读访问计数R，访问频率F为：
F＝Rf1+Wf2
其中，f1为读访问权重，f2为写访问权重，f1+f2＝1。
5.根据权利要求1所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述步骤(3)具体包括：
(31)计算每条字线上低阻单元所占比例范围；
(32)为每条字线分配一个
Figure FDA0002723169330000031
位的计数器，若某条字线经过一次写操作，则该字线的计数器累加1；若某条字线的计数器溢出时，则重新计算该字线上低阻单元所占比例范围，直到低阻单元所占比例范围更新时，该字线计数器才被清0，其中K表示一条字线上的单元个数，n表示阵列一次写操作的写入位数；
(33)在ReRAM电路模型中，计算快块、中块和慢块中，选定字线上不同低阻单元所占比例范围下的RESET延迟，汇集得到RESET延迟表；
(34)内存控制器执行写操作之前，查询RESET延迟表，根据所写地址对应的块类型和字线上低阻单元比例，得到写操作RESET延迟。
6.根据权利要求5所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述步骤(31)和步骤(32)中计算字线上低阻单元所占比例范围具体为：
将每个选定的crossbar阵列所有位线的电压设置为Vread，选定的字线接地，利用取样维持电路、模数转换器以及比较器读出选定字线上的电流，根据初始设定的字线电流与字线上低阻单元所占比例范围之间的映射关系，得到字线上低阻单元所占比例范围；
为每条字线分配一个2位的标志位flag来表示每条字线上低阻单元所占比例范围，其中，“00”表示字线上低阻单元所占比例范围为[0,25％)，“01”表示字线上低阻单元所占比例范围为[25％,50％)，“10”表示字线上低阻单元所占比例范围为[50％,75％)，“11”表示字线上低阻单元所占比例范围为[75％,100％]。
7.根据权利要求5所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述步骤(34)中在ReRAM电路模型中，计算快块、中块和慢块中，字线上低阻单元所占不同比例下的RESET延迟具体为：
根据基尔霍夫电流定律对ReRAM阵列建模，在M×N的阵列中，得到2×M×N个方程式，在MATLAB中计算得出阵列中每个单元两端的电压值，而ReRAM单元的电压与RESET延迟成指数级反比的关系，根据单元两端的电压值，可以得出所有单元的RESET延迟，其中，M表示阵列的行数，N表示阵列的列数；
在快块、中块、慢块中分别将IR drop路径最长的单元设定为目标单元，调节选定字线上低阻单元的比例范围，利用ReRAM阵列模型分别得出快块、中块、慢块在不同低阻单元比例范围下的RESET延迟。
8.根据权利要求7所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述步骤(52)中读出选定字线上的两个干扰参考单元的阻值具体方法为：利用比较器比较选定字线上电流与参考电流，从而来确定选定单元的阻值。
9.根据权利要求7所述的一种交叉开关结构阻变存储器的优化方法，其特征在于，所述步骤(53)中执行刷新操作由多次SET操作组成。
CN201811107853.XA 2018-09-21 2018-09-21 一种交叉开关结构阻变存储器的优化方法 Active CN109448770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811107853.XA CN109448770B (zh) 2018-09-21 2018-09-21 一种交叉开关结构阻变存储器的优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811107853.XA CN109448770B (zh) 2018-09-21 2018-09-21 一种交叉开关结构阻变存储器的优化方法

Publications (2)

Publication Number Publication Date
CN109448770A CN109448770A (zh) 2019-03-08
CN109448770B true CN109448770B (zh) 2021-02-05

Family

ID=65533086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811107853.XA Active CN109448770B (zh) 2018-09-21 2018-09-21 一种交叉开关结构阻变存储器的优化方法

Country Status (1)

Country Link
CN (1) CN109448770B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113094004B (zh) * 2021-05-13 2023-11-03 得一微电子股份有限公司 一种存储设备中针对特定规律数据镜像映射优化处理方法
CN116820351B (zh) * 2023-07-21 2024-04-09 北京得瑞领新科技有限公司 冷热数据标定方法、装置、存储介质及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037983A (zh) * 2016-10-07 2017-08-11 克劳帕斯科技有限公司 用于交叉点存储器阵列的存储器干扰恢复方案
CN107195321A (zh) * 2017-05-15 2017-09-22 华中科技大学 一种交叉开关结构阻变式存储器性能优化方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280577A (zh) * 2011-06-20 2011-12-14 北京大学 单极阻变器件、单极阻变存储器单元及制备方法
CN105280222A (zh) * 2015-10-27 2016-01-27 中国科学院微电子研究所 一种提高阻变存储器可靠性的低功耗刷新系统及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037983A (zh) * 2016-10-07 2017-08-11 克劳帕斯科技有限公司 用于交叉点存储器阵列的存储器干扰恢复方案
CN107195321A (zh) * 2017-05-15 2017-09-22 华中科技大学 一种交叉开关结构阻变式存储器性能优化方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"基于相变存储器的存储技术研究综述";冒伟;《计算机学报》;20150531 *

Also Published As

Publication number Publication date
CN109448770A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
US9753652B2 (en) Memory controller, data storage device, and memory control method
US11599430B2 (en) Performing data restore operations in memory
US20210391007A1 (en) Disturb management based on write times
CN105808455B (zh) 访问内存的方法、存储级内存及计算机系统
CN109448770B (zh) 一种交叉开关结构阻变存储器的优化方法
CN113785290A (zh) 基于存储器的矢量-矩阵乘法
US20180233196A1 (en) Single-readout high-density memristor crossbar
US20220113892A1 (en) Multi-level memory programming and readout
CN107195321B (zh) 一种交叉开关结构阻变式存储器性能优化方法及系统
US20230186985A1 (en) Technologies for dynamic current mirror biasing for memory cells
US20220188242A1 (en) Multi-tier cache for a memory system
US20190042137A1 (en) Memory device with separate memory controllers for program/erase and read operations
US20220246847A1 (en) Elemental composition tuning for chalcogenide based memory
CN109461811B (zh) 一种crs阻变存储器的混合可重配方法
US20220180934A1 (en) Read window budget optimization for three dimensional crosspoint memory
US9460779B2 (en) Memory sensing method using one-time sensing table and associated memory device
US20230033277A1 (en) Technologies for repair of memory with access lines
US20230317154A1 (en) Technologies for dynamic biasing for memory cells
US11776611B2 (en) Managing write disturb for units of a memory device using weighted write disturb counts
US20220284948A1 (en) Optimized column read enabled memory
US11790998B2 (en) Eliminating write disturb for system metadata in a memory sub-system
US20240062823A1 (en) Mixed write cursor for block stripe writing
US11853572B2 (en) Encoding-aware data routing
US20240134519A1 (en) Cluster namespace for a memory device
US20230307043A1 (en) Technologies for current biasing for memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant