CN109427601B - 电介质击穿测试电路及系统 - Google Patents

电介质击穿测试电路及系统 Download PDF

Info

Publication number
CN109427601B
CN109427601B CN201710744248.2A CN201710744248A CN109427601B CN 109427601 B CN109427601 B CN 109427601B CN 201710744248 A CN201710744248 A CN 201710744248A CN 109427601 B CN109427601 B CN 109427601B
Authority
CN
China
Prior art keywords
circuit
terminal
dielectric breakdown
transistor
current limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710744248.2A
Other languages
English (en)
Other versions
CN109427601A (zh
Inventor
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710744248.2A priority Critical patent/CN109427601B/zh
Publication of CN109427601A publication Critical patent/CN109427601A/zh
Application granted granted Critical
Publication of CN109427601B publication Critical patent/CN109427601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Relating To Insulation (AREA)

Abstract

本发明提供了一种电介质击穿测试电路及系统，电介质击穿测试电路包括第一端子、第二端子和限流电路，其中：第一端子和第二端子中的一个为接电源端子，另一个为接地端子；限流电路位于第一端子和第二端子之间，且限流电路的一端连接第一端子，另一端用于连接被测电路的一端，以用于限制第二端子与第一端子之间的电流；被测电路用于设置在第一端子与第二端子之间，且被测电路的另一端用于与第二端子连接。当被测电路被击穿后，整个回路产生较大的故障电流，限流电路限制被测电路与第一端子之间的电流，进一步限制整个电路的故障电流，避免电介质击穿测试破坏整个电路结构的电介质击穿测试电路及系统。

Description

电介质击穿测试电路及系统
技术领域
本发明涉及半导体制造技术领域，特别涉及一种电介质击穿测试电路及系统。
背景技术
金属-氧化物半导体场效应晶体管(MOS管)中的栅氧化层是由硅衬底在高温下氧化形成的，这层二氧化硅膜(SiO2)是一种具有1015Ω·cm左右的高电阻率的绝缘膜，当外加电场大于6mV/cm时，会产生F-N(Flowler-Nordheim)型隧道电流。随着超大规模集成电路的集成度不断提高，MOS管集成电路随之向微细化的方向发展，其栅氧化层也日益薄膜化，但较高的电场强度对栅氧化层的性能的影响就成为一个突出的问题。栅氧抗电性能不好将导致MOS器件电参数不稳定，如：阈值电压漂移、跨导下降和漏电流增加等，甚至可引起栅氧化层的击穿。当前0.25um工艺的栅氧化层厚度为4～5nm，而如果到了0.13um工艺时，栅氧化层的厚度将仅为2～3nm。当电源电压为2.2V时，栅氧化层上的电场就有可能大于6mV/cm而产生击穿，从而必须考虑绝缘击穿对栅氧化层质量的影响。因此，栅氧化层的击穿，一直是超大规模集成电路可靠性研究领域关注的热点问题，也是限制集成度提高的重要因素。
电介质击穿(Time-DependentDielectric Breakdown，TDDB)作为一种主要的薄栅氧化层(厚度小于20nm)质量评测方法在企业与实验室中得到了更为广泛的应用。电介质击穿测试电路向被测器件施加击穿电压Vbd，直至阵列击穿发生，但在常规测试中，击穿电压较大，很容易对被测器件周围的结构产生破坏性影响，尤其是击穿发生后，较大的故障电流造成整个集成电路损坏。
因此，需要设计一种防止电介质击穿测试破坏整个电路结构的电介质击穿测试电路及系统。
发明内容
本发明的目的在于提供一种电介质击穿测试电路及系统，以解决现有的电介质击穿测试破坏整个电路的问题。
为解决上述技术问题，本发明提供一种电介质击穿测试电路，用于为被测电路提供电介质击穿测试电压，所述电介质击穿测试电路包括第一端子、第二端子和限流电路，其中：
所述第一端子和所述第二端子中的一个为接电源端子，另一个为接地端子；
所述限流电路位于所述第一端子和第二端子之间，且所述限流电路的一端连接所述第一端子，另一端用于连接所述被测电路的一端，以用于限制所述第二端子与所述第一端子之间的电流；
所述被测电路用于设置在所述第一端子与第二端子之间，且所述被测电路的另一端用于与所述第二端子连接。
可选的，在所述的电介质击穿测试电路中，所述电介质击穿测试电路还包括第一续流电路和第二续流电路，其中：
所述限流电路连接所述第一续流电路和所述第二续流电路；
所述第一续流电路的一端连接所述第一端子，所述第二续流电路的一端连接所述第二端子，所述第一续流电路的另一端连接所述第二续流电路的另一端；
所述第一端子作为所述接电源端子时，所述第一续流电路用于开启限流电路；
所述第二端子作为所述接电源端子时，所述第二续流电路用于开启限流电路。
可选的，在所述的电介质击穿测试电路中，所述限流电路包括第一晶体管，其中：
所述第一晶体管的栅极连接所述第一续流电路的另一端和所述第二续流电路的另一端，所述第一晶体管的源极、漏极中，其中一个连接所述第一端子，另一个用于连接所述被测电路。
可选的，在所述的电介质击穿测试电路中，所述第一晶体管为N沟道绝缘栅型场效应管。
可选的，在所述的电介质击穿测试电路中，所述第一续流电路包括第一二极管，其中：
所述第一二极管的阴极连接所述第一晶体管的栅极，所述第一二极管的阳极连接所述第一端子。
可选的，在所述的电介质击穿测试电路中，所述第二续流电路包括第二二极管，其中：
所述第二二极管的阴极连接所述第一晶体管的栅极，所述第二二极管的阳极连接所述第二端子。
可选的，在所述的电介质击穿测试电路中，所述被测电路包括一个或多个被测晶体管。
可选的，在所述的电介质击穿测试电路中，所述被测晶体管的数量为一个，所述被测晶体管的栅极连接所述第一晶体管的源极或漏极，所述被测晶体管的漏极或源极连接所述第二端子。
可选的，在所述的电介质击穿测试电路中，所述被测晶体管的数量为多个，多个所述被测晶体管的栅极连接在一起并连接所述第一晶体管的源极或漏极，多个所述被测晶体管的漏极或源极均连接在一起并连接所述第二端子。
本发明还提供一种电介质击穿测试系统，所述电介质击穿测试系统包括被测电路，所述电介质击穿测试系统还包括如权利要求1～5中任一项所述的电介质击穿测试电路。
在本发明提供的电介质击穿测试电路及系统中，通过限流电路的一端连接第一端子，另一端用于连接被测电路的一端，以用于限制第二端子与第一端子之间的电流，当被测电路被击穿后，大电流从第一端子、被测电路到第二端子流过，或从第二端子、被测电路到第一端子流过，整个回路产生较大的故障电流，由于限流电路可以限制第二端子与第一端子之间的电流，进一步限制整个电介质击穿测试电路的故障电流，避免电介质击穿测试破坏电介质击穿测试电路或破坏提供击穿电压的电源。
进一步的，由于限流电路的一端连接第一端子，另一端用于连接被测电路，若第二端子与第一晶体管的栅极之间没有通路，则只能由电源从第一端子为被测电路提供击穿电压，因此，本发明通过第二续流电路连接在第一晶体管栅极与第二端子之间，使电源可以通过第二端子向被测电路提供击穿电压，即通过第二二极管向第一晶体管的栅极施加电压，且此时第一二极管对第一端子与第一晶体管的栅极进行隔离。
附图说明
图1是本发明一实施例中电介质击穿测试系统示意图；
图中标号说明如下：1-第一端子；2-第二端子；3-第三端子；4被测电路；5-限流电路；6-第一续流电路；7-第二续流电路。
具体实施方式
以下结合附图和具体实施例对本发明提出的电介质击穿测试电路及系统作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种电介质击穿测试电路及系统，以解决现有的电介质击穿测试破坏整个电路的问题。
为实现上述思想，本发明提供了一种电介质击穿测试电路及系统，所述电介质击穿测试电路用于为被测电路提供电介质击穿测试电压，所述电介质击穿测试电路包括第一端子、第二端子和限流电路，其中：所述第一端子和所述第二端子中的一个为接电源端子，另一个为接地端子；所述限流电路位于所述第一端子和第二端子之间，且所述限流电路的一端连接所述第一端子，另一端用于连接所述被测电路的一端，以用于限制所述第二端子与所述第一端子之间的电流；所述被测电路用于设置在所述第一端子与第二端子之间，且所述被测电路的另一端用于与所述第二端子连接。
如图1所示，本实施例提供一种电介质击穿测试电路，用于为被测电路提供电介质击穿测试电压，所述电介质击穿测试电路包括第一端子1、第二端子2和限流电路5，其中：所述第一端子1和所述第二端子2中的一个为接电源端子，另一个为接地端子，即所述第一端子1或所述第二端子2中的一个用于接地，另一个用于连接电源(图中未示出)，所述电源通过所述第一端子1或所述第二端子2为所述被测电路4提供击穿电压，所述限流电路5位于所述第一端子1和第二端子2之间，且所述限流电路5的一端连接第一端子1，另一端用于连接所述被测电路4的一端，以用于限制所述第二端子2与所述第一端子1之间的电流，所述被测电路4用于设置在所述第一端子1与第二端子2之间，且所述被测电路4的另一端用于与所述第二端子2连接。
在本实施例提供的电介质击穿测试电路中，通过限流电路5的一端连接第一端子1，另一端用于连接被测电路4的一端，以用于限制第二端子2与第一端子1之间的电流，当被测电路4被击穿后，大电流从第一端子1、被测电路4到第二端子2流过，或从第二端子2、被测电路4到第一端子1流过，整个回路产生较大的故障电流，由于限流电路5可以限制第二端子2与第一端子1之间的电流，进一步限制整个电介质击穿测试电路的故障电流，避免电介质击穿测试破坏电介质击穿测试电路或破坏提供击穿电压的电源。
具体的，所述电介质击穿测试电路还包括第一续流电路6和第二续流电路7，其中：所述限流电路5连接所述第一续流电路6和所述第二续流电路7；所述第一续流电路6的一端连接所述第一端子1；所述第二续流电路7的一端连接所述第二端子2，所述第一续流电路6的另一端连接所述第二续流电路7的另一端；所述第一端子1作为所述接电源端子时，所述第一续流电路6用于开启限流电路5，所述第二续流电路7用于截断所述第一续流电路6流向所述第二端子2的电流；所述第二端子2作为所述接电源端子时，所述第二续流电路7用于开启限流电路5，所述第一续流电路6用于截断所述第二续流电路7流向所述第一端子1的电流。
进一步的，所述限流电路5包括第一晶体管M1，其中：所述第一晶体管M1为N沟道绝缘栅型场效应管，所述第一晶体管M1的栅极连接所述第一续流电路6的另一端和所述第二续流电路7的另一端，所述第一晶体管M1的源极、漏极中，其中一个连接所述第一端子，另一个用于连接所述被测电路4。所述第一续流电路6包括第一二极管D1，所述第二续流电路7包括第二二极管D2，其中：所述第一二极管D1的阴极和所述第二二极管D2的阴极均连接所述第一晶体管M1的栅极，所述第一二极管D1的阳极连接所述第一端子1，所述第二二极管D2的阳极连接所述第二端子2。
更进一步的，在所述的电介质击穿测试电路中，所述被测电路4包括一个或多个被测晶体管，若所述被测晶体管的数量为一个，所述被测晶体管的栅极连接所述第一晶体管M1的源极或漏极，所述被测晶体管的漏极或源极连接所述第二端子2，若所述被测晶体管的数量为多个，多个所述被测晶体管的栅极连接在一起并连接所述第一晶体管M1的源极或漏极，多个所述被测晶体管的漏极或源极均连接在一起并连接所述第二端子2。
由于限流电路5的一端连接第一端子1，另一端用于连接被测电路4，若第二端子2与第一晶体管M1的栅极之间没有通路，则只能由电源从第一端子1为被测电路提供击穿电压，因此，本发明通过第二续流电路7连接在第一晶体管M1栅极与第二端子2之间，使电源可以通过第二端子2向被测电路提供击穿电压，即通过第二二极管D2向第一晶体管M1的栅极施加电压，且此时第一二极管D1对第一端子1与第一晶体管M1的栅极进行隔离。
本实施例还提供一种电介质击穿测试系统，如图1所示，所述电介质击穿测试系统包括被测电路4，所述电介质击穿测试系统还包括如上所述的电介质击穿测试电路。
综上，上述实施例对电介质击穿测试电路及系统的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。

Claims (9)

1.一种电介质击穿测试电路，用于为被测电路提供电介质击穿测试电压，其特征在于，所述电介质击穿测试电路包括第一端子、第二端子和限流电路，其中：
所述第一端子和所述第二端子中的一个为接电源端子，另一个为接地端子；
所述限流电路位于所述第一端子和第二端子之间，且所述限流电路的一端连接所述第一端子，另一端用于连接所述被测电路的一端，以用于限制所述第二端子与所述第一端子之间的电流；
所述被测电路用于设置在所述第一端子与第二端子之间，且所述被测电路的另一端用于与所述第二端子连接；
所述电介质击穿测试电路还包括第一续流电路和第二续流电路，其中：
所述限流电路连接所述第一续流电路和所述第二续流电路；
所述第一续流电路的一端连接所述第一端子，所述第二续流电路的一端连接所述第二端子，所述第一续流电路的另一端连接所述第二续流电路的另一端；
所述第一端子作为所述接电源端子时，所述第一续流电路用于开启限流电路；
所述第二端子作为所述接电源端子时，所述第二续流电路用于开启限流电路。
2.如权利要求1所述的电介质击穿测试电路，其特征在于，所述限流电路包括第一晶体管，其中：
所述第一晶体管的栅极连接所述第一续流电路的另一端和所述第二续流电路的另一端，所述第一晶体管的源极、漏极中，其中一个连接所述第一端子，另一个用于连接所述被测电路。
3.如权利要求2所述的电介质击穿测试电路，其特征在于，所述第一晶体管为N沟道绝缘栅型场效应管。
4.如权利要求2所述的电介质击穿测试电路，其特征在于，所述第一续流电路包括第一二极管，其中：
所述第一二极管的阴极连接所述第一晶体管的栅极，所述第一二极管的阳极连接所述第一端子。
5.如权利要求2所述的电介质击穿测试电路，其特征在于，所述第二续流电路包括第二二极管，其中：
所述第二二极管的阴极连接所述第一晶体管的栅极，所述第二二极管的阳极连接所述第二端子。
6.如权利要求2所述的电介质击穿测试电路，其特征在于，所述被测电路包括一个或多个被测晶体管。
7.如权利要求6所述的电介质击穿测试电路，其特征在于，所述被测晶体管的数量为一个，所述被测晶体管的栅极连接所述第一晶体管的源极或漏极，所述被测晶体管的漏极或源极连接所述第二端子。
8.如权利要求6所述的电介质击穿测试电路，其特征在于，所述被测晶体管的数量为多个，多个所述被测晶体管的栅极连接在一起并连接所述第一晶体管的源极或漏极，多个所述被测晶体管的漏极或源极均连接在一起并连接所述第二端子。
9.一种电介质击穿测试系统，所述电介质击穿测试系统包括被测电路，其特征在于，所述电介质击穿测试系统还包括如权利要求1～8中任一项所述的电介质击穿测试电路。
CN201710744248.2A 2017-08-25 2017-08-25 电介质击穿测试电路及系统 Active CN109427601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710744248.2A CN109427601B (zh) 2017-08-25 2017-08-25 电介质击穿测试电路及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710744248.2A CN109427601B (zh) 2017-08-25 2017-08-25 电介质击穿测试电路及系统

Publications (2)

Publication Number Publication Date
CN109427601A CN109427601A (zh) 2019-03-05
CN109427601B true CN109427601B (zh) 2020-09-29

Family

ID=65499548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710744248.2A Active CN109427601B (zh) 2017-08-25 2017-08-25 电介质击穿测试电路及系统

Country Status (1)

Country Link
CN (1) CN109427601B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869370A1 (en) * 1997-04-01 1998-10-07 STMicroelectronics S.r.l. Means for testing a gate oxide
CN103608689A (zh) * 2011-06-01 2014-02-26 原子能和替代能源委员会 绝缘缺陷的检测
CN106898562A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 半导体结构以及测试栅极氧化层的击穿电压的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869370A1 (en) * 1997-04-01 1998-10-07 STMicroelectronics S.r.l. Means for testing a gate oxide
CN103608689A (zh) * 2011-06-01 2014-02-26 原子能和替代能源委员会 绝缘缺陷的检测
CN106898562A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 半导体结构以及测试栅极氧化层的击穿电压的方法

Also Published As

Publication number Publication date
CN109427601A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US20110074459A1 (en) Structure and method for semiconductor testing
TWI224851B (en) Electrostatic discharge protection element
US9754998B2 (en) Semiconductor device and operation method for same
CN101702005A (zh) 与时间相关电介质击穿的并行测试电路
US9564242B2 (en) Method for controlling the breakdown of an antifuse memory cell
CN104465614A (zh) 测试结构和对应的测试方法
US8680883B2 (en) Time dependent dielectric breakdown (TDDB) test structure of semiconductor device and method of performing TDDB test using the same
WO2008047478A1 (fr) Procédé d'évaluation d'une tranche de semi-conducteur
CN104851876A (zh) 一种半导体器件可靠性测试结构的保护电路及保护方法
US20170336467A1 (en) Gate protection for hv-stress application
CN109427601B (zh) 电介质击穿测试电路及系统
KR20090038082A (ko) 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법
CN106960802A (zh) 一种半导体静态电流的测试器件及测试方法
US9922892B2 (en) Method and apparatus for bond-pad charging protection of transistor test structures
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
US10937746B2 (en) Integrated ultralong time constant time measurement device and fabrication process
TWI358181B (en) Esd protecting circuit
US6593590B1 (en) Test structure apparatus for measuring standby current in flash memory devices
Hook et al. Detection of thin oxide (3.5 nm) dielectric degradation due to charging damage by rapid-ramp breakdown
Song et al. Highly Robust AHHVSCR‐Based ESD Protection Circuit
US10566253B2 (en) Electronic device and electrical testing method thereof
Xu et al. The Development of the Charge Transport Model To Predict Dielectric Failure
Hung et al. Abnormal ESD damages occur in interface circuits between different power domains in ND-mode MM ESD stress
JP2884801B2 (ja) 半導体装置
Andreev et al. Technique of Time Depend Dielectric Breakdown for the Wafer-Level Testing of Thin Dielectrics of MIS Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant