CN109408407B - 显示内存的分配方法和装置 - Google Patents
显示内存的分配方法和装置 Download PDFInfo
- Publication number
- CN109408407B CN109408407B CN201811223654.5A CN201811223654A CN109408407B CN 109408407 B CN109408407 B CN 109408407B CN 201811223654 A CN201811223654 A CN 201811223654A CN 109408407 B CN109408407 B CN 109408407B
- Authority
- CN
- China
- Prior art keywords
- memory
- address space
- low address
- processor
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种显示内存的分配方法和装置,该方法应用于集成有处理器的系统板卡,所述处理器包括窗口配置寄存器;该方法包括:对所述窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,所述低地址空间通过窗口转换访问所述高端内存的地址;接收外设的内存申请;根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存。从而实现不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。
Description
技术领域
本发明涉及计算机技术领域,尤其涉及一种显示内存的分配方法和装置。
背景技术
随着处理器的大力推广,处理器作为计算机的运算核心和控制核心在各领域中的应用显著增加,越来越多搭载处理器的系统板卡开始面向应用。其中,新板卡集成显卡的性能越发受到关注,常规的32位系统或64位系统,其共享内存的显卡在需要分配内存时,直接从系统的剩余空间中分配一部分内存作为显卡的内存。但是,许多显卡是32位的,不具备64位的访存能力,因此无法访问高于32位的内存地址。
目前,在为显示驱动分配高端内存(高于32位的内存地址)时,显卡需要在进行直接存储器访问(Direct Memory Access,DMA)操作时,通过swiotlb机制将高端内存转换为低位地址的内存来使用。
但是,使用swiotlb机制时,需要通过软件不断申请释放数量有限的低位地址的内存空间,其软件运行复杂,开销加大,且会伴随大量拷贝工作,造成处理器性能的损失。
发明内容
本发明提供一种显示内存的分配方法和装置,以实现不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。解决了显卡不支持64位DMA时,显卡需要分配高端内存后,使用swiotlb机制完成DMA操作,造成性能损失、性能低的问题。
第一方面,本发明实施例提供一种显示内存的分配方法,所述方法应用于集成有处理器的系统板卡,所述处理器包括窗口配置寄存器;所述方法包括:
对所述窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,所述低地址空间通过窗口转换访问所述高端内存的地址;
接收外设的内存申请;
根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存。
可选地,对所述窗口配置寄存器进行配置,包括:
通过基本输入输出系统BIOS配置内存窗口,得到高端内存;
根据所述高端内存的容量,对所述窗口配置寄存器进行配置,得到高端内存与低地址空间的地址映射关系。
可选地,还包括:在基本输入输出系统BIOS向内核传输数据时,自动减去所述高端内存的地址区域,以使得所述高端内存成为显卡的专用内存。
可选地,接收外设的内存申请,包括:
接收显卡的驱动,或者中央处理器CPU发送的内存申请。
可选地,根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存,包括:
获取所述高端内存的剩余容量,以及映射在所述低地址空间的地址;
根据所述低地址空间的地址,修改内核的分配函数;
在内核中使用修改后的分配函数为显卡,或者中央处理器CPU分配映射在所述低地址空间的所述高端内存。
第二方面,本发明实施例提供一种显示内存的分配装置,所述装置集成在包括窗口配置寄存器的处理器中,所述处理器集成在的系统板卡中;所述装置包括:
配置模块,用于对所述窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,所述低地址空间通过窗口转换访问所述高端内存的地址;
接收模块,用于接收外设的内存申请;
分配模块,用于根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存。
可选地,所述配置模块,具体用于:
通过基本输入输出系统BIOS配置内存窗口,得到高端内存;
根据所述高端内存的容量,对所述窗口配置寄存器进行配置,得到高端内存与低地址空间的地址映射关系。
可选地,所述配置模块,还用于在基本输入输出系统BIOS向内核传输数据时,自动减去所述高端内存的地址区域,以使得所述高端内存成为显卡的专用内存。
可选地,所述接收模块,具体用于:
接收显卡的驱动,或者中央处理器CPU发送的内存申请。
可选地,所述分配模块,具体用于:
获取所述高端内存的剩余容量,以及映射在所述低地址空间的地址;
根据所述低地址空间的地址,修改内核的分配函数;
在内核中使用修改后的分配函数为显卡,或者中央处理器CPU分配映射在所述低地址空间的所述高端内存。
第三方面,本发明实施例提供一种系统板卡,包括:存储器和处理器,存储器中存储有所述处理器的可执行指令;其中,所述处理器配置为经由执行所述可执行指令来执行第一方面中任一项所述的显示内存的分配方法。
第四方面,本发明实施例一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现第一方面中任一项所述的显示内存的分配方法。
本发明提供的显示内存的分配方法和装置,所述方法应用于集成有处理器的系统板卡,所述处理器包括窗口配置寄存器;通过对所述窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,所述低地址空间通过窗口转换访问所述高端内存的地址;接收外设的内存申请;根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存。从而实现不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。解决了显卡不支持64位DMA时,显卡需要分配高端内存后,使用swiotlb机制完成DMA操作,造成性能损失、性能低的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的显示内存的分配原理的示意图;
图2为本发明实施例一提供的显示内存的分配方法的流程图;
图3为本发明实施例二提供的显示内存的分配方法的流程图;
图4为本发明实施例三提供的显示内存的分配装置的结构示意图;
图5为本发明实施例四提供的系统板卡的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
以下,对本申请中的部分用语进行解释说明,以便于本领域技术人员理解:
1)中央处理器(Central Processing Unit,CPU)是一块超大规模的集成电路,是一台计算机的运算核心(Core)和控制核心(Control Unit)。它的功能主要是解释计算机指令以及处理计算机软件中的数据。中央处理器主要包括运算器(算术逻辑运算单元,ALU,Arithmetic Logic Unit)和高速缓冲存储器(Cache)及实现它们之间联系的数据(Data)、控制及状态的总线(Bus)。它与内部存储器(Memory)和输入/输出(I/O)设备合称为电子计算机三大核心部件。
2)直接存储器访问(Direct Memory Access,DMA),允许不同速度的硬件装置来沟通,而不需要依赖于CPU的大量中断负载。DMA传输将数据从一个地址空间复制到另外一个地址空间。在实现DMA传输时,由DMA控制器直接掌管总线,即DMA传输前,CPU要把总线控制权交给DMA控制器,而在结束DMA传输后,DMA控制器立即把总线控制权再交回给CPU。
3)PMON是一个兼有BIOS和boot loader部分功能的开放源码软件,多用于嵌入式系统。与BIOS相比功能不足,与常见的bootloader相比,功能要丰富的多。基于龙芯的系统采用PMON作为类BIOS兼bootloader,并做了很多完善工作。
4)swiotlb是指支持大容量存储系统的32位DMA机制。
5)基本输入输出系统(Basic Input Output System,BIOS),是一组固化到计算机内主板上一个ROM芯片上的程序,是一种业界标准的固件接口。它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序,它可从CMOS中读写系统设置的具体信息。其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。
图1为本发明提供的显示内存的分配原理的示意图,如图1所示,首先在BIOS的设置阶段完成对内存窗口的配置,即在存储器中划分一块内存空间20,该内存空间20的内存地址为高于32位的内存地址,在该内存空间20中选取一个内存区域作为映射内存21。根据映射内存21的容量,设置窗口配置寄存器,建立映射内存21与地址空间10中的低地址空间11的窗口映射。当外设(例如显卡的驱动)访问低地址空间时,直接可以通过窗口转换来访问映射内存21的地址。需要说明的是,地址空间是指CPU能够访问的存址空间,而地址空间中包括了内存空间。在本实施例中,通过建立地址空间中低地址空间与内存空间的映射关系,从而使得外设可以通过低地址空间来访问内存空间中的映射内存。
采用上述方法可以避免使用swiotlb机制来转换分配的高端内存进行DMA操作,从而节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。
本发明提供的显示内存的分配方法,旨在解决现有技术的如上技术问题。
下面以具体地实施例对本发明的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本发明的实施例进行描述。
图2为本发明实施例一提供的显示内存的分配方法的流程图,如图2所示,本实施例中的方法可以包括:
S101、对窗口配置寄存器进行配置,以使高端内存映射到低地址空间。
本实施例中,低地址空间通过窗口转换访问高端内存的地址。可选地,可以通过BIOS完成对内存窗口的配置,得到高端内存(参见图1中的映射内存21),然后根据高端内存的容量,对窗口配置寄存器进行配置,得到高端内存与低地址空间的地址映射关系。
需要说明的是,本实施例中对内存窗口的配置还可以是通过PMON中的BIOS功能来实现,或者是通过统一的可扩展固件接口(Unified Extensible Firmware Interface,UEFI)来实现。
在一种可选的实施方式中,在BIOS向内核传输数据时,自动减去高端内存的地址区域,以使得高端内存成为显卡的专用内存。也就是说,在BIOS向内核传输数据时,高端内存的数据不会被CPU所修改。
在另一种可选的实施方式中,可以向内核申明高端内存为显卡的专用内存。例如:在内核的驱动中的探针probe接口函数中调用声明函数,以向内核声明高端内存为显卡的专用内存。
S102、接收外设的内存申请。
本实施例中,内核接收显卡的驱动,或者中央处理器CPU发送的内存申请。
S103、根据内存申请,为外设分配映射在低地址空间的高端内存。
本实施例中,可以获取高端内存的剩余容量,以及映射在低地址空间的地址;根据低地址空间的地址,修改内核的分配函数;在内核中使用修改后的分配函数为显卡,或者中央处理器CPU分配映射在低地址空间的高端内存。
具体地,内核通过显卡的驱动获取到BIOS阶段配置的低地址空间,然后根据低地址空间的地址,来修改内核的分配函数,以使得分配函数向显卡驱动和CPU分配的内存映射在窗口转换后的低地址空间。最后,低地址空间可以通过窗口转换,来访问高端内存。
具体实现过程中,可以使用分配函数,例如dma_alloc_coherent(DEV,)函数,来分配这段内存。
本实施例中的方法应用于集成有处理器的系统板卡,处理器包括窗口配置寄存器;通过对窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,低地址空间通过窗口转换访问高端内存的地址;接收外设的内存申请;根据内存申请,为外设分配映射在低地址空间的高端内存。从而实现不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。解决了显卡不支持64位DMA时,显卡需要分配高端内存后,使用swiotlb机制完成DMA操作,造成性能损失、性能低的问题。
图3为本发明实施例二提供的显示内存的分配方法的流程图,如图3所示,本实施例中的方法可以包括:
S201、对窗口配置寄存器进行配置,以使高端内存映射到低地址空间。
S202、接收外设的内存申请。
S203、根据内存申请,为外设分配映射在低地址空间的高端内存。
本实施例中,步骤S201~步骤S203的具体实现过程和技术原理请参见图2所示的方法中步骤S101~步骤S103中的相关描述,此处不再赘述。
S204、释放映射在低地址空间的高端内存。
本实施例中,内核还可以通过释放函数自动释放映射在低地址空间的高端内存。具体地,可以使用释放函数,例如dma_free_coherent(DEV,)函数,来释放高端内存。
本实施例中的方法应用于集成有处理器的系统板卡,处理器包括窗口配置寄存器;通过对窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,低地址空间通过窗口转换访问高端内存的地址;接收外设的内存申请;根据内存申请,为外设分配映射在低地址空间的高端内存。从而实现不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。解决了显卡不支持64位DMA时,显卡需要分配高端内存后,使用swiotlb机制完成DMA操作,造成性能损失、性能低的问题。
图4为本发明实施例三提供的显示内存的分配装置的结构示意图,如图4所示,本实施例中的装置集成在包括窗口配置寄存器的处理器中,处理器集成在的系统板卡中;本实施例中的装置可以包括:
配置模块31,用于对窗口配置寄存器进行配置,以使高端内存映射到低地址空间;其中,低地址空间通过窗口转换访问高端内存的地址;
接收模块32,用于接收外设的内存申请;
分配模块33,用于根据内存申请,为外设分配映射在低地址空间的高端内存。
可选地,配置模块31,具体用于:
通过基本输入输出系统BIOS配置内存窗口,得到高端内存;
根据高端内存的容量,对窗口配置寄存器进行配置,得到高端内存与低地址空间的地址映射关系。
可选地,配置模块31,还用于在基本输入输出系统BIOS向内核传输数据时,自动减去高端内存的地址区域,以使得高端内存成为显卡的专用内存。
可选地,接收模块32,具体用于:
接收显卡的驱动,或者中央处理器CPU发送的内存申请。
可选地,分配模块33,具体用于:
获取高端内存的剩余容量,以及映射在低地址空间的地址;
根据低地址空间的地址,修改内核的分配函数;
在内核中使用修改后的分配函数为显卡,或者中央处理器CPU分配映射在低地址空间的高端内存。
本实施例的显示内存的分配装置,可以执行图2所示方法中的技术方案,其具体实现过程和技术原理参见图2所示方法中的相关描述,此处不再赘述。
本实施例不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。解决了显卡不支持64位DMA时,显卡需要分配高端内存后,使用swiotlb机制完成DMA操作,造成性能损失、性能低的问题。
图5为本发明实施例四提供的系统板卡的结构示意图,如图4所示,本实施例的系统板卡40可以包括:处理器41和存储器42。
存储器42,用于存储计算机程序(如实现上述显示内存的分配方法的应用程序、功能模块等)、计算机指令等;
上述的计算机程序、计算机指令等可以分区存储在一个或多个存储器42中。并且上述的计算机程序、计算机指令、数据等可以被处理器41调用。
处理器41,用于执行存储器42存储的计算机程序,以实现上述实施例涉及的方法中的各个步骤。
具体可以参见前面方法实施例中的相关描述。
处理器41和存储器42可以是独立结构,也可以是集成在一起的集成结构。当处理器41和存储器42是独立结构时,存储器42、处理器41可以通过总线43耦合连接。
本实施例的服务器可以执行图2所示方法中的技术方案,其具体实现过程和技术原理参见图2所示方法中的相关描述,此处不再赘述。
本实施例中的系统板卡不再使用swiotlb机制来转换分配的高端内存进行DMA操作,节省了软件维护swiotlb机制的开销,减少了伴随使用swiotlb带来的内存拷贝,提升了集成显卡的显示性能。解决了显卡不支持64位DMA时,显卡需要分配高端内存后,使用swiotlb机制完成DMA操作,造成性能损失、性能低的问题。
此外,本申请实施例还提供一种计算机可读存储介质,计算机可读存储介质中存储有计算机执行指令,当用户设备的至少一个处理器执行该计算机执行指令时,用户设备执行上述各种可能的方法。
其中,计算机可读介质包括计算机存储介质和通信介质,其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。一种示例性的存储介质耦合至处理器,从而使处理器能够从该存储介质读取信息,且可向该存储介质写入信息。当然,存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外,该ASIC可以位于用户设备中。当然,处理器和存储介质也可以作为分立组件存在于通信设备中。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种显示内存的分配方法,其特征在于,所述方法应用于集成有处理器的系统板卡,所述处理器包括窗口配置寄存器;所述方法包括:
通过基本输入输出系统BIOS配置内存窗口,得到高端内存;
根据所述高端内存的容量,对所述窗口配置寄存器进行配置,得到高端内存与低地址空间的地址映射关系,以使所述高端内存映射到所述低地址空间;
接收外设的内存申请;
根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存。
2.根据权利要求1所述的方法,其特征在于,还包括:在基本输入输出系统BIOS向内核传输数据时,自动减去所述高端内存的地址区域,以使得所述高端内存成为显卡的专用内存。
3.根据权利要求1所述的方法,其特征在于,接收外设的内存申请,包括:
接收显卡的驱动,或者中央处理器CPU发送的内存申请。
4.根据权利要求1-3中任一项所述的方法,其特征在于,根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存,包括:
获取所述高端内存的剩余容量,以及映射在所述低地址空间的地址;
根据所述低地址空间的地址,修改内核的分配函数;
在内核中使用修改后的分配函数为显卡,或者中央处理器CPU分配映射在所述低地址空间的所述高端内存。
5.一种显示内存的分配装置,其特征在于,所述装置集成在包括窗口配置寄存器的处理器中,所述处理器集成在的系统板卡中;所述装置包括:
配置模块,用于通过基本输入输出系统BIOS配置内存窗口,得到高端内存;根据所述高端内存的容量,对所述窗口配置寄存器进行配置,得到高端内存与低地址空间的地址映射关系,以使所述高端内存映射到所述低地址空间;
接收模块,用于接收外设的内存申请;
分配模块,用于根据所述内存申请,为外设分配映射在所述低地址空间的所述高端内存。
6.根据权利要求5所述的装置,其特征在于,所述配置模块,还用于在基本输入输出系统BIOS向内核传输数据时,自动减去所述高端内存的地址区域,以使得所述高端内存成为显卡的专用内存。
7.根据权利要求5所述的装置,其特征在于,所述接收模块,具体用于:
接收显卡的驱动,或者中央处理器CPU发送的内存申请。
8.一种系统板卡,其特征在于,包括:存储器和处理器,存储器中存储有所述处理器的可执行指令;其中,所述处理器配置为经由执行所述可执行指令来执行权利要求1-4中任一项所述的显示内存的分配方法。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现权利要求1-4中任一项所述的显示内存的分配方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811223654.5A CN109408407B (zh) | 2018-10-19 | 2018-10-19 | 显示内存的分配方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811223654.5A CN109408407B (zh) | 2018-10-19 | 2018-10-19 | 显示内存的分配方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109408407A CN109408407A (zh) | 2019-03-01 |
CN109408407B true CN109408407B (zh) | 2021-08-03 |
Family
ID=65468514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811223654.5A Active CN109408407B (zh) | 2018-10-19 | 2018-10-19 | 显示内存的分配方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109408407B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112698874B (zh) * | 2020-12-29 | 2022-12-09 | 麒麟软件有限公司 | 一种麒麟系统中ast显卡和独立显卡同时显示的方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313624A (en) * | 1991-05-14 | 1994-05-17 | Next Computer, Inc. | DRAM multiplexer |
US6148351A (en) * | 1996-01-29 | 2000-11-14 | Fujitsu Limited | Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width |
US6654818B1 (en) * | 2000-06-22 | 2003-11-25 | International Business Machines Corporation | DMA access authorization for 64-bit I/O adapters on PCI bus |
CN1920783A (zh) * | 2005-08-24 | 2007-02-28 | 英业达股份有限公司 | 存储器测试方法 |
CN101089828A (zh) * | 2006-06-13 | 2007-12-19 | 深圳市研祥智能科技股份有限公司 | 计算机访问扩充内存的方法 |
CN102331978A (zh) * | 2011-07-07 | 2012-01-25 | 曙光信息产业股份有限公司 | 一种龙芯刀片大内存地址设备dma控制器访问的实现方法 |
CN102681946A (zh) * | 2012-05-11 | 2012-09-19 | 龙芯中科技术有限公司 | 内存访问方法和装置 |
CN103699493A (zh) * | 2013-12-26 | 2014-04-02 | 上海柯斯软件有限公司 | 智能卡dtr内存空间的控制系统及方法 |
CN104182352A (zh) * | 2014-08-19 | 2014-12-03 | 湖北盛天网络技术股份有限公司 | 用于访问4gb以上物理内存地址空间的方法及装置 |
CN105630599A (zh) * | 2014-10-28 | 2016-06-01 | 龙芯中科技术有限公司 | 基于32/64位混合操作系统的显存分配方法及装置 |
CN106569957A (zh) * | 2015-10-10 | 2017-04-19 | 龙芯中科技术有限公司 | 内存分配方法和装置 |
CN107368431A (zh) * | 2016-05-11 | 2017-11-21 | 龙芯中科技术有限公司 | 内存访问方法、交叉开关及计算机系统 |
CN108664414A (zh) * | 2017-03-31 | 2018-10-16 | 龙芯中科技术有限公司 | Ddr内存配置空间访问方法及装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933855A (en) * | 1997-03-21 | 1999-08-03 | Rubinstein; Richard | Shared, reconfigurable memory architectures for digital signal processing |
CN102646074B (zh) * | 2012-02-22 | 2015-04-15 | 中国人民解放军国防科学技术大学 | 龙芯3a平台大内存设备的地址映射方法 |
CN107861890B (zh) * | 2016-09-22 | 2020-04-14 | 龙芯中科技术有限公司 | 访存处理方法、装置及电子设备 |
-
2018
- 2018-10-19 CN CN201811223654.5A patent/CN109408407B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313624A (en) * | 1991-05-14 | 1994-05-17 | Next Computer, Inc. | DRAM multiplexer |
US6148351A (en) * | 1996-01-29 | 2000-11-14 | Fujitsu Limited | Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width |
US6654818B1 (en) * | 2000-06-22 | 2003-11-25 | International Business Machines Corporation | DMA access authorization for 64-bit I/O adapters on PCI bus |
CN1920783A (zh) * | 2005-08-24 | 2007-02-28 | 英业达股份有限公司 | 存储器测试方法 |
CN101089828A (zh) * | 2006-06-13 | 2007-12-19 | 深圳市研祥智能科技股份有限公司 | 计算机访问扩充内存的方法 |
CN102331978A (zh) * | 2011-07-07 | 2012-01-25 | 曙光信息产业股份有限公司 | 一种龙芯刀片大内存地址设备dma控制器访问的实现方法 |
CN102681946A (zh) * | 2012-05-11 | 2012-09-19 | 龙芯中科技术有限公司 | 内存访问方法和装置 |
CN103699493A (zh) * | 2013-12-26 | 2014-04-02 | 上海柯斯软件有限公司 | 智能卡dtr内存空间的控制系统及方法 |
CN104182352A (zh) * | 2014-08-19 | 2014-12-03 | 湖北盛天网络技术股份有限公司 | 用于访问4gb以上物理内存地址空间的方法及装置 |
CN105630599A (zh) * | 2014-10-28 | 2016-06-01 | 龙芯中科技术有限公司 | 基于32/64位混合操作系统的显存分配方法及装置 |
CN106569957A (zh) * | 2015-10-10 | 2017-04-19 | 龙芯中科技术有限公司 | 内存分配方法和装置 |
CN107368431A (zh) * | 2016-05-11 | 2017-11-21 | 龙芯中科技术有限公司 | 内存访问方法、交叉开关及计算机系统 |
CN108664414A (zh) * | 2017-03-31 | 2018-10-16 | 龙芯中科技术有限公司 | Ddr内存配置空间访问方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109408407A (zh) | 2019-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105264506B (zh) | 向内存映射配置分配处理器 | |
RU2532708C2 (ru) | Способ и устройство для осуществления операции ввода/вывода в среде виртуализации | |
US10055254B2 (en) | Accelerated data operations in virtual environments | |
US20150186161A1 (en) | Platform system, method for changing support hardware configuration of universal extensible firmware interface basic input output system and computer program product | |
EP3748508A1 (en) | Memory management in virtualized computing | |
US10620963B2 (en) | Providing fallback drivers for IO devices in a computing system | |
WO2013100992A1 (en) | Context-state management | |
GB2529740A (en) | Data processing systems | |
CN107957965B (zh) | 服务质量序数修改 | |
CN116431293B (zh) | 一种在jailhouse实现PCIE设备隔离的方法 | |
CN113407247A (zh) | 基于多核处理器的双系统启动方法 | |
CN114398172A (zh) | 资源配置方法、装置、电子设备及计算机可读存储介质 | |
WO2016124259A1 (en) | System and method for memory synchronization of a multi-core system | |
US8463972B2 (en) | System and method for dynamic, local retriggered interrupt routing discovery | |
CN116028455A (zh) | 一种数据处理方法、装置、存储介质及电子设备 | |
US10853284B1 (en) | Supporting PCI-e message-signaled interrupts in computer system with shared peripheral interrupts | |
CN109558210B (zh) | 一种虚拟机应用主机gpu设备的方法及系统 | |
CN109408407B (zh) | 显示内存的分配方法和装置 | |
US20210208928A1 (en) | Interrupt servicing in userspace | |
US9405470B2 (en) | Data processing system and data processing method | |
US20240220235A1 (en) | Virtual machine hot-upgrading method and apparatus, device, and storage medium | |
EP4187374A1 (en) | Kernel restarting method | |
CN106294143B (zh) | 芯片的寄存器的调试方法及装置 | |
CN109656720B (zh) | 地址空间分配方法和装置 | |
CN113268356A (zh) | 基于LINUX系统的多GPU板卡bounding的系统、方法及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |