CN109407582A - 一种机器编程可视化方法 - Google Patents

一种机器编程可视化方法 Download PDF

Info

Publication number
CN109407582A
CN109407582A CN201811284145.3A CN201811284145A CN109407582A CN 109407582 A CN109407582 A CN 109407582A CN 201811284145 A CN201811284145 A CN 201811284145A CN 109407582 A CN109407582 A CN 109407582A
Authority
CN
China
Prior art keywords
board
cpu
signal
substrate
programming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811284145.3A
Other languages
English (en)
Inventor
陈黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201811284145.3A priority Critical patent/CN109407582A/zh
Publication of CN109407582A publication Critical patent/CN109407582A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明公开了一种机器编程可视化方法，通过程序控制CPU，CPU发送信号到基板，基板将信号传递到板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应，方便进行测试和调整。

Description

一种机器编程可视化方法
技术领域
本发明属于编程技术领域，特别是涉及一种机器编程可视化方法。
背景技术
目前嵌入式软件开发主要是手写代码，工作量大、出错率高、规范性和可读性差，从而导致开发成本和周期在不断的增加，并且在测试代码都是以模拟软件模拟运行代码进行测试，但是在实际使用过程中由于机器设备与代码之间的联系，往往会出现与测试结果不通的错误，例如在中国专利申请号为200910055370.4的专利中，公开了一种存储器编程方法，包括“在进行编程时，源极接地，栅极接有栅极电压，漏极接有漏极电压，其特征至于：在编程过程中分多次向漏极施加不同的漏极电压。”无法实现可视化编程，因此不方便对代码进行测试和调整。
因此，如何解决上述问题成为本领域人员研究的重点。
发明内容
本发明的目的就是提供一种机器编程可视化方法，能有效解决上述不方便对代码进行测试和调整的不足之处。
本发明的目的通过下述技术方案来实现：
一种机器编程可视化方法，CPU读取外部程序并判断所需操作的板卡，CPU发送控制信号到基板，基板将控制信号传递到相应的板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应。
作为优选，所述CPU包括一个用于识别当前需要操作的板卡的总线地址，CPU读取总线地址可获取当前插入的板卡位置信息，然后发送不同的使能信号到基板，基板将使能信号传送到不同的板卡。
作为优选，所述CPU通过基板上的插槽连接。
作为优选，所述板卡有独立的逻辑控制程序，所述独立的逻辑控制程序为实现板卡需要的所有控制逻辑，所述CPU给板卡的相应寄存器写入不同的指令，CPU读取板卡控制逻辑执行情况寄存器，然后反馈到CPU判断响应完成情况。
作为优选，所述板卡可实现热插拔。
与现有技术相比，本发明的有益效果在于：
本发明设计了一种机器编程可视化方法，适用范围广、运用灵活，简化了编程过程，将复杂的编程过程变得轻松快捷。
附图说明
图1为本发明的总线拓扑图；
图2是TPS2330原理框图；
图3是TPS2331原理框图；
图4是CPU原理框图；
图5是电缸控制板原理框图；
图6是继电器、离散输入/输出板的原理框图；
图7是步进电机、高速差分板原理框图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步的说明。
实施例一
如图1至图7所示，一种机器编程可视化方法，通过程序控制CPU，CPU发送信号到基板，基板将信号传递到板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应。基板采用3,5,8,12(Max)个点位，即可以插入3-12块扩展板。基板上的电源模块插座上提供5V/24V，所有电源在基板上都有外部端子可以接受外置电源供电。每个模块256个地址。操作方式是CPU先写入模块号，然后操作该模块的256个地址；CPU至少设计2种主控制器，1种以ESM6800为核心，1种考虑M4核ARM处理器(带外置FLASH)。控制器至少带1路以太网接口，1路RS232电平串口，1路TTL电平串口，1路RS485，内置16输入，16输出，4路继电器。(IO部分采用CPU卡内部叠层设计)。运行环境依靠主CPU环境确定，支持多种操作系统，上层软件按照组态方式进行设计，为了降低EMC等设计难度，同时考虑到加工难度，成本，周期以及前期开发等原因的限制，加之经过前期设计的产生的经验，本次设计FPGA采用EP4CE6E22C8N，EPM3032ATC44-10N，CPU采用ESM6800x系列。总线采用8b地址数据复用ISA，硬件电路采用Altium、AutoCad,SolidWorks进行设计，热设计采用AnSoft，软件基于Linux+Esclipes，uVision5。
本实施例中，优化产品机械结构，便于测试和调整。
实施例二
如图1至图7所示，一种机器编程可视化方法，通过程序控制CPU，CPU发送信号到基板，基板将信号传递到板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应。基板采用3,5,8,12(Max)个点位，即可以插入3-12块扩展板。基板上的电源模块插座上提供5V/24V，所有电源在基板上都有外部端子可以接受外置电源供电。每个模块256个地址。操作方式是CPU先写入模块号，然后操作该模块的256个地址；CPU至少设计2种主控制器，1种以ESM6800为核心，1种考虑M4核ARM处理器(带外置FLASH)。控制器至少带1路以太网接口，1路RS232电平串口，1路TTL电平串口，1路RS485，内置16输入，16输出，4路继电器。(IO部分采用CPU卡内部叠层设计)。运行环境依靠主CPU环境确定，支持多种操作系统，上层软件按照组态方式进行设计，为了降低EMC等设计难度，同时考虑到加工难度，成本，周期以及前期开发等原因的限制，加之经过前期设计的产生的经验，本次设计FPGA采用EP4CE6E22C8N，EPM3032ATC44-10N，CPU采用ESM6800x系列。总线采用8b地址数据复用ISA，硬件电路采用Altium、AutoCad,SolidWorks进行设计，热设计采用AnSoft，软件基于Linux+Esclipes，uVision5，板卡包括CPU核心板卡、电缸控制板卡、离散输入/输出控制板卡、继电器、离散输入/输出控制板卡、步进电机、高速差分控制板卡、模块级联基板。电感控制器的每个控制器带3x2路电缸控制口，采用ZC3-1.27连接器，可以直接和LECP6链接；步进电机控制器(带IO和编码器输入)，通道数不低于4路；数字输入控制器(兼容NPN、PNP模式)，至少16路输入通道，最好32路；数字输出控制器(兼容NPN、PNP模式)，至少16路输入通道，最好32路；继电器输出控制器8通道；高速差分控制器，4路高速差分(5V)。8通道和3通道，分配如下：其中5通道基板分配：电缸控制器X3、步进电机控制器/差分高速控制器X1、数字输出输入控制器X1；其中3通道基板分配：数字输入控制器X1、数字输出控制器X1、高速差分控制器X1；基板连接器选择(欧式48PIN)24V只用于外部控制信号，模块对外部分全部隔离。
本实施例中，采用多个插槽，除CPU外其余的可以任意插接，便于灵活扩展。
实施例三
如图1至图7所示，一种机器编程可视化方法，通过程序控制CPU，CPU发送信号到基板，基板将信号传递到板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应。基板采用3,5,8,12(Max)个点位，即可以插入3-12块扩展板。基板上的电源模块插座上提供5V/24V，所有电源在基板上都有外部端子可以接受外置电源供电。每个模块256个地址。操作方式是CPU先写入模块号，然后操作该模块的256个地址；CPU至少设计2种主控制器，1种以ESM6800为核心，1种考虑M4核ARM处理器(带外置FLASH)。控制器至少带1路以太网接口，1路RS232电平串口，1路TTL电平串口，1路RS485，内置16输入，16输出，4路继电器。(IO部分采用CPU卡内部叠层设计)。运行环境依靠主CPU环境确定，支持多种操作系统，上层软件按照组态方式进行设计，为了降低EMC等设计难度，同时考虑到加工难度，成本，周期以及前期开发等原因的限制，加之经过前期设计的产生的经验，本次设计FPGA采用EP4CE6E22C8N，EPM3032ATC44-10N，CPU采用ESM6800x系列。总线采用8b地址数据复用ISA，硬件电路采用Altium、AutoCad,SolidWorks进行设计，热设计采用AnSoft，软件基于Linux+Esclipes，uVision5。在图1中，nCs为总线读写使能/板卡选择信号，Adv为地址锁存信号，Rd/We读写信号，Sync为状态同步信号(Reset)，用于选择当前操作的板卡位置，Dbus[7:0]为8位双向数据总线，Dir与Rd连接在一起，作为数据总线驱动器的方向控制信号，nDrv由板卡上电完成并正常工作后输出，Int[n:0]信号连接只CPU板上的FPGA IO端口。总线驱动器位于基板上，通过CPU板的3.3V电源给总线驱动器供电；除CPU板、基板外，其他模块可插在基板的任意模块插槽位置，模块支持热插拔，热插拔本实施例中采用TPS2330IPW/TPS2331IPW进行设计，如图2和图3带电插入过程的上电时序：
1)插入后，MOS延时上电5V。随后微型触动开关到位(触点有RC电路)。
2)5V上电后，微型触动开关到位下，模块上WDT芯片延时启动(>100ms防抖动)。
3)模块上FPGA工作，复位模块所有电路。
4)与总线的所有信号接触三态状态，进入工作状态。
带电拔出状态时序：
模块上有微信触动开关首先打开，FPGA控制总线接口部分进入三态，WDT复位，电源断开。
注意：
1)微动开关在基板上。
2)24V输出考虑采用继电器。
模块面板考虑增加24V按钮开关和24V输出指示灯(解决24V带电拔插问题)。
本实施例中，模块支持热插拔，方便板卡的切换和增加，增加了工作效率。
实施例四
如图1至图7所示，一种机器编程可视化方法，通过程序控制CPU，CPU发送信号到基板，基板将信号传递到板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应。基板采用3,5,8,12(Max)个点位，即可以插入3-12块扩展板。基板上的电源模块插座上提供5V/24V，所有电源在基板上都有外部端子可以接受外置电源供电。每个模块256个地址。操作方式是CPU先写入模块号，然后操作该模块的256个地址；CPU至少设计2种主控制器，1种以ESM6800为核心，1种考虑M4核ARM处理器(带外置FLASH)。控制器至少带1路以太网接口，1路RS232电平串口，1路TTL电平串口，1路RS485，内置16输入，16输出，4路继电器。(IO部分采用CPU卡内部叠层设计)。运行环境依靠主CPU环境确定，支持多种操作系统，上层软件按照组态方式进行设计，为了降低EMC等设计难度，同时考虑到加工难度，成本，周期以及前期开发等原因的限制，加之经过前期设计的产生的经验，本次设计FPGA采用EP4CE6E22C8N，EPM3032ATC44-10N，CPU采用ESM6800x系列。总线采用8b地址数据复用ISA，硬件电路采用Altium、AutoCad,SolidWorks进行设计，热设计采用AnSoft，软件基于Linux+Esclipes，uVision5。
CPU提供以下资源：
板卡总线接口(8bit总线+总线控制信号+板卡片选信号+板卡接入信号)；
16bit离散输入接口；
16bit离散输出接口；
1ch-RS232电平调试串口；
1ch-RS232电平串口；
1ch-TTL电平串口(内部使用)；
2ch-RS485接口(1通道对外，1个用于总线)；
1ch标准RJ45网络接口；
1ch-PS2标准接口。
1ch-RS422接口(可删除)
CPU板复位时序：FPGA上电完成复位后，发出CPU复位信号，CPU复位成功并正常工作后，发送sync同步信号，同步各板卡状态。总线地址00/01h仅供CPU板内部使用，其它板卡不能使用该地址，该地址用于CPU板FPGA识别当前需要操作的板卡，然后发送不同的使能信号。读取该地址可获取当前插入的板卡位置信息。RS232、RS422、RS485、离散输入/出驱动电路的电磁隔离部分通过是否焊接0Ω电阻来选择是否使用。即不使用电磁隔离时，将隔离信号通过0Ω电阻短接在一起，隔离电源通过0Ω电阻与对应电压的电源短接在一起
技术指标：
离散输出接口驱动电流≥10mA；
离散输入接口驱动电流≤10mA；
离散输入/出接口驱动电平+24V；
RS232接口最大波特率支持115200bps；
RS485接口最大波特率支持115200bps；
RS422接口最大波特率支持115200bps；
RJ45接口10M/100M自适应；
PS2标准接口；
总线驱动电流≥50mA；
总线速率为标准ISA总线速率的1/2。
电缸控制板提供以下接口资源：
(8+8+2)*3个电缸接口，即8输入/出，1ch RS485；
板卡标准总线接口(8bit总线+总线控制信号)；
产生nDrv信号；
产生nInt_PwrOn/nInt_PwrOff/。
内置电缸控制逻辑(时序)，CPU板只需要给相应的寄存器写指令即可。Rd[4:0],We[4:0]为电缸输入/出读写使能信号。如果不使用电磁隔离时，焊接电磁隔离部分的0Ω电阻即可。
技术指标：
输出接口驱动电流≥10mA；
输入接口驱动电流≤10mA；
输入/出接口驱动电平+24V；
RS485接口最大波特率支持115200bps；
电钢控制时序由FPGA实现。
继电器、离散输入/输出板提供以下接口资源：
8bit离散信号输出；
8bit离散信号输入；
8bit继电器开关量输出；
板卡标准总线接口(8bit总线+总线控制信号)；
产生nDrv信号；
产生nInt_PwrOn/nInt_PwrOff/。
内置输出控制逻辑(时序)，CPU板只需要给相应的寄存器写指令即可。如果不使用电磁隔离时，焊接电磁隔离部分的0Ω电阻即可。
技术指标：
离散输出接口驱动电流≥200mA；
离散输入接口驱动电流≤10mA；
离散输入/出接口驱动电平+24V；
继电器控制电压AC220V，电流≥1A
步进电机、高速差分板提供以下接口资源：
4路步进电机接口，每路步进电机接口包含4入(可跳线支持5V高速输入)4出；
4路高速差分信号输出/入；
板卡标准总线接口(8bit总线+总线控制信号)；
产生nDrv信号；
产生nInt_PwrOn/nInt_PwrOff/。
内置输出控制逻辑(时序)，CPU板只需要给相应的寄存器写指令即可。
如果不使用电磁隔离时，焊接电磁隔离部分的0Ω电阻即可。
技术指标：
步进电机输出接口驱动电流≥10mA；
步进电机输入接口驱动电流≤10mA；
步进电机输入/出接口驱动电平+24V；
步进电机输出接口输出信号频率≥100KHz；
高速差分信号输入/出电平+5V；
高速差分信号输入/出信号频率≥5MHz。
本实施例中，简化和降低产品的设计难度，提供更好的EMC、热控制支持。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种机器编程可视化方法，其特征在于：CPU读取外部程序并判断所需操作的板卡，CPU发送控制信号到基板，基板将控制信号传递到相应的板卡，板卡接收信号后发出相应的控制信号到硬件设备，硬件设备根据板卡所发出的控制信号做出响应。
2.根据权利要求1所述的一种机器编程可视化方法，其特征在于：所述CPU包括一个用于识别当前需要操作的板卡的总线地址，CPU读取总线地址可获取当前插入的板卡位置信息，然后发送不同的使能信号到基板，基板将使能信号传送到不同的板卡。
3.根据权利要求1所述的一种机器编程可视化方法，其特征在于：所述CPU通过基板上的插槽连接。
4.根据权利要求2所述的一种机器编程可视化方法，其特征在于：所述板卡有独立的逻辑控制程序，所述独立的逻辑控制程序为实现板卡需要的所有控制逻辑，所述CPU给板卡的相应寄存器写入不同的指令，CPU读取板卡控制逻辑执行情况寄存器，然后反馈到CPU判断响应完成情况。
5.根据权利要求2所述的一种机器编程可视化方法，其特征在于：所述板卡可实现热插拔。
CN201811284145.3A 2018-10-31 2018-10-31 一种机器编程可视化方法 Pending CN109407582A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811284145.3A CN109407582A (zh) 2018-10-31 2018-10-31 一种机器编程可视化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811284145.3A CN109407582A (zh) 2018-10-31 2018-10-31 一种机器编程可视化方法

Publications (1)

Publication Number Publication Date
CN109407582A true CN109407582A (zh) 2019-03-01

Family

ID=65470721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811284145.3A Pending CN109407582A (zh) 2018-10-31 2018-10-31 一种机器编程可视化方法

Country Status (1)

Country Link
CN (1) CN109407582A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6443796B1 (en) * 2000-06-19 2002-09-03 Judith Ann Shackelford Smart blocks
CN101071409A (zh) * 2007-04-13 2007-11-14 曲卫晶 积木式计算机和操作系统
CN101896239A (zh) * 2007-10-11 2010-11-24 乐高公司 玩具构建系统
CN201830194U (zh) * 2010-10-27 2011-05-11 北京和利康源医疗科技有限公司 一种步进电机的驱动控制装置
CN103279088A (zh) * 2006-09-01 2013-09-04 费舍-柔斯芒特系统股份有限公司 图形编程语言对象编辑及报告工具
CN103677855A (zh) * 2014-01-07 2014-03-26 哈尔滨工业大学 一种VxWorks操作系统下CPCI总线DAC功能单元驱动程序设计方法
CN108635887A (zh) * 2018-07-13 2018-10-12 王威立 一种可热插拔积木式编程系统
JP2018163546A (ja) * 2017-03-27 2018-10-18 カシオ計算機株式会社 プログラミング装置及びその制御プログラム、プログラミング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6443796B1 (en) * 2000-06-19 2002-09-03 Judith Ann Shackelford Smart blocks
CN103279088A (zh) * 2006-09-01 2013-09-04 费舍-柔斯芒特系统股份有限公司 图形编程语言对象编辑及报告工具
CN101071409A (zh) * 2007-04-13 2007-11-14 曲卫晶 积木式计算机和操作系统
CN101896239A (zh) * 2007-10-11 2010-11-24 乐高公司 玩具构建系统
CN201830194U (zh) * 2010-10-27 2011-05-11 北京和利康源医疗科技有限公司 一种步进电机的驱动控制装置
CN103677855A (zh) * 2014-01-07 2014-03-26 哈尔滨工业大学 一种VxWorks操作系统下CPCI总线DAC功能单元驱动程序设计方法
JP2018163546A (ja) * 2017-03-27 2018-10-18 カシオ計算機株式会社 プログラミング装置及びその制御プログラム、プログラミング方法
CN108635887A (zh) * 2018-07-13 2018-10-12 王威立 一种可热插拔积木式编程系统

Similar Documents

Publication Publication Date Title
CN203786723U (zh) 基于x86 pc/104嵌入式cpu模块的双机冗余系统
CN103595717B (zh) 家电控制协议转换方法和控制终端
CN108616610A (zh) 地址分配方法、主机、从机及总线系统
CN106776428A (zh) 终端设备、读写设备、数据传输系统和硬件初始化方法
CN105095037A (zh) 线卡、线卡的背板以及线卡测试方法
CN102455989A (zh) 热插拔控制系统
CN109116314A (zh) Vpx模块通用测试方法
CN202693709U (zh) 电器设备的测试工装、测试系统
CN104298125B (zh) 模块化cpci配线箱
CN109407582A (zh) 一种机器编程可视化方法
CN106338938B (zh) 一种底板总线通讯编址系统及方法
CN110647431B (zh) 一种用于板卡和整机诊断测试的测试盒
CN110300405A (zh) 一种实现sim卡切换的装置及方法
CN103530256B (zh) CPCIe和PCI协议数据的处理装置及方法
CN109873741A (zh) 一种单线共享总线协议的系统和工作方法
CN114143884A (zh) 一种基于刀片式io设备的信息通信方法、刀片式io设备
CN102195800A (zh) 服务器网络地址设定方法
CN105180383A (zh) 一种通讯方式控制方法、系统和空调调试装置
CN111669301A (zh) 面向嵌入式设备测试的辅助通信装置
CN1936863A (zh) 一种通信终端的调试装置
CN221597891U (zh) 现场总线多路复用电路和现场总线多路复用设备
CN216248810U (zh) 板级mcu数据交互存储系统、控制器和电器设备
US8825897B2 (en) Positional addressing for a computer cluster
CN105182840A (zh) 远程电源复位控制器
CN105117276A (zh) 一种通用型多路ps2接口信号热切换器及其切换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301