CN109390388A - 一种范德华异质结器件及其制备方法和应用 - Google Patents

一种范德华异质结器件及其制备方法和应用 Download PDF

Info

Publication number
CN109390388A
CN109390388A CN201811014583.8A CN201811014583A CN109390388A CN 109390388 A CN109390388 A CN 109390388A CN 201811014583 A CN201811014583 A CN 201811014583A CN 109390388 A CN109390388 A CN 109390388A
Authority
CN
China
Prior art keywords
van der
der waals
molybdenum
telluride
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811014583.8A
Other languages
English (en)
Other versions
CN109390388B (zh
Inventor
何军
尹蕾
程瑞清
王振兴
王峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Nanosccience and Technology China
Original Assignee
National Center for Nanosccience and Technology China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Nanosccience and Technology China filed Critical National Center for Nanosccience and Technology China
Priority to CN201811014583.8A priority Critical patent/CN109390388B/zh
Publication of CN109390388A publication Critical patent/CN109390388A/zh
Application granted granted Critical
Publication of CN109390388B publication Critical patent/CN109390388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种范德华异质结器件，包括从下到上依次设置的基底、二碲化钼纳米片、二硫化钼纳米片和金属电极，所述二碲化钼纳米片的横截面积大于所述二硫化钼纳米片的横截面积。本发明的范德华异质结器件可以实现导电极性的动态调节。在不同的偏压条件下，基于该范德华异质结器件的场效应晶体管可分别实现双极性和N型导电极性，并展现出超高电流开关比(～107)、电流整流比(～106)和优异的光伏性能，可应用在新型二维电子及光电子器件。

Description

一种范德华异质结器件及其制备方法和应用
技术领域
本发明涉及半导体纳米材料技术领域，尤其涉及一种范德华异质结器件及其制备方法和应用。
背景技术
二维材料由于具有原子级超薄的厚度、无表面悬挂键等特征，受到了研究人员越来越多的关注，而可控的导电性质(例如：导电极性)是其得到实际应用的前提。现阶段，由于大量界面态的存在，对二维材料导电性质的调控还存在诸多挑战。通过表面化学掺杂可以对其进行有效地调控，但这会增加器件制备工艺的复杂性并且存在性能易退化等问题。更重要的是，这种方法是不可逆的，不能实现对二维材料导电性质的动态调节。
最近，由二维材料组装而成的异质结构——范德华异质结逐渐兴起，为我们提供了一个全新的平台去实现单个材料无法实现的功能，例如隧道晶体管，发光二极管和太阳能电池等。尽管如此，这些异质结器件通常表现出固定的导电性质，而导电极性可动态调节的范德华异质结器件还未被报道。因此，开发出此类器件，不仅可以实现新颖的电子、光电子性质，也会进一步增高器件的集成度和硅基兼容性。
发明内容
针对现有技术存在的问题，本发明提供一种范德华异质结器件及其制备方法和应用，所述范德华异质结器件的导电极性可动态调节。
本发明提供一种范德华异质结器件，包括从下到上依次设置的基底、二碲化钼纳米片、二硫化钼纳米片和金属电极，所述二碲化钼纳米片的横截面积大于所述二硫化钼纳米片的横截面积。
上述技术方案中，这样的结构设计使得从金属向二硫化钼纳米片和二碲化钼纳米片注入载流子(电子/空穴)的能力不同，因此通过改变偏压正负，调控(载流子)电子/空穴的注入方向即可实现导电极性的动态调节。
优选地，所述二碲化钼纳米片的厚度为0.7～10nm。
优选地，所述二硫化钼纳米片的厚度为10～20nm。
优选地，所述二碲化钼纳米片的长度为10～50μm，宽度大于3μm且小于所述二硫化钼纳米片的长度，所述二硫化钼纳米片的长度为10～50μm，宽度大于3μm且小于所述二碲化钼纳米片长度的二分之一。
上述技术方案中，采用厚度为0.7～10nm的二碲化钼纳米片能够使导电沟道具有良好的栅极调控作用；采用厚度为10～20nm的二硫化钼纳米片是为了防止载流子直接隧穿过二硫化钼，保证正负偏压能够调控载流子注入二硫化钼的能力；采用上述长、宽比例的二碲化钼纳米片和二硫化钼纳米片更容易进行转移操作，从而构筑器件。
优选地，所述金属电极包括源极和漏极，所述源极设置在所述二硫化钼纳米片与所述二碲化钼纳米片的重叠区域上，以缩短载流子的传输距离。所述漏极设置在所述二碲化钼纳米片上。
优选地，所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种。
更优选地，所述金属电极为铬金复合层，下层为铬，厚度为5～15nm，上层为金，厚度为40～80nm。
上述技术方案中，采用铬是因为从铬向二硫化钼注入空穴的能力和从铬向二碲化钼注入空穴的能力不同，当施加不同方向的偏压时，器件的导电极性不同。此外铬具有很好的粘附性，但是直接暴露于空气中容易氧化，导致导电性变差，因此在上层蒸镀40～80nm的金。
优选地，所述基底为Si/SiO2基底，硅层上的SiO2厚度为100～300nm。
上述技术方案中，100～300nm的SiO2能够提供所需的栅电容，同时避免器件的电流泄漏。
本发明第二目的为提供上述范德华异质结器件的制备方法，包括：先将所述二碲化钼纳米片转移至所述基底上，再将所述二硫化钼纳米片转移至所述二碲化钼纳米片上，最后制备所述金属电极。
上述制备方法简单，且能实现产品功能。其中二碲化钼纳米片是作为导电沟道，直接放在基底上便能实现较好的栅极调控作用；其后转移二硫化钼纳米片至所述二碲化钼纳米片与金属电极之间是作为载流子通过的选择层。
优选地，所述二碲化钼纳米片和所述二硫化钼纳米片采用胶带机械剥离块体材料的方法制得，并通过光学显微镜选定。采用胶带机械剥离块体材料得到的纳米片的晶体质量更好。
优选地，将所述二硫化钼纳米片转移至所述二碲化钼纳米片上，具体包括：先将所述二硫化钼纳米片放置于聚甲基乙撑碳酸酯(PPC)支撑薄膜上，再将所述支撑薄膜放置于所述二碲化钼纳米片上，然后用有机溶剂去除所述支撑薄膜。
所述有机溶剂为丙酮、氯仿或其它本领域已知的溶剂。
上述技术方案中，采用的聚甲基乙撑碳酸酯具有很好的柔韧性和透明性，将二硫化钼纳米片放置在PPC上能够保证在转移过程中对准下层的二碲化米纳米片。此外PPC容易用有机溶剂去除，方便进一步在纳米片上面制备电极。
优选地，所述金属电极通过标准电子束曝光和热蒸发镀膜机制备。
本发明第三目的为提供上述范德华异质结器件或上述制备方法在制备导电极性可动态调节的场效应晶体管中的应用。所述范德华异质结器件还可工作为整流器和光伏电池。
本发明的范德华异质结器件可以实现导电极性的动态调节。在不同的偏压条件下，基于该范德华异质结器件的场效应晶体管可分别实现双极型和N型导电极性，并展现出超高电流开关比(～107)、电流整流比(～106)和优异的光伏性能，可应用在新型二维电子及光电子器件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的范德华异质结器件的结构示意图；
图2为本发明实施例提供的范德华异质结器件的光学显微镜图；
图3为本发明实施例提供的范德华异质结器件在正偏压条件下的电流-栅压转移曲线图；
图4为本发明实施例提供的范德华异质结器件在负偏压条件下的电流-栅压转移曲线图；
图5为本发明实施例提供的范德华异质结器件在温度为80开尔文时不同偏压条件下的电流-栅压转移曲线图；
图6为本发明实施例提供的范德华异质结器件在温度为室温时不同栅压条件下的电流-偏压输出曲线图；
图7为本发明实施例提供的范德华异质结器件在温度为77开尔文时不同栅压条件下的电流-偏压输出曲线图；
图8为本发明实施例提供的范德华异质结器件工作为光伏电池时，在光功率密度为17.5毫瓦和栅压为-70伏特的条件下电流与偏压的关系图；
图9为本发明实施例提供的范德华异质结器件工作为光伏电池时，在光功率密度为17.5毫瓦和栅压为-70伏特的条件下电功率与偏压的关系图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例提供一种范德华异质结器件，其结构示意图如图1所示，包括从下到上依次设置的基底1、二碲化钼纳米片2、二硫化钼纳米片3和金属电极4，二碲化钼纳米片2的横截面积大于二硫化钼纳米片3的横截面积。
本实施例中，基底1为带有300nm厚二氧化硅的硅基底；二碲化钼纳米片2的厚度为6.4nm，长度为17.4μm，宽度为7.5μm；二硫化钼纳米片3的厚度为13.7nm，长度为11.4μm，宽度为4.2μm；金属电极4包括源极41和漏极42，源极41设置在二硫化钼纳米片3与二碲化钼纳米片2的重叠区域上，漏极42设置在二碲化钼纳米片2的非重叠区域上，源极41和漏极42均为铬金复合层，下层为铬，厚度为10nm，上层为金，厚度为50nm。本实施例的范德华异质结器件的光学显微镜图如图2所示。
本实施例还提供了上述范德华异质结器件的制备方法，包括以下步骤：
(1)采用胶带机械剥离块体材料的方法制备得到二碲化钼纳米片2和二硫化钼纳米片3，并通过光学显微镜和原子力显微镜选定具有目标尺寸的纳米片；
(2)在光学显微镜的辅助下，将胶带上选定的二碲化钼纳米片2转移至基底1上；
(3)在光学显微镜的辅助下，将胶带上选定的二硫化钼纳米片3转移至聚甲基乙撑碳酸酯(PPC)支撑薄膜上，再将支撑薄膜放置于二碲化钼纳米片2上，然后用丙酮去除支撑薄膜，得到二硫化钼/二碲化钼范德华异质结；
(4)通过标准电子束曝光和热蒸发镀膜机制备金属电极4，即得。
对制得的范德华异质结器件进行性能测试，结果如下：
该范德华异质结器件可工作为晶体管，晶体管的电流开关比定义为开态电流和关态电流的比值。图3为该范德华异质结器件在正偏压条件下的电流-栅压转移曲线，表现为双极型导电极性，偏压设置为4伏特时，电子端电流开关比为～106，空穴端为～105。图4为该范德华异质结器件在负偏压条件下的电流-栅压转移曲线，表现为N型导电极性，偏压设置为-4伏特时，电子端电流开关比为～106。图5为该范德华异质结器件在温度为80开尔文时，不同偏压条件下的电流-栅压转移曲线。与室温环境相同，器件在正偏压条件下表现为双极型导电极性，在负偏压条件下表现为N型导电极性。偏压设置为4伏特时，电子端和空穴端电流开关比都为～108，而偏压设置为-4伏特时，仅有电子端开启，电子端电流开关比为～109。
该范德华异质结器件可工作为整流器，整流器的电流整流比定义为正向偏压(如设置为4伏特)下的电流与反向偏压(如设置为-4伏特)下的电流之比。图6为该范德华异质结器件在不同栅压条件下，温度为室温时的电流-偏压输出曲线，电流整流比可达～3×103。图7为该范德华异质结器件在不同栅压条件下，温度为77开尔文时的电流-偏压输出曲线，电流整流比可达～106。
该范德华异质结器件可工作为光伏电池，光伏电池的短路电流定义为电压为零时的电流值，开路电压定义为电流为零时的电压值；电功率定义为电流与电压的乘积。图8为该范德华异质结器件工作为光伏电池时，在光功率密度为17.5毫瓦和栅压为-70伏特的条件下电流与偏压的关系，从图中可以看出器件展现出明显的短路电流(～12.8纳安培)与开路电压(～120毫伏特)。图9为该范德华异质结器件工作为光伏电池时，在光功率密度为17.5毫瓦和栅压为-70伏特的条件下电功率与偏压的关系，从图中可以看出在偏压为80毫伏特时，器件达到最大电功率，为～0.6纳瓦。
实施例2
本实施例提供一种范德华异质结器件，包括从下到上依次设置的基底、二碲化钼纳米片、二硫化钼纳米片和金属电极，二碲化钼纳米片的横截面积大于二硫化钼纳米片的横截面积。
本实施例中，基底为带有300nm厚二氧化硅的硅基底；二碲化钼纳米片的厚度为4.1nm，长度为21.9μm，宽度为6.4μm；二硫化钼纳米片的厚度为16.1nm，长度为16.4μm，宽度为6.2μm；金属电极包括源极和漏极，源极设置在二硫化钼纳米片与二碲化钼纳米片的重叠区域上，漏极设置在二碲化钼纳米片的非重叠区域上，源极和漏极均为铬金复合层，下层为铬，厚度为10nm，上层为金，厚度为50nm。
本实施例还提供了上述范德华异质结器件的制备方法，包括以下步骤：
(1)采用胶带机械剥离块体材料的方法制备得到二碲化钼纳米片和二硫化钼纳米片，并通过光学显微镜和原子力显微镜选定具有目标尺寸的纳米片；
(2)在光学显微镜的辅助下，将胶带上选定的二碲化钼纳米片转移至基底上；
(3)在光学显微镜的辅助下，将胶带上选定的二硫化钼纳米片转移至聚甲基乙撑碳酸酯(PPC)支撑薄膜上，再将支撑薄膜放置于二碲化钼纳米片上，然后用丙酮去除支撑薄膜，得到二硫化钼/二碲化钼范德华异质结；
(4)通过标准电子束曝光和热蒸发镀膜机制备金属电极，即得。
对制得的范德华异质结器件进行性能测试，结果如下：
该范德华异质结器件的导电极性也可通过改变偏压条件进行动态调节。该器件在正偏压条件下表现为双极型导电极性，偏压设置为4伏特时，电子端和空穴端电流开关比都超过～106；在负偏压条件下表现为N型导电极性，仅有电子端开启。该器件工作为整流器时，在室温和77开尔文条件下，电流整流比分别为～400和～105。该器件工作为光伏电池时，其室温下短路电流、开路电压和最大电功率分别为～2.9纳安培、～130毫伏特和～60皮瓦。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种范德华异质结器件，其特征在于，包括从下到上依次设置的基底、二碲化钼纳米片、二硫化钼纳米片和金属电极，所述二碲化钼纳米片的横截面积大于所述二硫化钼纳米片的横截面积。
2.根据权利要求1所述的一种范德华异质结器件，其特征在于，所述二碲化钼纳米片的厚度为0.7～10nm；
和/或，所述二硫化钼纳米片的厚度为10～20nm。
3.根据权利要求1所述的一种范德华异质结器件，其特征在于，所述二碲化钼纳米片的长度为10～50μm，宽度大于3μm且小于所述二硫化钼纳米片的长度，所述二硫化钼纳米片的长度为10～50μm，宽度大于3μm且小于所述二碲化钼纳米片长度的二分之一。
4.根据权利要求1所述的一种范德华异质结器件，其特征在于，所述金属电极包括源极和漏极，所述源极设置在所述二硫化钼纳米片与所述二碲化钼纳米片的重叠区域上，所述漏极设置在所述二碲化钼纳米片上。
5.根据权利要求4所述的一种范德华异质结器件，其特征在于，所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种；优选为铬金复合层，下层为铬，厚度为5～15nm，上层为金，厚度为40～80nm。
6.根据权利要求1所述的一种范德华异质结器件，其特征在于，所述基底为Si/SiO2基底，硅层上的SiO2厚度为100～300nm。
7.权利要求1～6任一项所述的一种范德华异质结器件的制备方法，其特征在于，包括：先将所述二碲化钼纳米片转移至所述基底上，再将所述二硫化钼纳米片转移至所述二碲化钼纳米片上，最后制备所述金属电极。
8.根据权利要求7所述的制备方法，其特征在于，所述二碲化钼纳米片和所述二硫化钼纳米片采用胶带机械剥离块体材料的方法制得，并通过光学显微镜选定。
9.根据权利要求7所述的制备方法，其特征在于，将所述二硫化钼纳米片转移至所述二碲化钼纳米片上，具体包括：先将所述二硫化钼纳米片放置于聚甲基乙撑碳酸酯支撑薄膜上，再将所述支撑薄膜放置于所述二碲化钼纳米片上，然后用有机溶剂溶解去除所述支撑薄膜。
10.权利要求1～6任一项所述的一种范德华异质结器件或权利要求7～9任一项所述的制备方法在制备导电极性可动态调节的场效应晶体管中的应用。
CN201811014583.8A 2018-08-31 2018-08-31 一种范德华异质结器件及其制备方法和应用 Active CN109390388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811014583.8A CN109390388B (zh) 2018-08-31 2018-08-31 一种范德华异质结器件及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811014583.8A CN109390388B (zh) 2018-08-31 2018-08-31 一种范德华异质结器件及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN109390388A true CN109390388A (zh) 2019-02-26
CN109390388B CN109390388B (zh) 2022-02-08

Family

ID=65418559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811014583.8A Active CN109390388B (zh) 2018-08-31 2018-08-31 一种范德华异质结器件及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN109390388B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729375A (zh) * 2019-09-10 2020-01-24 中国科学院上海技术物理研究所 单边耗尽区的高效快速范德华异质结探测器及制备方法
CN114597254A (zh) * 2022-05-09 2022-06-07 华中科技大学 一种MoTe2浮栅晶体管、ADC电路、DCA电路及方法
CN115241307A (zh) * 2022-07-26 2022-10-25 哈尔滨工业大学（深圳） 一种二维硫化钼-硫化铌范德华异质结光突触器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206710A (zh) * 2016-07-15 2016-12-07 广东工业大学 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN107749433A (zh) * 2017-08-30 2018-03-02 中国科学院上海技术物理研究所 一种二维范德华异质结光电探测器及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206710A (zh) * 2016-07-15 2016-12-07 广东工业大学 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN107749433A (zh) * 2017-08-30 2018-03-02 中国科学院上海技术物理研究所 一种二维范德华异质结光电探测器及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FANG WANG, ET AL.: "Configuration-Dependent Electrically Tunable Van Der Waals Heterostructures Based on MoTe2/MoS2", 《ADV. FUNCT. MATER.》 *
RUIQING CHENG, ET AL.: "High-performance, multifunction devices based on asymmetric van der Waals heterostructures", 《NATURE ELECTRONICS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729375A (zh) * 2019-09-10 2020-01-24 中国科学院上海技术物理研究所 单边耗尽区的高效快速范德华异质结探测器及制备方法
CN110729375B (zh) * 2019-09-10 2024-03-22 中国科学院上海技术物理研究所 单边耗尽区的高效快速范德华异质结探测器及制备方法
CN114597254A (zh) * 2022-05-09 2022-06-07 华中科技大学 一种MoTe2浮栅晶体管、ADC电路、DCA电路及方法
CN115241307A (zh) * 2022-07-26 2022-10-25 哈尔滨工业大学（深圳） 一种二维硫化钼-硫化铌范德华异质结光突触器件及其制备方法
CN115241307B (zh) * 2022-07-26 2024-05-14 哈尔滨工业大学（深圳） 一种二维硫化钼-硫化铌范德华异质结光突触器件及其制备方法

Also Published As

Publication number Publication date
CN109390388B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN107749433B (zh) 一种二维范德华异质结光电探测器及其制备方法
CN109004016B (zh) 非对称范德华异质结器件、其制备方法及用途
Cho et al. Electric and photovoltaic characteristics of a multi-layer ReS2/ReSe2 heterostructure
CN104600114B (zh) 摩擦电场效应晶体管
CN109390388A (zh) 一种范德华异质结器件及其制备方法和应用
CN109285891B (zh) 一种石墨烯二维异质结柔性器件结构及其制备方法
Lee et al. Coupling two-dimensional MoTe2 and InGaZnO thin-film materials for hybrid PN junction and CMOS inverters
Liang et al. Electrical and optical transport of GaAs/carbon nanotube heterojunctions
CN109817757A (zh) 一种二硒化钨薄片/氧化锌纳米带结型场效应晶体管光电探测器及其制备方法
CN110364572B (zh) 一种双栅耦合结构及其制备方法和应用
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
Sun et al. Contact and injection engineering for low SS reconfigurable FETs and high gain complementary inverters
CN108987483A (zh) 一种MoTe2场效应晶体管及其制备方法和应用
Wang et al. Effect of tunneling layers on the performances of floating-gate based organic thin-film transistor nonvolatile memories
CN113224143B (zh) 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法
CN112447858B (zh) 结型场效应晶体管及其制备方法
CN111403473B (zh) 一种基于二维材料的场效应整流器及其制备方法
Deng et al. Reconfigurable Vertical Phototransistor with MoTe2 Homojunction for High-Speed Rectifier and Multivalued Logical Circuits
Martinez et al. MoS2 based dual input logic AND gate
CN113870922A (zh) 一种基于GaSe/InSe异质结的光存储、电存储复合型器件及其制备方法
CN112201751A (zh) 一种基于有机二维分子晶体的p-n异质结及其制备方法和在半波整流电路中的应用
Lee et al. Normally Off WSe2 Nanosheet-Based Field-Effect Transistors with Self-Aligned Contact Doping
US11968845B2 (en) Thin film transistor and filter using thin film transistor
Guo et al. In Situ Active Switching of Bipolar Current Rectification in 2D Semiconductor Vertical Diodes
US11289543B2 (en) Thin film transistor, manufacturing method of same, and CMOS inverter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant